JPH0492953A - 起動受け付け方法 - Google Patents
起動受け付け方法Info
- Publication number
- JPH0492953A JPH0492953A JP20673890A JP20673890A JPH0492953A JP H0492953 A JPH0492953 A JP H0492953A JP 20673890 A JP20673890 A JP 20673890A JP 20673890 A JP20673890 A JP 20673890A JP H0492953 A JPH0492953 A JP H0492953A
- Authority
- JP
- Japan
- Prior art keywords
- startup
- cpu
- register
- request
- report
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マルチプロセッサシステムにおける入出力装置の起動受
け付け方法に関し、 複数プロセッサの起動要求を無差別に入出力制御装置で
受け付は可能にすることを目的とし、入出力制御装置が
、各ＣＰＵからの起動要求を起動受け付け部における起
動レジスタを介して受け付け、この起動要求に基づく起
動処理結果を報告制御部における報告レジスタを介して
要求元ＣＰＵに報告する入出力装置起動方式において、
各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要求ＣＰ
ＵＩＤとデータとによって発生するとともに、入出力制
御装置において、起動受け付け部に起動受け付けキュー
レジスタを備えて起動レジスタにおいて受け付けられた
起動要求を蓄積してこれを読み出すことによって起動要
求ＣＰＵＩＤに基づいてＣＰＵごとの起動処理を行い、
報告制御部に報告レジスタ群を備えて起動処理結果を起
動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積してこれ
を読み出すことによって報告レジスタを介して要求元Ｃ
ＰＵに通知するように構成する。
け付け方法に関し、 複数プロセッサの起動要求を無差別に入出力制御装置で
受け付は可能にすることを目的とし、入出力制御装置が
、各ＣＰＵからの起動要求を起動受け付け部における起
動レジスタを介して受け付け、この起動要求に基づく起
動処理結果を報告制御部における報告レジスタを介して
要求元ＣＰＵに報告する入出力装置起動方式において、
各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要求ＣＰ
ＵＩＤとデータとによって発生するとともに、入出力制
御装置において、起動受け付け部に起動受け付けキュー
レジスタを備えて起動レジスタにおいて受け付けられた
起動要求を蓄積してこれを読み出すことによって起動要
求ＣＰＵＩＤに基づいてＣＰＵごとの起動処理を行い、
報告制御部に報告レジスタ群を備えて起動処理結果を起
動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積してこれ
を読み出すことによって報告レジスタを介して要求元Ｃ
ＰＵに通知するように構成する。
本発明はマルチプロセッサシステムにおける入出力装置
の起動受け付け方法に係り、特に入出力装置の制御に際
し、どのプロセッサからでも区別なく起動要求を行うこ
とができる、複数ＣＰＵからの起動受け付け方法に関す
るものである。
の起動受け付け方法に係り、特に入出力装置の制御に際
し、どのプロセッサからでも区別なく起動要求を行うこ
とができる、複数ＣＰＵからの起動受け付け方法に関す
るものである。
複数個の中央処理装置（ＣＰＵ）と共通入出力（■０）
制御装置とが、共通バスを介して接続されたマルチプロ
セッサシステムにおいては、各プロセッサから共通１０
！ｌＩ？ｉｌ装置を起動できるように構成される。
制御装置とが、共通バスを介して接続されたマルチプロ
セッサシステムにおいては、各プロセッサから共通１０
！ｌＩ？ｉｌ装置を起動できるように構成される。
この場合の■０制御装置を起動する方法としては、次の
二つの方式が一般的に用いられている。
二つの方式が一般的に用いられている。
（１）１０制御装置用の特別の命令を持つ方式（ＣＨ方
式）。
式）。
（２）マツピングされたレジスタへの書き込みにより指
示する方式（ＩＯＣ方式）。
示する方式（ＩＯＣ方式）。
本発明はＩＯＣ方式の改良を提案するものである。
ＩＯＣ方式における複数ＣＰＵからの起動受け付け方法
は、どのプロセッサからでも区別なく起動要求を行うこ
とができるものであることが要望される。
は、どのプロセッサからでも区別なく起動要求を行うこ
とができるものであることが要望される。
ＩＯＣ方式を採用するシステムにおいては、マツピング
されたレジスタへ書き込んだ情報に基づいて起動処理を
行う。
されたレジスタへ書き込んだ情報に基づいて起動処理を
行う。
ＩＯＣ方式をとり、かつマルチプロセッサのシステム構
成をとり、複数のプロセッサからのアクセスを許容する
ｌ０１１１ｍ装置の構成においては、制御元プロセッサ
をＩＯ制御装置で認識していることが必要である。
成をとり、複数のプロセッサからのアクセスを許容する
ｌ０１１１ｍ装置の構成においては、制御元プロセッサ
をＩＯ制御装置で認識していることが必要である。
そこで従来のＩＯ制御装置においては、■ ルート指定
によって接続可能なプロセッサを制限する。
によって接続可能なプロセッサを制限する。
■ 制御可能なプロセッサ番号を記憶しておいてこれと
比較することによって接続可能なプロセッサを判定する
。
比較することによって接続可能なプロセッサを判定する
。
■ プロセッサに特定の資格を持たせる。
等の手段によって、同時に制御可能なプロセッサを制限
する方法がとられている。
する方法がとられている。
第４図は、マルチプロセッサシステムを例示したもので
あって、複数個のＣＰＵと■０制御装置とが共通バスを
介して接続されたマルチプロセッサシステムが示されて
いる。
あって、複数個のＣＰＵと■０制御装置とが共通バスを
介して接続されたマルチプロセッサシステムが示されて
いる。
第４図において、５、、−５．、はそれぞれＣＰＵであ
って、システムバス（共通バス）６に接続されている。
って、システムバス（共通バス）６に接続されている。
さらにシステムバス６には、共通メモ＋７７．１０制御
装置（ＩＯＣ）１０が接続されている。各ＣＰ Ｕ ５
１＋’−’５．は、それぞれの内部において、システム
バスインタフェース（ＳＢＩ）２１を経てＣＰＵバス２
２に接続され、さらにＣＰＵバス２２を経てマイクロプ
ロセッサ（ＭＰＵ）２３に接続されるとともに、メモリ
アクセス制御部（ＭＡＣ）２４を介して、個別メモリ（
ＩＭ）２５に接続されている。一方、１０制御装置１０
は■０バス８を有し、■０バス８を介して複数の入出力
装置（１０）９＋、９ｚ、−・−２９、に接続されてい
る。
装置（ＩＯＣ）１０が接続されている。各ＣＰ Ｕ ５
１＋’−’５．は、それぞれの内部において、システム
バスインタフェース（ＳＢＩ）２１を経てＣＰＵバス２
２に接続され、さらにＣＰＵバス２２を経てマイクロプ
ロセッサ（ＭＰＵ）２３に接続されるとともに、メモリ
アクセス制御部（ＭＡＣ）２４を介して、個別メモリ（
ＩＭ）２５に接続されている。一方、１０制御装置１０
は■０バス８を有し、■０バス８を介して複数の入出力
装置（１０）９＋、９ｚ、−・−２９、に接続されてい
る。
第５図は従来のＣＰＵからの起動骨は付は方法を示した
ものであって、ＩＯ制御装置の内部における起動骨は付
は部を形成する起動レジスタ１１と、報告制御部を形成
する報告レジスタ１２との構成が示されている。
ものであって、ＩＯ制御装置の内部における起動骨は付
は部を形成する起動レジスタ１１と、報告制御部を形成
する報告レジスタ１２との構成が示されている。
ｌ０Ｉｌ］Ｉ！Ｉ装置における起動骨は付けは、ソフト
ウェアと■０制御装置の間に起動レジスタ１１を介在さ
せて、起動骨は付けの動作を行うことによって実行され
る。また集結制御は、同様にソフトウェアと１０制御装
置の間に報告レジスタ１２を介在させて、報告動作を行
うことによって実行される。
ウェアと■０制御装置の間に起動レジスタ１１を介在さ
せて、起動骨は付けの動作を行うことによって実行され
る。また集結制御は、同様にソフトウェアと１０制御装
置の間に報告レジスタ１２を介在させて、報告動作を行
うことによって実行される。
起動骨は付は動作は、次の手順によって行われる。
（１）特定のＣＰＵから起動レジスタのＯ領域にライ
ト。
ト。
この領域には、例えばリード／ライト、スタート／スト
ップ等のオーダ（命令）が書き込まれる。
ップ等のオーダ（命令）が書き込まれる。
（２）ＣＰＵから起動レジスタの１領域にライト。
この領域には、コマンドアドレス（ＣＭＡ）が書き込ま
れる。ここでコマンドアドレスは、ＣＰＵのメモリ上に
おいてコマンドが格納される領域の先頭アドレスを示し
、起動レジスタの動作上必要なものである。
れる。ここでコマンドアドレスは、ＣＰＵのメモリ上に
おいてコマンドが格納される領域の先頭アドレスを示し
、起動レジスタの動作上必要なものである。
（３） １０！１１ｍ装置の内部回路に書き込まれた
データの引取を要求する。
データの引取を要求する。
（４） これによって、１０制御装置の内部制＃（オ
ーダの判定等々）が行われる。
ーダの判定等々）が行われる。
（５）起動レジスタを解除する。
なお以上の手順が終了する間、他のプロセッサからの起
動レジスタへの書き込みは禁止される。
動レジスタへの書き込みは禁止される。
１０制御装置内部の処理結果は、報告レジスタ１２に起
動終了／起動未了、正常起動／異常起動等をステータス
０／１によって書き込まれる。そして要求元ＣＰＵから
割り込みによって要求されたとき、報告レジスタ１２の
内容をそのＣＰＵに対して送出することによって報告を
行い、起動処理を終結する。
動終了／起動未了、正常起動／異常起動等をステータス
０／１によって書き込まれる。そして要求元ＣＰＵから
割り込みによって要求されたとき、報告レジスタ１２の
内容をそのＣＰＵに対して送出することによって報告を
行い、起動処理を終結する。
このように従来のマルチプロセッサシステムにおける１
０制御装置の制御は、制御可能なプロセッサが特定のも
のに限られるという問題があるものであった。
０制御装置の制御は、制御可能なプロセッサが特定のも
のに限られるという問題があるものであった。
本発明はこのような従来技術の課題を解決しようとする
ものであって、マルチプロセッサシステムにおいて、複
数プロセッサのどれからの起動要求でも、区別すること
なく１０制御装置において受け付けることが可能な、起
動骨は付は方法を提供することを目的としている。
ものであって、マルチプロセッサシステムにおいて、複
数プロセッサのどれからの起動要求でも、区別すること
なく１０制御装置において受け付けることが可能な、起
動骨は付は方法を提供することを目的としている。
本発明は第１図（ａ）にその原理的構成を示すように、
マルチプロセッサシステムにおける複数個のＣＰＵに共
通バスを介して接続された入出力制御装置が、各ＣＰＵ
からの起動要求を起動骨は付は部ｌにおける起動レジス
タ１１を介して受け付け、この起動要求に基づく起動処
理結果を報告制御部２における報告レジスタ１２を介し
て要求元ＣＰＵに報告する入出力装置起動方式において
、各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要求Ｃ
ＰＵＩＤとデータの形式で発生し、入出力制御装置にお
いて、起動骨は付は部ｌにおける起動骨は付はキューレ
ジスタ１３が、起動レジスタ１１で受け付けられた起動
要求を蓄積してこれを読み出すことによって起動要求Ｃ
ＰＵＩＤに基づいてＣＰＵごとの起動処理を行い、報告
制御部２における報告レジスタ群１４が、起動処理結果
を起動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積して
これを読み出すことによって報告レジスタ１２を介して
要求元ＣＰＵに通知するものである。
マルチプロセッサシステムにおける複数個のＣＰＵに共
通バスを介して接続された入出力制御装置が、各ＣＰＵ
からの起動要求を起動骨は付は部ｌにおける起動レジス
タ１１を介して受け付け、この起動要求に基づく起動処
理結果を報告制御部２における報告レジスタ１２を介し
て要求元ＣＰＵに報告する入出力装置起動方式において
、各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要求Ｃ
ＰＵＩＤとデータの形式で発生し、入出力制御装置にお
いて、起動骨は付は部ｌにおける起動骨は付はキューレ
ジスタ１３が、起動レジスタ１１で受け付けられた起動
要求を蓄積してこれを読み出すことによって起動要求Ｃ
ＰＵＩＤに基づいてＣＰＵごとの起動処理を行い、報告
制御部２における報告レジスタ群１４が、起動処理結果
を起動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積して
これを読み出すことによって報告レジスタ１２を介して
要求元ＣＰＵに通知するものである。
また本発明は第１図（ロ）にその原理的構成を示すよう
に、マルチプロセッサシステムにおける複数個のＣＰＵ
に共通バスを介して接続された入出力制御装置が、各Ｃ
ＰＵからの起動要求を起動受け付は部１における起動レ
ジスタ１１を介して受け付け、この起動要求に基づく起
動処理結果を報告制御部２における報告レジスタ１２を
介して要求元ＣＰＵに報告する入出力装置起動方式にお
いて、各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要
求ＣＰＵＩＤとデータの形式で発生し、入出力制御装置
において、起動受け付は部１における起動受け付はレジ
スタ群１５が、起動レジスタ１１において受け付けられ
た起動要求をＣＰＵごとに蓄積しこれを読み出すことに
よって起動要求ＣＰＵＩＤに基づいてＣＰＵごとの起動
処理を行い、報告制御部２における報告レジスタ群１４
が、起動処理結果を起動要求ＣＰＵＩ Ｄに基づいてＣ
ＰＵごとに蓄積しこれを読み出すことによって報告レジ
スタ１２を介して要求元ＣＰＵに通知するものである。
に、マルチプロセッサシステムにおける複数個のＣＰＵ
に共通バスを介して接続された入出力制御装置が、各Ｃ
ＰＵからの起動要求を起動受け付は部１における起動レ
ジスタ１１を介して受け付け、この起動要求に基づく起
動処理結果を報告制御部２における報告レジスタ１２を
介して要求元ＣＰＵに報告する入出力装置起動方式にお
いて、各ＣＰＵが起動要求を要求元ＣＰＵを示す起動要
求ＣＰＵＩＤとデータの形式で発生し、入出力制御装置
において、起動受け付は部１における起動受け付はレジ
スタ群１５が、起動レジスタ１１において受け付けられ
た起動要求をＣＰＵごとに蓄積しこれを読み出すことに
よって起動要求ＣＰＵＩＤに基づいてＣＰＵごとの起動
処理を行い、報告制御部２における報告レジスタ群１４
が、起動処理結果を起動要求ＣＰＵＩ Ｄに基づいてＣ
ＰＵごとに蓄積しこれを読み出すことによって報告レジ
スタ１２を介して要求元ＣＰＵに通知するものである。
入出力制御装置では、起動受け付は部１で起動レジスタ
１１を介してＣＰＵからの起動要求を受け付けて、内部
処理によって所要の起動処理を行い、起動処理結果を報
告制御部２で報告レジスタ１２を介して要求元ＣＰＵに
報告する。
１１を介してＣＰＵからの起動要求を受け付けて、内部
処理によって所要の起動処理を行い、起動処理結果を報
告制御部２で報告レジスタ１２を介して要求元ＣＰＵに
報告する。
この際、各ＣＰＵにおいて発生する起動要求が要求元Ｃ
ＰＵを示す起動要求ＣＰＵＩＤとデータとの形式で発生
されるとともに、入出力制御装置では、起動受け付は部
１における起動受け付はキューレジスタ１３が起動レジ
スタ１１で受け付けられた起動要求を蓄積しこれを読み
出すことによって起動要求ＣＰＵＩＤに基づいてＣＰＵ
ごとの起動処理が行われ、また報告制御部２における報
告レジスタ群１４が起動処理結果を起動要求ＣＰＵＩＤ
に基づいてＣＰＵごとに蓄積しこれを読み出すことによ
って報告レジスタ１２を介して要求元ＣＰＵに通知する
ので、複数プロセッサのどれからの起動要求でも、区別
することな（入出力制御装置において受け付けることが
可能となる。
ＰＵを示す起動要求ＣＰＵＩＤとデータとの形式で発生
されるとともに、入出力制御装置では、起動受け付は部
１における起動受け付はキューレジスタ１３が起動レジ
スタ１１で受け付けられた起動要求を蓄積しこれを読み
出すことによって起動要求ＣＰＵＩＤに基づいてＣＰＵ
ごとの起動処理が行われ、また報告制御部２における報
告レジスタ群１４が起動処理結果を起動要求ＣＰＵＩＤ
に基づいてＣＰＵごとに蓄積しこれを読み出すことによ
って報告レジスタ１２を介して要求元ＣＰＵに通知する
ので、複数プロセッサのどれからの起動要求でも、区別
することな（入出力制御装置において受け付けることが
可能となる。
またこの際、各ＣＰＵにおいて発生する起動要求が要求
元ＣＰＵを示す起動要求ＣＰＵＩＤとデータとの形式で
発生されるとともに、入出力制御装置では、起動受け付
は部１における起動受け付はレジスタ群１５が、起動レ
ジスタ１１において受け付けられた起動要求をＣＰＵご
とに蓄積しこれを読み出すことによって起動要求ＣＰＵ
ＩＤに基づいてＣＰＵごとの起動処理が行われ、また報
告制御部２における報告レジスタ群１４が起動処理結果
を起動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積しこ
れを読み出すことによって報告レジスタ１２を介して要
求元ＣＰＵに通知するので、複数プロセッサのどれから
の起動要求でも、区別することなく入出力制御装置にお
いて受け付けることが可能となる。
元ＣＰＵを示す起動要求ＣＰＵＩＤとデータとの形式で
発生されるとともに、入出力制御装置では、起動受け付
は部１における起動受け付はレジスタ群１５が、起動レ
ジスタ１１において受け付けられた起動要求をＣＰＵご
とに蓄積しこれを読み出すことによって起動要求ＣＰＵ
ＩＤに基づいてＣＰＵごとの起動処理が行われ、また報
告制御部２における報告レジスタ群１４が起動処理結果
を起動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積しこ
れを読み出すことによって報告レジスタ１２を介して要
求元ＣＰＵに通知するので、複数プロセッサのどれから
の起動要求でも、区別することなく入出力制御装置にお
いて受け付けることが可能となる。
第２図は本発明の一実施例を示したものであって第３図
におけると同じものを同じ番号で示し、１３は起動受け
付はキューレジスタ、１４は報告レジスタ群である。
におけると同じものを同じ番号で示し、１３は起動受け
付はキューレジスタ、１４は報告レジスタ群である。
本発明においては、第２図に示すようにＩＯ制御装置の
起動レジスタ１１に対して、各ＣＰＵが共通にアクセス
できる起動受け付はキューレジスタ１２を設ける。
起動レジスタ１１に対して、各ＣＰＵが共通にアクセス
できる起動受け付はキューレジスタ１２を設ける。
本発明におけるＣＰＵからの起動受け付けは、次の手順
によって行われる。
によって行われる。
（１）ＣＰＵから起動レジスタ１１にデータをライトす
る。
る。
（２） そのときライトされるデータは、（起動要求
ＣＰＵＩＤ十起動データ） の形式をとる。ここで起動要求ＣＰＵＩＤは、起動を要
求したＣＰＵを示す識別子（ＩＤ）であり、起動データ
はコマンドアドレス、オーダ種別等の情報である。
ＣＰＵＩＤ十起動データ） の形式をとる。ここで起動要求ＣＰＵＩＤは、起動を要
求したＣＰＵを示す識別子（ＩＤ）であり、起動データ
はコマンドアドレス、オーダ種別等の情報である。
（３）起動レジスタ１１にライトされたデータは、起動
受け付はキューレジスタ１３に到着順に格納される。
受け付はキューレジスタ１３に到着順に格納される。
（３）１０制御装置では、起動受け付はキューレジスタ
１３から順次データを引き取り、内蔵ファームウェアに
よって、起動要求ＣＰＵ Ｉ Ｄによって指定されるＣ
ＰＵごとに、起動データによって指定される起動処理を
行う。
１３から順次データを引き取り、内蔵ファームウェアに
よって、起動要求ＣＰＵ Ｉ Ｄによって指定されるＣ
ＰＵごとに、起動データによって指定される起動処理を
行う。
また、報告処理として、以上の起動光は付けの状態は、
ＣＰＵＩＤに基づいて、各ＣＰＵごとに報告レジスタ群
１４におけるそのＣＰＵに対応する報告レジスタに格納
される。そしてＣＰＵから割り込みを受けたとき、その
ＣＰＵに対応する報告レジスタの内容を、報告レジスタ
１２に書き込み、これから要求元ＣＰＵに通知される。
ＣＰＵＩＤに基づいて、各ＣＰＵごとに報告レジスタ群
１４におけるそのＣＰＵに対応する報告レジスタに格納
される。そしてＣＰＵから割り込みを受けたとき、その
ＣＰＵに対応する報告レジスタの内容を、報告レジスタ
１２に書き込み、これから要求元ＣＰＵに通知される。
このように本発明の方法では、各ＣＰＵに共通の起動受
け付けキューに、起動要求ＣＰＵＩＤ＋起動データ（Ｃ
ＭＡ、オーダ種別等）を格納して、内蔵のファームウェ
アで処理するので、複数ＣＰＵからの起動の受け付けが
可能となる。
け付けキューに、起動要求ＣＰＵＩＤ＋起動データ（Ｃ
ＭＡ、オーダ種別等）を格納して、内蔵のファームウェ
アで処理するので、複数ＣＰＵからの起動の受け付けが
可能となる。
第３図は本発明の他の実施例を示したものであって、第
２図におけると同じものを同じ番号で示し、１５は各Ｃ
ＰＵに対応して設けられた起動レジスタからなる起動受
け付けレジスタ群である。
２図におけると同じものを同じ番号で示し、１５は各Ｃ
ＰＵに対応して設けられた起動レジスタからなる起動受
け付けレジスタ群である。
第３図の実施例では、起動受け付け時、起動レジスタ１
１にライトされたデータは、起動要求ＣＰＵＩＤに基づ
いてＣＰＵごとに対応する起動受け付けレジスタに格納
される。１０！ＩＪｌｉｌ装置では、起動受け付けレジ
スタ群１５における各起動レジスタから順次データを引
き取って、内蔵ファームウェアによって、対応するＣＰ
Ｕごとに、起動データによって指定される起動処理を行
う、その他の動作は第２図に示された実施例の場合と同
様である。
１にライトされたデータは、起動要求ＣＰＵＩＤに基づ
いてＣＰＵごとに対応する起動受け付けレジスタに格納
される。１０！ＩＪｌｉｌ装置では、起動受け付けレジ
スタ群１５における各起動レジスタから順次データを引
き取って、内蔵ファームウェアによって、対応するＣＰ
Ｕごとに、起動データによって指定される起動処理を行
う、その他の動作は第２図に示された実施例の場合と同
様である。
以上説明したように本発明によれば、プロセッサからの
ｌ０１ｉｌＪ？ｉｌをメモリアクセスおよびレジスタア
クセスと同一に扱うことができ、複数プロセッサからの
起動要求を区別することなく、入出力装置の制御が可能
となる。起動要求の受け付けにキューレジスタを使用し
た場合には、ｌ０ｉｌ［ｌ装置における起動レジスタ等
が同一アドレスに割り当てられるため、複数のプロセッ
サのうち、どのプロセッサからのＩＯ制御も全く同じに
行うことができるとともに、ハードウェア量を少なくす
ることができる。
ｌ０１ｉｌＪ？ｉｌをメモリアクセスおよびレジスタア
クセスと同一に扱うことができ、複数プロセッサからの
起動要求を区別することなく、入出力装置の制御が可能
となる。起動要求の受け付けにキューレジスタを使用し
た場合には、ｌ０ｉｌ［ｌ装置における起動レジスタ等
が同一アドレスに割り当てられるため、複数のプロセッ
サのうち、どのプロセッサからのＩＯ制御も全く同じに
行うことができるとともに、ハードウェア量を少なくす
ることができる。
第１図（ａ）、 （ｂ）は本発明の原理的構成を示す図
、第２図は本発明の一実施例を示す図、第３図は本発明
の他の実施例を示す図、第４図はマルチプロセッサシス
テムを例示する図、第５図は従来の起動受け付け方法を
示す図である。 １は起動受け付け部、２は報告制御部、１１は起動レジ
スタ、１２は報告レジスタ、１３は起動受け付けキュー
レジスタ、１４は報告レジスタ群、１５は起動受け付け
レジスタ群である。 （ａ）
、第２図は本発明の一実施例を示す図、第３図は本発明
の他の実施例を示す図、第４図はマルチプロセッサシス
テムを例示する図、第５図は従来の起動受け付け方法を
示す図である。 １は起動受け付け部、２は報告制御部、１１は起動レジ
スタ、１２は報告レジスタ、１３は起動受け付けキュー
レジスタ、１４は報告レジスタ群、１５は起動受け付け
レジスタ群である。 （ａ）
Claims (2)
- （１）マルチプロセッサシステムにおける複数個の中央
処理装置（以下ＣＰＵと略す）に共通バスを介して接続
された入出力制御装置が、各ＣＰＵからの起動要求を起
動受け付け部（１）における起動レジスタ（１１）を介
して受け付け、該起動要求に基づく起動処理結果を報告
制御部（２）における報告レジスタ（１２）を介して要
求元ＣＰＵに報告する入出力装置起動方式において、 各ＣＰＵが前記起動要求を要求元ＣＰＵを示す起動要求
ＣＰＵＩＤとデータとによって発生するとともに、 入出力制御装置において、起動受け付け部（１）に起動
受け付けキューレジスタ（１３）を備えて前記起動レジ
スタ（１１）において受け付けられた起動要求を蓄積し
これを読み出すことによって前記起動要求ＣＰＵＩＤに
基づいてＣＰＵごとの起動処理を行い、報告制御部（２
）に報告レジスタ群（１４）を備えて該起動処理結果を
前記起動要求ＣＰＵＩＤに基づいてＣＰＵごとに蓄積し
これを読み出すことによって前記報告レジスタ（１２）
を介して要求元ＣＰＵに通知することを特徴とする起動
受け付け方法。 - （２）マルチプロセッサシステムにおける複数個の中央
処理装置（以下ＣＰＵと略す）に共通バスを介して接続
された入出力制御装置が、各ＣＰＵからの起動要求を起
動受け付け部（１）における起動レジスタ（１１）を介
して受け付け、該起動要求に基づく起動処理結果を報告
制御部（２）における報告レジスタ（１２）を介して要
求元ＣＰＵに報告する入出力装置起動方式において、 各ＣＰＵが前記起動要求を要求元ＣＰＵを示す起動要求
ＣＰＵＩＤとデータとによって発生するとともに、 入出力制御装置において、起動受け付け部（１）に起動
受け付けレジスタ群（１５）を備えて前記起動レジスタ
（１１）において受け付けられた起動要求をＣＰＵごと
に蓄積しこれを読み出すことによって前記起動要求ＣＰ
ＵＩＤに基づいてＣＰＵごとの起動処理を行い、報告制
御部（２）に報告レジスタ群（１４）を備えて該起動処
理結果を前記起動要求ＣＰＵＩＤに基づいてＣＰＵごと
に蓄積しこれを読み出すことによって前記報告レジスタ
（１２）を介して要求元ＣＰＵに通知することを特徴と
する起動受け付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206738A JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2206738A JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492953A true JPH0492953A (ja) | 1992-03-25 |
| JP2976343B2 JP2976343B2 (ja) | 1999-11-10 |
Family
ID=16528288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2206738A Expired - Fee Related JP2976343B2 (ja) | 1990-08-06 | 1990-08-06 | 起動受け付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976343B2 (ja) |
-
1990
- 1990-08-06 JP JP2206738A patent/JP2976343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976343B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404535A (en) | Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system | |
| US5701495A (en) | Scalable system interrupt structure for a multi-processing system | |
| JPH10232826A5 (ja) | ||
| JPS61109164A (ja) | バス制御方法 | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| EP0675444A1 (en) | Multiple arbitration scheme | |
| US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
| JP3442932B2 (ja) | 情報処理システム | |
| US20110022767A1 (en) | Dma controller with interrupt control processor | |
| JPH0492953A (ja) | 起動受け付け方法 | |
| US20090216930A1 (en) | Information processing apparatus and control method thereof | |
| JPH02171846A (ja) | トランザクション処理方式 | |
| US5790892A (en) | Information handling system for modifying coherency response set to allow intervention of a read command so that the intervention is not allowed by the system memory | |
| JPS6223904B2 (ja) | ||
| JPS63142456A (ja) | 情報処理装置 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JP2000305917A (ja) | マルチプロセッサシステム | |
| JPH0690711B2 (ja) | メモリアクセス制御方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH0424733B2 (ja) | ||
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0535507A (ja) | 中央処理装置 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |