JPH0492983A - ２値画像フィルタリング回路 - Google Patents
２値画像フィルタリング回路Info
- Publication number
- JPH0492983A JPH0492983A JP2208442A JP20844290A JPH0492983A JP H0492983 A JPH0492983 A JP H0492983A JP 2208442 A JP2208442 A JP 2208442A JP 20844290 A JP20844290 A JP 20844290A JP H0492983 A JPH0492983 A JP H0492983A
- Authority
- JP
- Japan
- Prior art keywords
- image
- latch
- random access
- access memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000004069 differentiation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２値画像フィルタリング回路に関し、特に注目
画素の値を、その画素の周囲の画素データから決定する
２値画像フィルタリング回路に関する。
画素の値を、その画素の周囲の画素データから決定する
２値画像フィルタリング回路に関する。
従来、この種の２値画像フィルタリング回路は、第３図
に示すように、プロセッサ６と画像メモリ７から構成さ
れており、このプロセッサ６によってフィルタリング計
算を行っていた。
に示すように、プロセッサ６と画像メモリ７から構成さ
れており、このプロセッサ６によってフィルタリング計
算を行っていた。
次に、ｎｘｎの領域（以下、マスクと呼ぶ）でフィルタ
リングを行う場合の動作を孤立点除去の動作を例にして
説明する。
リングを行う場合の動作を孤立点除去の動作を例にして
説明する。
第４図では、第４図（ａ）に示すような３×３の領域（
ｎ＝３の場合）でフィルタリングを行う場合を示してい
る。
ｎ＝３の場合）でフィルタリングを行う場合を示してい
る。
第４図において、マスクの中のＡ〜■はその場所の画像
の値（白＝ｒＯＪ、黒＝ ｒｌＪ）を示しており、Ｅは
注目画素の値である。孤立点除去とは、Ｅの周囲の画素
の値がすべて同じ値で、その値がＥの値と異る場合、Ｅ
の値を周囲の画素の値に置き換える処理をいう。このと
き、第４図（ｂ）及び第４図（、ｃ）に示すように、注
目画素が白＝「Ｏ」の場合と、黒＝「１」の場合の２通
りのパターンがある。
の値（白＝ｒＯＪ、黒＝ ｒｌＪ）を示しており、Ｅは
注目画素の値である。孤立点除去とは、Ｅの周囲の画素
の値がすべて同じ値で、その値がＥの値と異る場合、Ｅ
の値を周囲の画素の値に置き換える処理をいう。このと
き、第４図（ｂ）及び第４図（、ｃ）に示すように、注
目画素が白＝「Ｏ」の場合と、黒＝「１」の場合の２通
りのパターンがある。
上記孤立点除去処理を第３図の回路で行おうとすると、
注目画素Ｅの周囲の画素の値を加算し、その値Ｘ （Ｘ
＝Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ＋Ｉ）がＸ＝Ｏで、
かつＥ＝１ならＥ＝Ｏとし、Ｘ＝８で、かつＥ＝Ｏなら
Ｅ＝１に置き換えるという処理を、画像１ペ一ジ分の各
画素に対してプロセッサの演算によって行っている。
注目画素Ｅの周囲の画素の値を加算し、その値Ｘ （Ｘ
＝Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｅ＋Ｆ＋Ｇ＋Ｈ＋Ｉ）がＸ＝Ｏで、
かつＥ＝１ならＥ＝Ｏとし、Ｘ＝８で、かつＥ＝Ｏなら
Ｅ＝１に置き換えるという処理を、画像１ペ一ジ分の各
画素に対してプロセッサの演算によって行っている。
上述した従来の２値画像フィルタリング回路は、画像１
ペ一ジ分の各画素に対してプロセッサの演算によってフ
ィルタリング計算を行うが、通常４００ｄｐ ｉのＡ４
サイズの画像では、この演算を１６００万回も行うこと
になり、膨大な時間がかかるという問題点があった。
ペ一ジ分の各画素に対してプロセッサの演算によってフ
ィルタリング計算を行うが、通常４００ｄｐ ｉのＡ４
サイズの画像では、この演算を１６００万回も行うこと
になり、膨大な時間がかかるという問題点があった。
本発明の目的は、上記のような問題点を解決し、より短
い時間で２値画像のフィルタリング処理が可能な２値画
像フィルタリング回路を提供することにある。
い時間で２値画像のフィルタリング処理が可能な２値画
像フィルタリング回路を提供することにある。
本発明の２値画像フィルタリング回路は、プロセッサと
、前記プロセッサに接続され入力画像及び前記入力画像
の孤立点を除去するフィルタリング後の出力画像を保持
する画像メモリとを備えた２値画像フィルタリング回路
において、（Ａ）ｎ×ｎ個（ｎは正の整数）の画素の画
素値を保持するラッチ回路、 （Ｂ）前記ラッチ回路のｎ×ｎ個のラッチ出力を入力と
し、ｍ（ｍは正の整数）ビットを出力するランダムアク
セスメモリ、 （Ｃ）前記入力画像を前記画像メモリから前記ラッチ回
路へ転送するＤＭＡ受信機構、（Ｄ）前記ランダムアク
セスメモリから出力されたｍビットを画像メモリへ転送
するＤＭＡ送信機構、 を備え、前記外部から与えられた入力画像の孤立点を除
去するように構成されている。
、前記プロセッサに接続され入力画像及び前記入力画像
の孤立点を除去するフィルタリング後の出力画像を保持
する画像メモリとを備えた２値画像フィルタリング回路
において、（Ａ）ｎ×ｎ個（ｎは正の整数）の画素の画
素値を保持するラッチ回路、 （Ｂ）前記ラッチ回路のｎ×ｎ個のラッチ出力を入力と
し、ｍ（ｍは正の整数）ビットを出力するランダムアク
セスメモリ、 （Ｃ）前記入力画像を前記画像メモリから前記ラッチ回
路へ転送するＤＭＡ受信機構、（Ｄ）前記ランダムアク
セスメモリから出力されたｍビットを画像メモリへ転送
するＤＭＡ送信機構、 を備え、前記外部から与えられた入力画像の孤立点を除
去するように構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示す２値画像フィルタリング回路は、ｎ×ｎ＝
ｎ２個（ｎは正の整数、本実施例ではｎ＝３として３Ｘ
３＝９個）の画素の画素値を保持する３×３ラッチ回路
Ｌ ３Ｘ３ラッチ回路１の出力（合計９個）を入力とし
、ｍピッ） （ｍは正の整数、本実施例ではｍ＝１）を
出力するランダムアクセスメモリ２、入力画像及びフィ
ルタリング後の出力画像を保持する画像メモリ７、入力
画像を画像メモリ７から３×３ラッチ回路１へ転送する
ＤＭＡ受信機構３、ランダムアクセスメモリ２の出力１
ビツトを出力端子Ｚから画像メモリ７へ転送するＤＭＡ
送信機構４、全体のタイミングを制御するシーケンス制
御部５及びプロセッサ６から構成されている。
ｎ２個（ｎは正の整数、本実施例ではｎ＝３として３Ｘ
３＝９個）の画素の画素値を保持する３×３ラッチ回路
Ｌ ３Ｘ３ラッチ回路１の出力（合計９個）を入力とし
、ｍピッ） （ｍは正の整数、本実施例ではｍ＝１）を
出力するランダムアクセスメモリ２、入力画像及びフィ
ルタリング後の出力画像を保持する画像メモリ７、入力
画像を画像メモリ７から３×３ラッチ回路１へ転送する
ＤＭＡ受信機構３、ランダムアクセスメモリ２の出力１
ビツトを出力端子Ｚから画像メモリ７へ転送するＤＭＡ
送信機構４、全体のタイミングを制御するシーケンス制
御部５及びプロセッサ６から構成されている。
なお、上記の各部は下記のように動作する。
ＤＭＡ受信機構３は、画像メモリ７から３ライン分、す
なわち上ライン８、現ライン９、下ライン１０の画像デ
ータを読み出す。
なわち上ライン８、現ライン９、下ライン１０の画像デ
ータを読み出す。
３×３ラッチ回路１の個々のラッチは、Ａ−Ｉと名付け
られており、Ａ、Ｂ、Ｃのラッチは上ライン８の画像デ
ータを、Ｄ、Ｅ、Ｆのラッチは、現ライン９の画像デー
タを、Ｇ、Ｈ，Ｉのラッチは下ライン１０の画像データ
を保持する。
られており、Ａ、Ｂ、Ｃのラッチは上ライン８の画像デ
ータを、Ｄ、Ｅ、Ｆのラッチは、現ライン９の画像デー
タを、Ｇ、Ｈ，Ｉのラッチは下ライン１０の画像データ
を保持する。
ＤＭＡ受信機構３は、上ライン８の画像データをラッチ
Ｃへ出力する。ラッチＣの出力は、ラッチＢの入力へラ
ッチＢの出力は、ラッチＡの入力に接続される。同様に
現ライン９の画像データ→Ｆラッチ→Ｅラッチ→Ｄラッ
チ、下ライン１０の画像データ→■ラッチ→Ｈラッチ→
Ｇラッチに接続されている。
Ｃへ出力する。ラッチＣの出力は、ラッチＢの入力へラ
ッチＢの出力は、ラッチＡの入力に接続される。同様に
現ライン９の画像データ→Ｆラッチ→Ｅラッチ→Ｄラッ
チ、下ライン１０の画像データ→■ラッチ→Ｈラッチ→
Ｇラッチに接続されている。
また、ラッチＡ〜■の出力は、ランダムアクセスメモリ
２０入力端子Ａ−〜Ｉ°に接続されている。
２０入力端子Ａ−〜Ｉ°に接続されている。
次に、孤立点除去を行う場合の動作を説明する。
まず、プロセッサ６によって、第２図で示す内容をラン
ダムアクセスメモリ２に書き込んでおく。第２図におい
て、「＊」は、「１」でも「Ｏ」でもかまわないことを
示している。例えば、Ｅの入力が、「１」 （黒」で他
の入力がすべて「０」であった場合、出力端子Ｚの値は
、「Ｏ」 （白）となる。
ダムアクセスメモリ２に書き込んでおく。第２図におい
て、「＊」は、「１」でも「Ｏ」でもかまわないことを
示している。例えば、Ｅの入力が、「１」 （黒」で他
の入力がすべて「０」であった場合、出力端子Ｚの値は
、「Ｏ」 （白）となる。
その後、プロセッサ６がシーケンス制御部５にスタート
を指示する。シーケンス制御部５は、ＤＭＡ受信機構３
．３×３ラツチ回路１、ＤＭＡ送信機構４を制御する。
を指示する。シーケンス制御部５は、ＤＭＡ受信機構３
．３×３ラツチ回路１、ＤＭＡ送信機構４を制御する。
ＤＭＡ受信機構３は、画像メモリ７から上、現、下ライ
ンの３ライン分の画像データを取り込みシーケンス制御
部５の指示に従い、順次３×３ラッチ回路１に１ビツト
づつ送出する３×３ラツチ回路１の出力は、ランダムア
クセスメモリ２の入力に接続されており、瞬時に結果が
出力端子Ｚから出力される。そして、ＤＭＡ送信機構４
は、この出力データを画像メモリ７に転送する。
ンの３ライン分の画像データを取り込みシーケンス制御
部５の指示に従い、順次３×３ラッチ回路１に１ビツト
づつ送出する３×３ラツチ回路１の出力は、ランダムア
クセスメモリ２の入力に接続されており、瞬時に結果が
出力端子Ｚから出力される。そして、ＤＭＡ送信機構４
は、この出力データを画像メモリ７に転送する。
上記の説明では、出力ビットは、１ビツトであったが、
複数ビットにしてランダムアクセスメモリ２の内容を書
き換えることにより、画像の微分等の様々なフィルタリ
ング処理に対応することができる。
複数ビットにしてランダムアクセスメモリ２の内容を書
き換えることにより、画像の微分等の様々なフィルタリ
ング処理に対応することができる。
以上説明したように、本発明は、ｎ Ｘ ｎラッチ及び
ランダムアクセスメモリを用い、あらかじめランダムア
クセスメモリにｎｘｎラッチに表われるすべてのパター
ンに対するデータを準備しておくことにより、１画素ご
との処理はランダムアクセスメモリを索引するだけでフ
ィルタリングの計算を不要にでき、フィルタリング処理
時間を大幅に短縮することができるという効果を有する
。
ランダムアクセスメモリを用い、あらかじめランダムア
クセスメモリにｎｘｎラッチに表われるすべてのパター
ンに対するデータを準備しておくことにより、１画素ご
との処理はランダムアクセスメモリを索引するだけでフ
ィルタリングの計算を不要にでき、フィルタリング処理
時間を大幅に短縮することができるという効果を有する
。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示す２値画像フィルタリング回路における孤立点除
去を行うときのランダムアクセスメモリ内のパターンを
示す図、第３図は従来の２値画像フィルタリング回路の
ブロック図、第４図はマスク及び孤立点除去の説明図で
ある。 １・・・・・・３×３ラツチ、２・・・・・・ランダム
アクセスメモリ、３・・・・・・ＤＭＡ受信機構、４・
・・・・・ＤＭＡ送信機構、５・・・・・・シーケンス
制御部、６・・・・・・プロセッサ、７・・・・・・画
像メモリ。 代理人 弁理士 内 原 晋 第 図 第 図 第 図 孤立点除去前 孤立点除去後 （ｃ） 第 図
図に示す２値画像フィルタリング回路における孤立点除
去を行うときのランダムアクセスメモリ内のパターンを
示す図、第３図は従来の２値画像フィルタリング回路の
ブロック図、第４図はマスク及び孤立点除去の説明図で
ある。 １・・・・・・３×３ラツチ、２・・・・・・ランダム
アクセスメモリ、３・・・・・・ＤＭＡ受信機構、４・
・・・・・ＤＭＡ送信機構、５・・・・・・シーケンス
制御部、６・・・・・・プロセッサ、７・・・・・・画
像メモリ。 代理人 弁理士 内 原 晋 第 図 第 図 第 図 孤立点除去前 孤立点除去後 （ｃ） 第 図
Claims (1)
- 【特許請求の範囲】 １、プロセッサと、前記プロセッサに接続され入力画像
及び前記入力画像の孤立点を除去するフィルタリング後
の出力画像を保持する画像メモリとを備えた２値画像フ
ィルタリング回路において、 （Ａ）ｎ×ｎ個（ｎは正の整数）の画素の画素値を保持
するラッチ回路、 （Ｂ）前記ラッチ回路のｎ×ｎ個のラッチ出力を入力と
し、ｍ（ｍは正の整数）ビットを出力するランダムアク
セスメモリ、 （Ｃ）前記入力画像を前記画像メモリから前記ラッチ回
路へ転送するＤＭＡ受信機構、 （Ｄ）前記ランダムアクセスメモリから出力されたｍビ
ットを画像メモリへ転送するＤＭＡ送信機構、 を備え、前記外部から与えられた入力画像の孤立点を除
去するように構成されたことを特徴とする２値画像フィ
ルタリング回路。 ２、請求項１記載の２値画像フィルタリング回路におい
て、前記ｎは３で、かつｍは１であることを特徴とする
２値画像フィルタリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208442A JPH0492983A (ja) | 1990-08-06 | 1990-08-06 | ２値画像フィルタリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208442A JPH0492983A (ja) | 1990-08-06 | 1990-08-06 | ２値画像フィルタリング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0492983A true JPH0492983A (ja) | 1992-03-25 |
Family
ID=16556281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208442A Pending JPH0492983A (ja) | 1990-08-06 | 1990-08-06 | ２値画像フィルタリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0492983A (ja) |
-
1990
- 1990-08-06 JP JP2208442A patent/JPH0492983A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2130336A1 (en) | Method and apparatus for rapidly processing data sequences | |
| JPH0492983A (ja) | ２値画像フィルタリング回路 | |
| JPH0683787A (ja) | 並列プロセッサ | |
| JPH01303578A (ja) | 画像変換装置 | |
| JP3697039B2 (ja) | 画像形成装置および画像処理設定方法 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS59200373A (ja) | 座標変換回路 | |
| JP2651517B2 (ja) | 画像処理方式 | |
| JPS5986965A (ja) | 画像処理方式 | |
| JPS6141273A (ja) | 画像処理装置 | |
| JPH01295568A (ja) | 画素合成処理器 | |
| JPS6470880A (en) | Digital image processor | |
| JPH01305662A (ja) | 画像縮小処理器 | |
| JPH06119438A (ja) | 能動型画像記憶装置 | |
| JPH02273878A (ja) | ノイズ除去回路 | |
| JPS62298877A (ja) | イメ−ジデ−タの間引き処理方式 | |
| JPH04291681A (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JPS61259374A (ja) | 直接記憶アクセス演算方式 | |
| JPH03293861A (ja) | 画像縮小処理装置 | |
| JPS63163981A (ja) | 図形拡大縮小回路 | |
| JPS62263588A (ja) | 画像処理装置 | |
| JPH02188892A (ja) | 文字認識処理方式 | |
| JPH02245978A (ja) | 画像処理装置 | |
| JPH0444305B2 (ja) | ||
| JPH05159042A (ja) | 画像処理装置 |