JPH0493029A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0493029A JPH0493029A JP20989490A JP20989490A JPH0493029A JP H0493029 A JPH0493029 A JP H0493029A JP 20989490 A JP20989490 A JP 20989490A JP 20989490 A JP20989490 A JP 20989490A JP H0493029 A JPH0493029 A JP H0493029A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- oxide film
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000006698 induction Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009499 grossing Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 abstract description 26
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 150000003377 silicon compounds Chemical class 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 2
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線を
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
多層配線を有する半導体装置の配線領域に生ずる凹凸を
低減させるため層間絶縁膜の一部に塗布法を用いて形成
した絶縁膜を設は表面を平坦化する技術が採用されてい
る。
低減させるため層間絶縁膜の一部に塗布法を用いて形成
した絶縁膜を設は表面を平坦化する技術が採用されてい
る。
第２図（ａ）〜（ｃ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
第２図（ａ）に示すように、シリコン基板］の上に設け
た酸化シリコン膜２の上にアルミニウム層を０．６μｍ
の厚さに堆積して選択的にエツチングし、下層配線とし
てのアルミニウム配線３を設け、アルミニウム配線３を
含む表面にプラズマＣＶＤ法による酸化シリコン膜（以
下プラズマ酸化膜と記す）４を０．５μｍの厚さに堆積
する。
た酸化シリコン膜２の上にアルミニウム層を０．６μｍ
の厚さに堆積して選択的にエツチングし、下層配線とし
てのアルミニウム配線３を設け、アルミニウム配線３を
含む表面にプラズマＣＶＤ法による酸化シリコン膜（以
下プラズマ酸化膜と記す）４を０．５μｍの厚さに堆積
する。
次に、プラズマ酸化膜４の上にシラノール等のシリコン
化合物を主成分とする溶液を膜厚０．１５μｍ、の厚さ
に塗布した塗布膜を形成し、４００°Ｃ程度の温度で２
０分間熱処理して脱水反応させシリカ膜５を形成する。
化合物を主成分とする溶液を膜厚０．１５μｍ、の厚さ
に塗布した塗布膜を形成し、４００°Ｃ程度の温度で２
０分間熱処理して脱水反応させシリカ膜５を形成する。
ここで、アルミニウム配線３の側面の段部ては塗布膜の
膜厚が厚くなるために、十分には脱水しきれず不安定な
シリカ膜５ａか残存する。
膜厚が厚くなるために、十分には脱水しきれず不安定な
シリカ膜５ａか残存する。
次に、第２図（ｂ）に示すように、シリカ膜５の上に膜
厚０．５μｍのプラズマ酸化膜６を形成し、アルミニウ
ム配線３上のプラズマ酸化膜６シリカ膜５．プラズマ酸
化膜４を順次エツチングしてスルーホール７を形成する
。
厚０．５μｍのプラズマ酸化膜６を形成し、アルミニウ
ム配線３上のプラズマ酸化膜６シリカ膜５．プラズマ酸
化膜４を順次エツチングしてスルーホール７を形成する
。
次に、第２図（Ｃ）に示すように、スルーホール７を含
む表面に上層配線形成用のアルミニウム層をスパッタ法
により１．０μｍの厚さに堆積する。ここで、ステップ
カバレージを改良するために基板温度を３００℃程度に
加熱するため、不安定シリカ膜５ａより出た水分により
、アルミニウム配線３の表面か酸化されてアルミナ絶縁
膜８が形成される場合がある。次に、アルミニウム層を
選択的にパターニングしてアルミニウム配線９を形成す
る。
む表面に上層配線形成用のアルミニウム層をスパッタ法
により１．０μｍの厚さに堆積する。ここで、ステップ
カバレージを改良するために基板温度を３００℃程度に
加熱するため、不安定シリカ膜５ａより出た水分により
、アルミニウム配線３の表面か酸化されてアルミナ絶縁
膜８が形成される場合がある。次に、アルミニウム層を
選択的にパターニングしてアルミニウム配線９を形成す
る。
上述したように従来の半導体装置の製造方法においては
、下層配線側面の段部に設けた塗布膜を十分に安定な絶
縁膜に変える事は難しく、不安定絶縁膜が残存してしま
う。この部分が後の熱処理時の水分発生源となって、下
層のアルミニウム配線の表面にアルミナ絶縁膜を形成し
、その結果上層配線と下層配線との間の接触不良を起こ
すという問題点かあった。
、下層配線側面の段部に設けた塗布膜を十分に安定な絶
縁膜に変える事は難しく、不安定絶縁膜が残存してしま
う。この部分が後の熱処理時の水分発生源となって、下
層のアルミニウム配線の表面にアルミナ絶縁膜を形成し
、その結果上層配線と下層配線との間の接触不良を起こ
すという問題点かあった。
本発明の半導体装置の製造方法は、半導体基板上に設け
た絶縁膜上に選択的に下層配線を設ける工程と、前記下
層配線を含む表面に第１の層間絶縁膜を形成する工程と
、前記第１の層間絶縁膜の上に絶縁膜形成用の塗布膜を
形成して表面を平滑化する工程と、前記塗布膜をマイク
ロ波誘導加熱により脱水反応させて第２の層間絶縁膜を
形成する工程と、前記下層配線上の第１及び第２の層間
絶縁膜を選択的にエツチングして開孔部を設ける工程と
、前記開孔部を含む表面に前記下層配線と電気的に接続
する」二層配線を選択的に設ける工程とを含んで構成さ
れる。
た絶縁膜上に選択的に下層配線を設ける工程と、前記下
層配線を含む表面に第１の層間絶縁膜を形成する工程と
、前記第１の層間絶縁膜の上に絶縁膜形成用の塗布膜を
形成して表面を平滑化する工程と、前記塗布膜をマイク
ロ波誘導加熱により脱水反応させて第２の層間絶縁膜を
形成する工程と、前記下層配線上の第１及び第２の層間
絶縁膜を選択的にエツチングして開孔部を設ける工程と
、前記開孔部を含む表面に前記下層配線と電気的に接続
する」二層配線を選択的に設ける工程とを含んで構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、シリコン基板１の上
に酸化シリコンＭ２を設け、酸化シリコン膜２の上に下
層配線形成用のアルミニウム層を０．６μｍの厚さに堆
積して選択的にエツチングし、アルミニウム配線３を形
成する。次に、アルミニウム配線３を含む表面にプラズ
マ酸化膜４を０．５μｍの厚さに形成する。次に、プラ
ズマ酸化膜４の上にシラノール等のシリコン化合物を主
成分とする溶液をスピン法により塗布して膜厚０，１５
μｍの塗布膜を形成し、マグネトロンにより発生した２
、４５ＧＨｚのマイクロ波で塗布膜を加熱する。２．４
５ Ｇ Ｈｚのマイクロ波は、水の分子運動を活発化す
るので、アルミニウム配線３の側面の段部に厚く溜った
、塗布膜も十分脱水反応して全面に安定なシリカ膜５を
形成できる。
に酸化シリコンＭ２を設け、酸化シリコン膜２の上に下
層配線形成用のアルミニウム層を０．６μｍの厚さに堆
積して選択的にエツチングし、アルミニウム配線３を形
成する。次に、アルミニウム配線３を含む表面にプラズ
マ酸化膜４を０．５μｍの厚さに形成する。次に、プラ
ズマ酸化膜４の上にシラノール等のシリコン化合物を主
成分とする溶液をスピン法により塗布して膜厚０，１５
μｍの塗布膜を形成し、マグネトロンにより発生した２
、４５ＧＨｚのマイクロ波で塗布膜を加熱する。２．４
５ Ｇ Ｈｚのマイクロ波は、水の分子運動を活発化す
るので、アルミニウム配線３の側面の段部に厚く溜った
、塗布膜も十分脱水反応して全面に安定なシリカ膜５を
形成できる。
次に、第１図（ｂ）に示すように、全面に膜厚０．５μ
ｍのプラズマ酸化膜６を堆積し、アルミニウム配線３の
上のプラズマ酸化膜６．シリカ膜５ プラズマ酸化膜４
を選択的に順次エツチングしてスルーホール７を形成す
る。
ｍのプラズマ酸化膜６を堆積し、アルミニウム配線３の
上のプラズマ酸化膜６．シリカ膜５ プラズマ酸化膜４
を選択的に順次エツチングしてスルーホール７を形成す
る。
次に、第１図（ｃ）に示すように、スルーホール７を含
む表面に膜厚１．０μｍのアルミニウム層を堆積し、こ
れを選択的にエツチングしてスルーホール７のアルミニ
ウム配線３の接続するアルミニウム配線９を形成する。
む表面に膜厚１．０μｍのアルミニウム層を堆積し、こ
れを選択的にエツチングしてスルーホール７のアルミニ
ウム配線３の接続するアルミニウム配線９を形成する。
なお上記の工程を繰返すことにより３層以」二の多層配
線にも適用可能である。
線にも適用可能である。
また、塗布膜の加熱工程に、マイクロ波誘導加熱のみを
用いたが、他の加熱方式（ランプ加熱やヒータ加熱等）
と併用しても良い。
用いたが、他の加熱方式（ランプ加熱やヒータ加熱等）
と併用しても良い。
以上説明したように本発明は、第１の層間絶縁股上に形
成した塗布膜をマイクロ波による誘導加熱を用いる事に
より、段部の水の分子運動を活発化し下層配線側面の段
部に溜った厚い塗布膜についても十分脱水されるので、
安定な層間絶縁膜を形成することができる。その結果、
スルーホール形成後に上層配線形成用のアルミニウム層
のステップカバレージを良くするための基板加熱におい
ても下層のアルミニウム配線の表面にアルミナ絶縁膜を
生ずることかなく、上層配線を下層発生との間の良好な
電気的接触をもつ多層配線を有する半導体装置が実現で
きるという効果を有する。
成した塗布膜をマイクロ波による誘導加熱を用いる事に
より、段部の水の分子運動を活発化し下層配線側面の段
部に溜った厚い塗布膜についても十分脱水されるので、
安定な層間絶縁膜を形成することができる。その結果、
スルーホール形成後に上層配線形成用のアルミニウム層
のステップカバレージを良くするための基板加熱におい
ても下層のアルミニウム配線の表面にアルミナ絶縁膜を
生ずることかなく、上層配線を下層発生との間の良好な
電気的接触をもつ多層配線を有する半導体装置が実現で
きるという効果を有する。
１・・・シリコン基板、２・・・酸化シリコン膜、３゜
９・・アルミニウム配線、４，６・・プラズマ酸化膜、
５・・シリカ膜、５ａ・・不安定シリカ膜、７・・スル
ーホール、８・・アルミナ絶縁膜。
９・・アルミニウム配線、４，６・・プラズマ酸化膜、
５・・シリカ膜、５ａ・・不安定シリカ膜、７・・スル
ーホール、８・・アルミナ絶縁膜。
Claims (1)
- 半導体基板上に設けた絶縁膜上に選択的に下層配線を
設ける工程と、前記下層配線を含む表面に第１の層間絶
縁膜を形成する工程と、前記第１の層間絶縁膜の上に絶
縁膜形成用の塗布膜を形成して表面を平滑化する工程と
、前記塗布膜をマイクロ波誘導加熱により脱水反応させ
て第２の層間絶縁膜を形成する工程と、前記下層配線上
の第１及び第２の層間絶縁膜を選択的にエッチングして
開孔部を設ける工程と、前記開孔部を含む表面に前記下
層配線と電気的に接続する上層配線を選択的に設ける工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20989490A JPH0493029A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20989490A JPH0493029A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493029A true JPH0493029A (ja) | 1992-03-25 |
Family
ID=16580411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20989490A Pending JPH0493029A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2332983A (en) * | 1997-12-31 | 1999-07-07 | Samsung Electronics Co Ltd | Forming a thin film on a wafer using microwave heating |
| US8552411B2 (en) | 2011-03-01 | 2013-10-08 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
-
1990
- 1990-08-08 JP JP20989490A patent/JPH0493029A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2332983A (en) * | 1997-12-31 | 1999-07-07 | Samsung Electronics Co Ltd | Forming a thin film on a wafer using microwave heating |
| GB2332983B (en) * | 1997-12-31 | 2000-06-21 | Samsung Electronics Co Ltd | Apparatus for forming thin film using microwave and method therefor |
| US6384390B1 (en) | 1997-12-31 | 2002-05-07 | Samsung Electronics Co., Ltd. | Apparatus for forming thin film using microwave and method therefor |
| US8552411B2 (en) | 2011-03-01 | 2013-10-08 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH0493029A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| KR930010080B1 (ko) | 반도체 장치의 금속배선 방법 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPH09199495A (ja) | 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JPS61263178A (ja) | 超電導集積回路の製造方法 | |
| JPH03283622A (ja) | 半導体装置の多層配線構造 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH0322430A (ja) | 平坦化絶縁膜形成方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61164242A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS6141137B2 (ja) |