JPH0493263A - サーマルヘツド - Google Patents
サーマルヘツドInfo
- Publication number
- JPH0493263A JPH0493263A JP21066790A JP21066790A JPH0493263A JP H0493263 A JPH0493263 A JP H0493263A JP 21066790 A JP21066790 A JP 21066790A JP 21066790 A JP21066790 A JP 21066790A JP H0493263 A JPH0493263 A JP H0493263A
- Authority
- JP
- Japan
- Prior art keywords
- electrode part
- electrode
- lead electrode
- wiring
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ファクシミリ、ワードプロセッサ用プリンタ
ー等の各種記録装置に用いられるサーマルヘッドの構造
に関する。
ー等の各種記録装置に用いられるサーマルヘッドの構造
に関する。
〈従来技術〉
近年、サーマルヘッドは、ファクシミリ、ワードプロセ
ッサ用のプリンター等の各種の記録装置に多用されてい
る。これらの機器は、小型、軽量化および低価格化が要
請されている。
ッサ用のプリンター等の各種の記録装置に多用されてい
る。これらの機器は、小型、軽量化および低価格化が要
請されている。
従来の薄膜サーマルヘッドは、第4図の如く、純度90
%以上のアルミナセラミック基#i、1上に、印刷、焼
成されて成るグレーズドガラス層2の蓄熱層を形成した
グレーズドアルミナ基板が用いられている。
%以上のアルミナセラミック基#i、1上に、印刷、焼
成されて成るグレーズドガラス層2の蓄熱層を形成した
グレーズドアルミナ基板が用いられている。
なお、第4図中、3は発熱抵抗膜、4は発熱抵抗@3を
保護する保護膜、5はドライバーICチップ、6はドラ
イバーICチップ5を保護するモールド樹脂、7はコネ
クタ、8ははんだ、9は両面回路基板、10は両面回路
基板電極、11は共通電極、12はリード電極である。
保護する保護膜、5はドライバーICチップ、6はドラ
イバーICチップ5を保護するモールド樹脂、7はコネ
クタ、8ははんだ、9は両面回路基板、10は両面回路
基板電極、11は共通電極、12はリード電極である。
そして、第5図に示す製造プロセスに従って、上記グレ
ーズドアルミナ基板上に蒸着法、またはスパッタリング
法、あるいは厚膜法等のホトリングラフイー工程を縁り
返すことにより、共通電極、リード電極および発熱抵抗
部を形成している。
ーズドアルミナ基板上に蒸着法、またはスパッタリング
法、あるいは厚膜法等のホトリングラフイー工程を縁り
返すことにより、共通電極、リード電極および発熱抵抗
部を形成している。
なお、第5図中、Cはグレーズドアルミナ基板へのサー
マルヘッドの構成部品の製造プロセスを示すもので、C
Iは共通電極形成工程、C2は発熱抵抗膜形成工程、C
3はリード電極形成工程、C4は保護膜形成工程、C5
はドライバーICフェイスダウンポンディング工程、C
6はリフロー工程、C7は樹脂モールド工程である。
マルヘッドの構成部品の製造プロセスを示すもので、C
Iは共通電極形成工程、C2は発熱抵抗膜形成工程、C
3はリード電極形成工程、C4は保護膜形成工程、C5
はドライバーICフェイスダウンポンディング工程、C
6はリフロー工程、C7は樹脂モールド工程である。
また、Fは両面回路基板への部品実装プロセスめ
を示すもので、Flはスルーホール大手は工程、工程、
F5は両面ドライフィルム貼付は工程、F6は両面パタ
ーンエツチング工程、F7はレジスト除去工程、F8は
NiP/Auめっき工程、F9は基板裏付ち工程、FI
Oは部品はんだ付は工程である。そして、Aは組立工程
、■は検査工程である。
F5は両面ドライフィルム貼付は工程、F6は両面パタ
ーンエツチング工程、F7はレジスト除去工程、F8は
NiP/Auめっき工程、F9は基板裏付ち工程、FI
Oは部品はんだ付は工程である。そして、Aは組立工程
、■は検査工程である。
く 発明か解決しようとする課題 〉
一般に、セラミック基板にスルーホールを穿孔すること
は、大幅なコスト上昇を招くので、第4図に示したサー
マルヘッドでは、信号ライン側のクロスオーバー回路部
の接続は、基板両面の電極配列を避け、両面フレキノプ
ル回路基板または両面プリント回路基板をサーマルヘッ
ド基板(グレーズドアルミナ基板)と接続することによ
り行なっている。
は、大幅なコスト上昇を招くので、第4図に示したサー
マルヘッドでは、信号ライン側のクロスオーバー回路部
の接続は、基板両面の電極配列を避け、両面フレキノプ
ル回路基板または両面プリント回路基板をサーマルヘッ
ド基板(グレーズドアルミナ基板)と接続することによ
り行なっている。
そのため、接続に伴なう基板幅の増加、接続に要する材
料および組立費用が発生し、サーマルヘッドのコストを
上昇させると共に小型化の実現が難しくなっている。
料および組立費用が発生し、サーマルヘッドのコストを
上昇させると共に小型化の実現が難しくなっている。
また、グレーズドアルミナ基板は、原料アルミナ粉末の
精製、研摩、印刷、焼成等の高温処理を含んだ多くの工
程を必要とする上に、アルミナ焼成炉の口径サイズの制
限から大型の基板を作ることが困難であり、生産コスト
が高くなっている。
精製、研摩、印刷、焼成等の高温処理を含んだ多くの工
程を必要とする上に、アルミナ焼成炉の口径サイズの制
限から大型の基板を作ることが困難であり、生産コスト
が高くなっている。
この問題を解決するために、グレーズドアルミナ基板の
代わりに、ポリイミドフレキンプル基板または琺瑯基板
等を用いたサーマルヘッドが開示されている(特開昭6
>181658号参照)が、コネクタ、コンデンサーお
よびサーミスタ等を接続するためのプリント回路基板に
ついては、別途取り付ける必要がある。
代わりに、ポリイミドフレキンプル基板または琺瑯基板
等を用いたサーマルヘッドが開示されている(特開昭6
>181658号参照)が、コネクタ、コンデンサーお
よびサーミスタ等を接続するためのプリント回路基板に
ついては、別途取り付ける必要がある。
そのため、場合によっては、フレキンプル回路基板、ゴ
ム押さえ、押さえ金具およびビス等の数多くの部品を必
要とする上、組み立てに要する工程数も多く必要となり
、単にグレーズドアルミナ基板を池の材料に置き換える
だけでは、生産コストに対する問題点を解決することが
困難である。
ム押さえ、押さえ金具およびビス等の数多くの部品を必
要とする上、組み立てに要する工程数も多く必要となり
、単にグレーズドアルミナ基板を池の材料に置き換える
だけでは、生産コストに対する問題点を解決することが
困難である。
本発明は、上記に鑑み、コストダウンおよび小型化が図
れるサーマルヘッドの提供を目的とする。
れるサーマルヘッドの提供を目的とする。
〈 課題を解決するための手段 〉
本発明による課題解決手段は、第1.2図の如く、耐熱
樹脂基板20と、複数個の発熱抵抗体21と、該発熱抵
抗体21を通電制御するドライバーIC22と、該ドラ
イバーIC22を搭載して前記発熱抵抗体21に接続さ
れるリード電極部23と、該リード電極部23の下方に
配された配線電極部24とを備え、該配線TrL極部2
4は、面記リード電極wI23の発熱抵抗体21側に接
続された共通電極25と、リ−)・電極部23のドライ
バー1c22側に接続された入出力回路電極26と、外
部接続部品27か接続される外部接続電極28とからな
り、前記リート電極523および配線電極部24が前記
樹脂基板20の片面上にバターノ形成され、リード電極
部23と配線電極部24との間に絶縁膜29が設置」ら
れ、該絶縁膜29にリード電極F!1I23と配線電極
部24とを接続する接続孔30が形成されたものである
。
樹脂基板20と、複数個の発熱抵抗体21と、該発熱抵
抗体21を通電制御するドライバーIC22と、該ドラ
イバーIC22を搭載して前記発熱抵抗体21に接続さ
れるリード電極部23と、該リード電極部23の下方に
配された配線電極部24とを備え、該配線TrL極部2
4は、面記リード電極wI23の発熱抵抗体21側に接
続された共通電極25と、リ−)・電極部23のドライ
バー1c22側に接続された入出力回路電極26と、外
部接続部品27か接続される外部接続電極28とからな
り、前記リート電極523および配線電極部24が前記
樹脂基板20の片面上にバターノ形成され、リード電極
部23と配線電極部24との間に絶縁膜29が設置」ら
れ、該絶縁膜29にリード電極F!1I23と配線電極
部24とを接続する接続孔30が形成されたものである
。
く作用〉
上記課題解決手段において、耐熱樹脂基板20の片面上
に、配線電極9iI24とリード電極部23を絶縁膜2
9を介して形成する。そして、絶縁膜29に形成された
接続孔30により配線電極部24とリード電極部23と
を接続することによって、サーマルヘッド基板の一体化
を図る。
に、配線電極9iI24とリード電極部23を絶縁膜2
9を介して形成する。そして、絶縁膜29に形成された
接続孔30により配線電極部24とリード電極部23と
を接続することによって、サーマルヘッド基板の一体化
を図る。
次に、配線電極部24の外部接続電極28に、外部接続
部品27を接続することによりサーマルヘッドが完成さ
れる。
部品27を接続することによりサーマルヘッドが完成さ
れる。
したがって、樹脂基板20の片面上にリード電極部23
および配線電極部24がパターン形成され、リード電極
部23と配線電極部24との間に設けられた絶縁膜29
にリード電極部23と配線電極部24とを接続する接続
孔30を形成したので、従来のようにサーマルヘッド基
板に両面回路基板を接続するための材料および組立工数
が不要になり、サーマルヘッドのコストダウンと小型化
が図られる。
および配線電極部24がパターン形成され、リード電極
部23と配線電極部24との間に設けられた絶縁膜29
にリード電極部23と配線電極部24とを接続する接続
孔30を形成したので、従来のようにサーマルヘッド基
板に両面回路基板を接続するための材料および組立工数
が不要になり、サーマルヘッドのコストダウンと小型化
が図られる。
〈実施例〉
以下、本発明の一実施例を図面に基づいて説明する。
第1図は本発明の一実施例を示すサーマルヘッドの断面
図、第2図は同じくサーマルヘッドの製造プロセスを示
すフローチャート、第3図は同じくサーマルヘッドの下
層の電極と上層の電極とを接続した状態を示す斜視図で
ある。
図、第2図は同じくサーマルヘッドの製造プロセスを示
すフローチャート、第3図は同じくサーマルヘッドの下
層の電極と上層の電極とを接続した状態を示す斜視図で
ある。
本実施例のサーマルヘッドは、第1図の如く、耐熱樹脂
基板20と、複数個の発熱抵抗体21と、該発熱抵抗体
21を通電制御するドライバーIC22と、該ドライバ
ーIC22を搭載して前記発熱抵抗体21に接続される
リード電極部23と、該リード電極部23の下方に配さ
れた配線電極部24とを備えている。
基板20と、複数個の発熱抵抗体21と、該発熱抵抗体
21を通電制御するドライバーIC22と、該ドライバ
ーIC22を搭載して前記発熱抵抗体21に接続される
リード電極部23と、該リード電極部23の下方に配さ
れた配線電極部24とを備えている。
そして、該配線電極部24は、前記リード電極部23の
発熱抵抗体21側に接続さ枳た共通電極25と、リード
電極部23のドライバーIC22側に接続された入出力
回路電極26と、外部接続部品27か接続される外部接
続電極28とからなり、前記リード電極部23および配
線電極部24が前記樹脂基板20の片面上にパターン形
成され、リード電極部23と配線電極部24との間に絶
縁膜29が設けられ、該絶縁膜29にリード電極部23
と配線電極部24とを接続する接続孔30か形成された
ものである。
発熱抵抗体21側に接続さ枳た共通電極25と、リード
電極部23のドライバーIC22側に接続された入出力
回路電極26と、外部接続部品27か接続される外部接
続電極28とからなり、前記リード電極部23および配
線電極部24が前記樹脂基板20の片面上にパターン形
成され、リード電極部23と配線電極部24との間に絶
縁膜29が設けられ、該絶縁膜29にリード電極部23
と配線電極部24とを接続する接続孔30か形成された
ものである。
前記耐熱樹脂基板20は、ガラス布に高耐熱樹脂(エポ
キシ樹脂)、硬化剤、促進剤、溶剤を含浸させた後、乾
燥、裁断し、アルミニウムと銅とを21貼り合わせた金
属箔を樹脂が含浸された基板と密着しやすいよう表面処
理を施こした後、加熱加圧し、銅張積層板を作製して、
次にアルミニウム箔部のみ苛性ソーダとグルコノ酸ソー
ダを含んだエツチング液で除去することにより、銅箔厚
さ3〜12μ巾の銅張積層板としたものである。
キシ樹脂)、硬化剤、促進剤、溶剤を含浸させた後、乾
燥、裁断し、アルミニウムと銅とを21貼り合わせた金
属箔を樹脂が含浸された基板と密着しやすいよう表面処
理を施こした後、加熱加圧し、銅張積層板を作製して、
次にアルミニウム箔部のみ苛性ソーダとグルコノ酸ソー
ダを含んだエツチング液で除去することにより、銅箔厚
さ3〜12μ巾の銅張積層板としたものである。
該樹脂基数20の片面上で銅箔部分をホトリソグラフィ
法によりパターン形成して、この銅バターノ上に無電解
めっき法によりニッケル燐めっきと金めつきを順に施す
ることにより、前記配線電極部24の共通電極25、入
出力回路電極26および外部接続電極28が形成される
。
法によりパターン形成して、この銅バターノ上に無電解
めっき法によりニッケル燐めっきと金めつきを順に施す
ることにより、前記配線電極部24の共通電極25、入
出力回路電極26および外部接続電極28が形成される
。
該共通電極25、入出力回路電極26および外部接続電
極2B上および樹脂基板20上に、前記絶縁膜29が設
けられている。該絶縁膜29は、電気絶縁性および耐熱
性に優れたポリイミド樹脂からなり、前記配線電極部2
4および樹脂基板20上に均一の厚さになるよう形成さ
れる。また、同時に、各電極部23.24にドライバー
IC22および外部接続部品27を実装するときのはん
だの流れをせき止めるためのはんだダム部も形成される
。
極2B上および樹脂基板20上に、前記絶縁膜29が設
けられている。該絶縁膜29は、電気絶縁性および耐熱
性に優れたポリイミド樹脂からなり、前記配線電極部2
4および樹脂基板20上に均一の厚さになるよう形成さ
れる。また、同時に、各電極部23.24にドライバー
IC22および外部接続部品27を実装するときのはん
だの流れをせき止めるためのはんだダム部も形成される
。
なお、外部接続部品27としてコネクタ等を接続するた
めの萌記外部接続電極28は、樹1IillI基板20
上の発熱抵抗体21と反対側の一端に形成され、該外部
接続電極28の端部は、絶縁膜29に覆われずに露出さ
れている。
めの萌記外部接続電極28は、樹1IillI基板20
上の発熱抵抗体21と反対側の一端に形成され、該外部
接続電極28の端部は、絶縁膜29に覆われずに露出さ
れている。
そして、前記共通電極25の上方に、絶縁@29を介し
て前記発熱抵抗体21が、共通電極25と並列に一定間
隔で配設されている。
て前記発熱抵抗体21が、共通電極25と並列に一定間
隔で配設されている。
該発熱抵抗体21は、Ni−Cr、TatN、Ta−5
i−○等をスパッタリング法により成膜したものである
。なお、発熱抵抗体21の下部の絶縁129は、発熱抵
抗体21の保温効果を高ぬるための蓄熱層の機能を有し
、共通電極25が銅よりなるため、熱拡散しやすいので
、印字開始時のかすれ現象および印字停止時の尾引き現
象を防止でき、小電力、高速印字のサーマルヘッドを提
供できる。
i−○等をスパッタリング法により成膜したものである
。なお、発熱抵抗体21の下部の絶縁129は、発熱抵
抗体21の保温効果を高ぬるための蓄熱層の機能を有し
、共通電極25が銅よりなるため、熱拡散しやすいので
、印字開始時のかすれ現象および印字停止時の尾引き現
象を防止でき、小電力、高速印字のサーマルヘッドを提
供できる。
前記リード電極部23は、絶縁膜29の上部にスパッタ
リング法によりA(1−Si、 Af2−Si−Cu、
Cu−Ni等から成る層を形成してパターン形成したも
ので、共通電極25側において前記発熱抵抗体21に接
続されている。そして、前記入出力回路電極26の上方
のリード電極部23に、前記ドライバーIC22がフェ
イスダウンポンディングにより実装され、該ドライバー
IC22はモールド樹脂31により被覆されている。
リング法によりA(1−Si、 Af2−Si−Cu、
Cu−Ni等から成る層を形成してパターン形成したも
ので、共通電極25側において前記発熱抵抗体21に接
続されている。そして、前記入出力回路電極26の上方
のリード電極部23に、前記ドライバーIC22がフェ
イスダウンポンディングにより実装され、該ドライバー
IC22はモールド樹脂31により被覆されている。
そして、前記リード電極部23および発熱抵抗体21は
、Tay○6.5102、サイアロン、5iON、Si
N、、SiC等から成る保護膜32により覆われている
。
、Tay○6.5102、サイアロン、5iON、Si
N、、SiC等から成る保護膜32により覆われている
。
前記接続孔30は、第1.3図の如く、下層の配線電極
部24と上層のリード電極部23とを連通ずるよう絶縁
@29を貫通しており、絶縁膜29の形成と同時に形成
されている。
部24と上層のリード電極部23とを連通ずるよう絶縁
@29を貫通しており、絶縁膜29の形成と同時に形成
されている。
そして、発熱抵抗体21と共通電極25、ドライバーI
C22と入出力回路電極26および入出力回路電極26
と外部接続電極28とをそれぞれ接続するように、前記
リート電極部23が前記接続孔30を埋め込んで形成さ
れる。
C22と入出力回路電極26および入出力回路電極26
と外部接続電極28とをそれぞれ接続するように、前記
リート電極部23が前記接続孔30を埋め込んで形成さ
れる。
なお、第1図中、33ははんだである。
上記の如く構成されたサーマルヘッドは、第2図の示す
プロセスにて製造される。
プロセスにて製造される。
まず、銅張積層板からなる耐熱樹脂基板20の熱処理を
行ない、銅箔の整面処理をして、前処理を行なう(P)
。
行ない、銅箔の整面処理をして、前処理を行なう(P)
。
次に、所定の寸法に切断された基板20を洗浄し、ホト
リソグラフィ法により銅箔部分をパターン形成して、塩
化第二鉄または塩化第二銅溶液によるスプレィエツチン
グにより銅箔のエツチングを行なった後、無電解ニッケ
ル燐めっきを3〜5μ11次いで無電解金めつきを0.
07〜0.1μmだけ連続して行ない、配線電極部24
を樹脂基板20の片面上に形成する(Pl)。
リソグラフィ法により銅箔部分をパターン形成して、塩
化第二鉄または塩化第二銅溶液によるスプレィエツチン
グにより銅箔のエツチングを行なった後、無電解ニッケ
ル燐めっきを3〜5μ11次いで無電解金めつきを0.
07〜0.1μmだけ連続して行ない、配線電極部24
を樹脂基板20の片面上に形成する(Pl)。
次に、この基板上に、ポリイミド前駆体をロールコータ
−やスピンオンコーターまたはスクリーン印刷機を用い
て所定の厚さに塗布し、乾燥した後、このポリイミド前
駆体の層をホトリソグラフィ法によりパターンエツチン
グしてから硬化を行ない、ポリイミド樹脂からなる絶縁
膜29を形成する(P2)。このとき、同時に接続孔3
0、発熱抵抗体21の蓄熱層およびフェイスダウンポン
ディング用はんだダムが形成される。
−やスピンオンコーターまたはスクリーン印刷機を用い
て所定の厚さに塗布し、乾燥した後、このポリイミド前
駆体の層をホトリソグラフィ法によりパターンエツチン
グしてから硬化を行ない、ポリイミド樹脂からなる絶縁
膜29を形成する(P2)。このとき、同時に接続孔3
0、発熱抵抗体21の蓄熱層およびフェイスダウンポン
ディング用はんだダムが形成される。
そして、絶縁膜29の共通電極25の上方に、スパッタ
リング法によりTa−8i−0、TatN、Ni−Cr
等から成る層を形成し、CF、、0.の混合ガスによる
ドライエッチ法でパターン形成を行なって薄膜状の発熱
抵抗体21を形成する(P3)。
リング法によりTa−8i−0、TatN、Ni−Cr
等から成る層を形成し、CF、、0.の混合ガスによる
ドライエッチ法でパターン形成を行なって薄膜状の発熱
抵抗体21を形成する(P3)。
さらに、スパッタリング法によりAQ−Si、AQ−S
i−Cu、Cu−Ni等から成る層を形成し、ウェット
エッチ法によりパターン形成を行なってリード電極部2
3を形成するとともに、接続孔30の内部にもリード電
極部23を形成して、配線電極部24に接触させる(P
4)。
i−Cu、Cu−Ni等から成る層を形成し、ウェット
エッチ法によりパターン形成を行なってリード電極部2
3を形成するとともに、接続孔30の内部にもリード電
極部23を形成して、配線電極部24に接触させる(P
4)。
次に、発熱抵抗体21およびリード電極部23の上部に
、ドライバーIC22を実装する部分を除いて、スパッ
タ法またはプラズマCVD法により、SiC,5iON
、サイアロン、SiO+およびTa*Os等から成る層
を形成して、保護膜32とする(P5)。
、ドライバーIC22を実装する部分を除いて、スパッ
タ法またはプラズマCVD法により、SiC,5iON
、サイアロン、SiO+およびTa*Os等から成る層
を形成して、保護膜32とする(P5)。
そして、上層のり−ト電極部23と下層の配線電極部2
4を絶縁膜29の接続孔30を介して接続する際の電気
的な安定化を図るたぬ、熱処理を行なって接点の安定接
続を行l、jい、次にドライバーIC22のリード電極
部23上への搭載をフェイスダウンホンディングにより
行ない(P6)、リフロー(Pl)、ドライバーIC2
2の樹脂モールド(P8)を行なう。
4を絶縁膜29の接続孔30を介して接続する際の電気
的な安定化を図るたぬ、熱処理を行なって接点の安定接
続を行l、jい、次にドライバーIC22のリード電極
部23上への搭載をフェイスダウンホンディングにより
行ない(P6)、リフロー(Pl)、ドライバーIC2
2の樹脂モールド(P8)を行なう。
次に、外部接続部品27としてのコネクターサーミスタ
ー、コンデンサ等の外部接続電極28へのはんだ付けを
行ない(P9)、ヘッドカバーを取付け、Af!または
Feからなる放熱板上に画面テープ等により接着して組
立を行ない(A)、サーマルヘッドの検査(1)を行な
うことによってサーマルヘッドが完成する。
ー、コンデンサ等の外部接続電極28へのはんだ付けを
行ない(P9)、ヘッドカバーを取付け、Af!または
Feからなる放熱板上に画面テープ等により接着して組
立を行ない(A)、サーマルヘッドの検査(1)を行な
うことによってサーマルヘッドが完成する。
このように、二層配線を行なうことにより、従来の両面
プリント回路基板で行なっていた外部接続部品27の配
線部を、すべて耐熱性樹脂基板20の片面上に形成する
ことができる。
プリント回路基板で行なっていた外部接続部品27の配
線部を、すべて耐熱性樹脂基板20の片面上に形成する
ことができる。
したがって、従来のサーマルヘッドのように両面のプリ
ント回路基板またはフレキシブル両面回路基板を用いる
必要がなく、基板サイズを小さくすることができ、しか
も基板と両面回路基板を接続するための材料および組立
工数が不要になるので、サーマルヘッドを歩留良く安価
に作ることができる。
ント回路基板またはフレキシブル両面回路基板を用いる
必要がなく、基板サイズを小さくすることができ、しか
も基板と両面回路基板を接続するための材料および組立
工数が不要になるので、サーマルヘッドを歩留良く安価
に作ることができる。
また、基板サイズか1200fflIaX1000m+
n程度の大きさでも、容易に提供できることから、グレ
ーズドアルミナ基板に比較して、基板サイズの制限を受
けにくく、−基板当たりのヘッドの取り数が増加する上
に、単位面積当たりの基板単価が安く、低コスト化を図
ることができる。
n程度の大きさでも、容易に提供できることから、グレ
ーズドアルミナ基板に比較して、基板サイズの制限を受
けにくく、−基板当たりのヘッドの取り数が増加する上
に、単位面積当たりの基板単価が安く、低コスト化を図
ることができる。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
本実施例では、2層配線を行なったが、リード電極部を
積層した3層以上の多層配線を行なってもよい。
積層した3層以上の多層配線を行なってもよい。
〈発明の効果〉
以上の説明から明らかな通り、本発明によると、発熱抵
抗体を通電制御するドライバーICを搭載して前記発熱
抵抗体に接続されるリード電極部および該リード電極部
の下方に配された配線電極部か樹脂基板の片面上にパタ
ーン形成され、リード電極部と配線電極部との間に絶律
膜か設けられ、該絶縁膜にリード電極部と配線電極部と
を接続する接続孔が形成されているので、サーマルヘッ
ドの発熱抵抗体を形成するプロセスと同一の方法で絶縁
膜を挾んで積層された配線を行なうことができ、従来使
用していた外部接続部品を接続するための両面回路基板
を不要にして、しかも組立工程が簡素化されることから
、小型でコストを低廉化したサーマルヘッドを提供する
ことができるといった優れた効果がある。
抗体を通電制御するドライバーICを搭載して前記発熱
抵抗体に接続されるリード電極部および該リード電極部
の下方に配された配線電極部か樹脂基板の片面上にパタ
ーン形成され、リード電極部と配線電極部との間に絶律
膜か設けられ、該絶縁膜にリード電極部と配線電極部と
を接続する接続孔が形成されているので、サーマルヘッ
ドの発熱抵抗体を形成するプロセスと同一の方法で絶縁
膜を挾んで積層された配線を行なうことができ、従来使
用していた外部接続部品を接続するための両面回路基板
を不要にして、しかも組立工程が簡素化されることから
、小型でコストを低廉化したサーマルヘッドを提供する
ことができるといった優れた効果がある。
第1図は本発明の一実施例を示すサーマルヘッドの断面
図、第2図は同じくサーマルヘッドの製造プロセスを示
すフローチャート、第3図は同じくサーマルヘッドの下
層の電極と上層の電極とを接続した状態を示す斜視図、
第4図は従来のサーマルヘッドの断面図、第5図は従来
のサーマルヘッドの製造プロセスを示すフローチャート
である。 20耐熱樹脂基板、2I:発熱抵抗体、22ドライバー
IC523リート電極部、24;配線電極部、25共通
′![極、26:入出力回路電極、27、外部接続部品
、28:外1接続1i極、29絶締膜、30−接続孔。 出 願 人 シャープ株式会社
図、第2図は同じくサーマルヘッドの製造プロセスを示
すフローチャート、第3図は同じくサーマルヘッドの下
層の電極と上層の電極とを接続した状態を示す斜視図、
第4図は従来のサーマルヘッドの断面図、第5図は従来
のサーマルヘッドの製造プロセスを示すフローチャート
である。 20耐熱樹脂基板、2I:発熱抵抗体、22ドライバー
IC523リート電極部、24;配線電極部、25共通
′![極、26:入出力回路電極、27、外部接続部品
、28:外1接続1i極、29絶締膜、30−接続孔。 出 願 人 シャープ株式会社
Claims (1)
- 耐熱樹脂基板と、複数個の発熱抵抗体と、該発熱抵抗体
の通電を制御するドライバーICと、該ドライバーIC
を搭載して前記発熱抵抗体に接続されるリード電極部と
、該リード電極部の下方に配された配線電極部とを備え
、該配線電極部は、前記リード電極部の発熱抵抗体側に
接続された共通電極と、リード電極部のドライバーIC
側に接続された入出力回路電極と、外部接続部品が接続
される外部接続電極とからなり、前記リード電極部およ
び配線電極部が前記樹脂基板の片面上にパターン形成さ
れ、リード電極部と配線電極部との間に絶縁膜が設けら
れ、該絶縁膜にリード電極部と配線電極部とを接続する
接続孔が形成されたことを特徴とするサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21066790A JPH0493263A (ja) | 1990-08-08 | 1990-08-08 | サーマルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21066790A JPH0493263A (ja) | 1990-08-08 | 1990-08-08 | サーマルヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0493263A true JPH0493263A (ja) | 1992-03-26 |
Family
ID=16593119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21066790A Pending JPH0493263A (ja) | 1990-08-08 | 1990-08-08 | サーマルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0493263A (ja) |
-
1990
- 1990-08-08 JP JP21066790A patent/JPH0493263A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63310581A (ja) | フイルム体及びそれを用いた素子並びにその製造方法 | |
| JPH0722725A (ja) | 薄膜コンデンサ付回路基板及びその製造方法 | |
| JPH0493263A (ja) | サーマルヘツド | |
| JP2594646B2 (ja) | サーマルヘッドの製造方法 | |
| JP3523418B2 (ja) | 配線基板 | |
| JPH03193466A (ja) | サーマルヘッドの製造方法 | |
| JP3872329B2 (ja) | 多層配線基板 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JP2547861B2 (ja) | サーマルヘッドの製造方法 | |
| JP4492071B2 (ja) | 配線基板の製造方法 | |
| JP3798965B2 (ja) | 多層配線基板 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JPH02142198A (ja) | セラミック多層配線板の製造方法 | |
| JPH0221688A (ja) | 導体形成プラスチック樹脂基板 | |
| JP2593089B2 (ja) | 電子回路装置 | |
| JP3429743B2 (ja) | 配線基板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPS6367358B2 (ja) | ||
| JPH04201575A (ja) | サーマルヘツド | |
| JP2003069224A (ja) | 多層配線基板 | |
| JPH04129754A (ja) | サーマルヘッド | |
| JPH0567882A (ja) | 多層配線基板 | |
| JPH08274464A (ja) | 積層型導体回路及びその製造方法 | |
| JPH03246988A (ja) | 混成集積回路 | |
| JPS6317589A (ja) | 二層プリント回路基板 |