JPH0495772A - ロジックアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ロジックアナライザに関する。

〔従来の技術〕

従来のロジックアナライザは、第３図と第４図とに示す
ように、電源を投入することにより、ＲＯＭｌｌ０から
システムプログラムがＣＰＵ１２０にロードされる０次
に、被測定装Ｗ（図示せず）に８チヤンネルの入力ロジ
ック信号を測定可能なプローブ１を接続し、キーボード
１３より比較やトリガのかけ方等の処理を指示する。プ
ローブ１は、被測定装置から入力ロジック信号を検出し
比較器２に入力する。比較器２は、入力ロジック信号を
分析に適したロジック系（例えばＴＴＬ系）に変換し出
力する。出力された入力ロジック信号は、高速ＲＡＭ等
で構成された取込記憶回路３と、比較器２の出力から所
定のワードを検出する回路およびカウンタ等で構成され
たトリガ回路５とに入力する。トリガ回路５は、入力ロ
ジック信号とバス７を介したＣＰＵ１２０の制御により
信号をスタートストップ制御回路４に出力する。スター
トストップ制御回路４は、バス７を介したＣＰＵ１２０
の制御により、取込記憶回路３の記憶動作を開始させ、
トリガ回路５からの信号に応じて停止する。取込記憶回
路３に記憶された入力ロジック信号は、ＤＭＡ９により
ＲＡＭ１００の入力ロジック信号データ格納領域１０ｃ
に格納され、ＣＰＵ１２０により処理される。入力ロジ
ック信号の分析結果は、ＲＡＭ　１００のグラフィック
メモリ領域１０ｄに記憶され、フレキシブルディスク装
置等の外部記憶装置ｉ１４または表示装置８に出力され
る。

なお、ＲＡＭ１００のワークエリア領域１０ｅは、シス
テムプログラムのワークエリア領域であり、ＲＡＭ１０
０のメモリ空間の管理は、システムプログラムのＯ８部
分が行っている。

〔発明が解決しようとする課題〕

上述した従来のロジックアナライザは、複数の機能を具
えているが、これらの手順はシステムプログラムの中に
登録されているので、それ以外の手順で入力ロジック信
号に対して処理をさせることは不可能だという問題点が
ある。

本発明の目的は、任意の手順で入力ロジック信号に対し
て処理を行うことができるロジックアナライザを提供す
ることにある。

〔課題を解決するための手段〕

本発明のロジックアナライザは、入力ロジック信号を取
り込む取り込み記憶回路と、前記取り込み記憶回路のデ
ータを格納するための入力ロジック信号データ格納領域
と、前記取り込み記憶回路から前記入力ロジック信号デ
ータ格納領域へデータを転送する転送手段と、ＣＰＵの
処理結果を表示装置に表示するためのグラフィックデー
タを格納するためのグラフィックメモリ領域とを有する
ロジックアナライザにおいて、システムプログラムを格
納するためのシステムプログラム領域と、前記システム
プログラムを前記システムプログラム領域へ転送するた
めのＩＰＬプログラムを記憶しているＲＯＭと、前記入
力ロジック信号に対するさまざまな制御をユーザが指示
するためのソースプログラムを格納するためのユーザソ
ースプログラム領域とを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例のブロック図である。同実
施例は、従来例のＲＡＭ　１００をＲＡＭ１０に、ＲＯ
Ｍｌｌ０をＲＯＭＩＩに、ＣＰＵ１２０を大容量のメモ
リにリニアにアクセス可能なＭＣ６８０００マイクロプ
ロセツサ等のＣＰＵ１２に交換した構成となっている。

第２図（ａ）は第１図のＲＡＭｌ０の構成を示す図、第
２図（ｂ）はＲＯＭＩＩの構成を示す図である。ＲＡＭ
ｌ０は従来の領域に、システムプログラムを格納するシ
ステムプログラム領域】Ｏａと、ユーザーの作ったソー
スプログラムを格納するユーザーソースプログラム領域
１０ｂとを付加した構成となっている。ＲＯＭＩＩは、
外部記憶装置１４よりシステムプログラムをＲＡＭｌ０
にロードするための１ｎｉｔｉａ’ｌ　　ｐｒｏｇｒａ
ｍ　　１ｏａｄｅｒプログラム（以後、ＩＰＬプログラ
ムと記す）が記憶されている。

次に、第１図と第２図とを使用して同実施例の動作に関
して説明する。電源を投入し、ＲＯＭ１１のＩＰＬプロ
グラムにより、外部記憶装置１４からバス７を介してシ
ステムプログラムをロードし、ＲＡＭｌ０のシステムプ
ログラム領域１０ａに格納する０次に、キーボード１３
もしくは外部記憶装置１４からソースプログラムをロー
ドし、ユーザーソースプログラム領域１０ｂへ格納する
。実行命令を入力するとシステムプログラムは、ソース
プログラムに記述されたとおりに入力ロジック信号に対
して処理を行い、結果を外部記憶装置１４または表示袋
ｆ８に出力する。

なお、ソースプログラムの内容によって処理が行えるの
で、例えば「チャンネル１にトリガがかかったらチャン
ネル２とチャンネル３との積にトリガをかけて、あらか
じめ用意したデータと比較する」などといった操作を行
うことができる。

また、システムプログラムは外部記憶袋Ｗ１４よりロー
ドするようになっているので、システムのバージョンア
ップや他のシステムを走らせることが可能であり、ロジ
ックアナライザとして使用しないときは、他のシステム
でパソコンとして使用することも可能である。

また、プローブ１と比較器２と取込記憶回路３とスター
トストップ制御回路４とトリガ回路５とクロック６とバ
ス７とをパソコンに内蔵させ、拡張スロットで表示装置
８とＤＭＡ９とＲＡＭｌ０とＲＯＭＩＩとＣＰＵ１２と
キーボード１３と外部記憶装置１４とを使用するという
構成も可能である。

〔発明の効果〕

以上説明したように本発明は、ロジックアナライザにさ
せたい動作をユーザがユーザソースプログラムに記述し
実行させることにより、任意の手順で入力ロジック信号
に対して処理を行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
は第１図のＲＡＭｌ０の構成を示す図、第２図（ｂ）は
第１図のＲＯＭ１１の構成を示す図、第３図は従来例の
ブロック図、第４図（ａ）は第３図のＲＡＭ１００の構
成を示す図、第４図（ｂ）は第３図のＲＯＭｌｌ０の構
成を示す図である。 １・・−・−・プローブ、２・・・・・・比較器、３・
・−・・・取込記憶回路、４・・・・・・スタートスト
ップ制御回路、５・−・・・・トリガ回路、６・・・・
−・クロ・ツク、７・・・・・−バス、８・・・・・・
表示装置、９−・・・・・ＤＭＡ、１０・・・・・・Ｒ
ＡＭ、１０ａ・・・・・・システムプログラム領域、１
０ｂ・−・・・・ユーザーソースプログラム領域、１０
ｃ・・・・−・入力ロジック信号データ格納領域、１０
ｄ・・・・・。 グラフィックメモリ領域、１０ｅ−・・・・・ワークエ
リア領域、１１・・−・・・ＲＯＭ、１２・・・・・・
ＣＰＵ、１３−・・・・・キーボード、１４・・・・・
・外部記憶装置。

Claims (1)

1. 【特許請求の範囲】 １、入力ロジック信号を取り込む取り込み記憶回路と、
   前記取り込み記憶回路のデータを格納するための入力ロ
   ジック信号データ格納領域と、前記取り込み記憶回路か
   ら前記入力ロジック信号データ格納領域へデータを転送
   する転送手段と、ＣＰＵの処理結果を表示装置に表示す
   るためのグラフィックデータを格納するためのグラフィ
   ックメモリ領域とを有するロジックアナライザにおいて
   、システムプログラムを格納するためのシステムプログ
   ラム領域と、前記システムプログラムを前記システムプ
   ログラム領域へ転送するためのＩＰＬプログラムを記憶
   しているＲＯＭと、前記入力ロジック信号に対するさま
   ざまな制御をユーザが指示するためのソースプログラム
   を格納するためのユーザソースプログラム領域とを有す
   ることを特徴とするロジックアナライザ。 ２、システムプログラムが、外部記憶装置からロードさ
   れることを特徴とする請求項１システム記載のロジック
   アナライザ。