JPH0497458A - キャッシュメモリ使用情報計数方式 - Google Patents
キャッシュメモリ使用情報計数方式Info
- Publication number
- JPH0497458A JPH0497458A JP2216260A JP21626090A JPH0497458A JP H0497458 A JPH0497458 A JP H0497458A JP 2216260 A JP2216260 A JP 2216260A JP 21626090 A JP21626090 A JP 21626090A JP H0497458 A JPH0497458 A JP H0497458A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- entry
- data
- external storage
- entry table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はキャッシュメモリの使用情報計数方式に間し、
特に外部記憶装置をキャッシュメモリを介してホストプ
ロセッサに接続する外部記憶サブシステムにおいて、キ
ャッシュメモリに格納されているデータで処理した回数
を計数するキャッシュメモリの使用情報計数方式に関す
る。
特に外部記憶装置をキャッシュメモリを介してホストプ
ロセッサに接続する外部記憶サブシステムにおいて、キ
ャッシュメモリに格納されているデータで処理した回数
を計数するキャッシュメモリの使用情報計数方式に関す
る。
外部記憶サブシステムにおいては、高速のキャッシュメ
モリを装備することによって、見掛は上大きな記憶容量
をもつと共に、外部記憶装置よりも高い応答性、高いデ
ータ転送速度を得ることができる。一般に、キャッシュ
メモリの記憶容量は、外部記憶装置の容量よりもかなり
小さく、外部記憶装置に格納されているデータの内、高
い頻度でアクセスされる記憶位置にあるデータを事前に
キャッシュメモリに格納しておくことによって上記の効
果を得ている。
モリを装備することによって、見掛は上大きな記憶容量
をもつと共に、外部記憶装置よりも高い応答性、高いデ
ータ転送速度を得ることができる。一般に、キャッシュ
メモリの記憶容量は、外部記憶装置の容量よりもかなり
小さく、外部記憶装置に格納されているデータの内、高
い頻度でアクセスされる記憶位置にあるデータを事前に
キャッシュメモリに格納しておくことによって上記の効
果を得ている。
従来、キャッシュメモリの効果を計測する手法として、
ヒツト率を実測することが一般に行われている。ヒツト
率とは、ホストプロセッサから外部記憶サブシステムに
送出された入出力指令の総数に対して、外部記憶装置に
アクセスすることなくキャッシュメモリ内のデータで処
理した回数の比率である。従って、ヒ・アト率が高い程
、キャッシュメモリの導入効果が高いと判断できる。
ヒツト率を実測することが一般に行われている。ヒツト
率とは、ホストプロセッサから外部記憶サブシステムに
送出された入出力指令の総数に対して、外部記憶装置に
アクセスすることなくキャッシュメモリ内のデータで処
理した回数の比率である。従って、ヒ・アト率が高い程
、キャッシュメモリの導入効果が高いと判断できる。
ところで、キャッシュメモリには、半導体記憶素子を使
用するにが一般的であり、半導体記憶素子を増設するこ
とによって記憶容量を大きくすることが可能である。し
かし、増設による効果の度合は、外部記憶装置へのアク
セス状況に左右されるため容易には推測できないので、
まず、実際に搭載されたキャッシュメモリの現行容量で
のヒツト率を測定し、次に、実際に試験的に増設工事を
行ってヒ・アト率を測定して両者を比較している。
用するにが一般的であり、半導体記憶素子を増設するこ
とによって記憶容量を大きくすることが可能である。し
かし、増設による効果の度合は、外部記憶装置へのアク
セス状況に左右されるため容易には推測できないので、
まず、実際に搭載されたキャッシュメモリの現行容量で
のヒツト率を測定し、次に、実際に試験的に増設工事を
行ってヒ・アト率を測定して両者を比較している。
上述したように従来は、キャッシュメモリの増設による
効果を測定する場合、実際に試験的に増設工事を行って
ヒツト率を測定するので、キャッシュメモリの試験的な
増設工事に伴う費用が発生する。更に、増設前後のヒツ
ト率測定に際して、外部記憶装置へのアクセス状況が変
化しない様に測定環境を設定する必要がある。特に測定
環境の設定に関しては、増設の前後で同一であるか否が
の判定が困難である。従って、試験的な運用環境で測定
せざるを得ない場合もあり、実際の運用環境での厳密な
測定ができないという問題点がある。
効果を測定する場合、実際に試験的に増設工事を行って
ヒツト率を測定するので、キャッシュメモリの試験的な
増設工事に伴う費用が発生する。更に、増設前後のヒツ
ト率測定に際して、外部記憶装置へのアクセス状況が変
化しない様に測定環境を設定する必要がある。特に測定
環境の設定に関しては、増設の前後で同一であるか否が
の判定が困難である。従って、試験的な運用環境で測定
せざるを得ない場合もあり、実際の運用環境での厳密な
測定ができないという問題点がある。
外部記憶装置をキャッシュメモリを介してホストプロセ
ッサに接続する外部記憶サブシステムにおいて、前記キ
ャッシュメモリ内に実在する前記外部記憶装置のデータ
の属性を管理する手段と、前記キャッシュメモリを増設
したと仮定した場合に追加される前記外部記憶装置のデ
ータの属性を管理する手段と、前記ホストプロセッサか
らの入出力指令に応して前記キャッシュメモリ内の実在
するデータに係わる場合の回数および前記キャッシュメ
モリ内の仮想的なデータに係わる場合の回数をそれぞれ
計数する手段とを備えた構成である。
ッサに接続する外部記憶サブシステムにおいて、前記キ
ャッシュメモリ内に実在する前記外部記憶装置のデータ
の属性を管理する手段と、前記キャッシュメモリを増設
したと仮定した場合に追加される前記外部記憶装置のデ
ータの属性を管理する手段と、前記ホストプロセッサか
らの入出力指令に応して前記キャッシュメモリ内の実在
するデータに係わる場合の回数および前記キャッシュメ
モリ内の仮想的なデータに係わる場合の回数をそれぞれ
計数する手段とを備えた構成である。
また、前記キャッシュメモリは、前記外部記憶装置のデ
ータを格納するトラックスロットと、前記キャッシュメ
モリ内に実在する前記トラックスロットの属性を管理す
る実エントリテーブルと、前記キャッシュメモリを増設
したと仮定した場合に追加されるトラックスロットの属
性を管理する仮想エントリテーブルと、前記キャッシュ
メモリの使用情報を計数するエリアとを有して構成して
もよい。
ータを格納するトラックスロットと、前記キャッシュメ
モリ内に実在する前記トラックスロットの属性を管理す
る実エントリテーブルと、前記キャッシュメモリを増設
したと仮定した場合に追加されるトラックスロットの属
性を管理する仮想エントリテーブルと、前記キャッシュ
メモリの使用情報を計数するエリアとを有して構成して
もよい。
次に本発明について図面を参照して説明する。
第１Ｌ１は本発明の一実施例を示すプロ・ツク図である
。ホストプロセッサ１０がらの人出力指令は外部記憶サ
ブシステム２０内のプログラム制御部２１が解析して各
部を制御する。キャッシュメモリ２２は、第２図に示す
ように一連のアドレス空間を持つ記憶回路であり、外部
記憶装置２３〜２ｎのデータを格納するトラックスロ・
アト群３ｏと、各トラックスロットの属性（トラックス
ロットに格納しているデータの外部記憶装置での記憶位
置を特定するデバイスアドレス、トラックアドレス等の
情報）を記憶するエントリテーブル３１３２、およびキ
ャッシュの使用情報を計数するエリア３３にそれぞれ分
割されている。エントリテーブル３１は、キャッシュメ
モリ内に実在するトラックスロットの属性を管理するエ
ントリテーブルであり、これを実エントリテーブルと呼
ぶ。また、エントリテーブル３２は、キャッシュメモリ
の容量を増設しなと仮定した場合に追加されるトラック
、スロットの属性を管理するエントリテーブルであり、
これを仮想エントリテーブルと呼ぶ。実工ントリエント
リテーブル３１および仮想エントリテーブル３２は、ト
ラ・ツクスロットの使用された順序を記録しており、最
新に使用されたものをＭＲＵ （Ｍｏ５ｊ Ｒｅｃｅｎ
ｔ、ｌｙ Ｕｓｅｄ）エントリ、最古に使用されたもの
をＬ Ｒ［Ｊ （Ｌｅａｓｔ、 Ｒｅｃｅｎｔｌｙ Ｌ
Ｊｓｅｄ ）エントリと呼んでいる。実エントリテーブ
ル３１および仮想エントリテーブル３２は、Ｍ Ｒ，Ｕ
エントリ、ＬＲＵエントリをそれぞれ別々に管理し、こ
れらを実ＭＲ［Ｊエントリ、実ＬＲＵエントリ、および
仮想ＭＲＵエントリ、仮想り、 ＲＵエントリと呼ぶ。
。ホストプロセッサ１０がらの人出力指令は外部記憶サ
ブシステム２０内のプログラム制御部２１が解析して各
部を制御する。キャッシュメモリ２２は、第２図に示す
ように一連のアドレス空間を持つ記憶回路であり、外部
記憶装置２３〜２ｎのデータを格納するトラックスロ・
アト群３ｏと、各トラックスロットの属性（トラックス
ロットに格納しているデータの外部記憶装置での記憶位
置を特定するデバイスアドレス、トラックアドレス等の
情報）を記憶するエントリテーブル３１３２、およびキ
ャッシュの使用情報を計数するエリア３３にそれぞれ分
割されている。エントリテーブル３１は、キャッシュメ
モリ内に実在するトラックスロットの属性を管理するエ
ントリテーブルであり、これを実エントリテーブルと呼
ぶ。また、エントリテーブル３２は、キャッシュメモリ
の容量を増設しなと仮定した場合に追加されるトラック
、スロットの属性を管理するエントリテーブルであり、
これを仮想エントリテーブルと呼ぶ。実工ントリエント
リテーブル３１および仮想エントリテーブル３２は、ト
ラ・ツクスロットの使用された順序を記録しており、最
新に使用されたものをＭＲＵ （Ｍｏ５ｊ Ｒｅｃｅｎ
ｔ、ｌｙ Ｕｓｅｄ）エントリ、最古に使用されたもの
をＬ Ｒ［Ｊ （Ｌｅａｓｔ、 Ｒｅｃｅｎｔｌｙ Ｌ
Ｊｓｅｄ ）エントリと呼んでいる。実エントリテーブ
ル３１および仮想エントリテーブル３２は、Ｍ Ｒ，Ｕ
エントリ、ＬＲＵエントリをそれぞれ別々に管理し、こ
れらを実ＭＲ［Ｊエントリ、実ＬＲＵエントリ、および
仮想ＭＲＵエントリ、仮想り、 ＲＵエントリと呼ぶ。
実エントリテーブル３１のサイズ（エントリ数）は、実
際に搭載されているキャッジｌメモリ２２の容量が許容
する最大のトラックスロット数で決まる。一方、仮想エ
ントリテーブル３２のサイズは、ホストプロセッサ］０
からの入出力指令によって指定されるものとする。
際に搭載されているキャッジｌメモリ２２の容量が許容
する最大のトラックスロット数で決まる。一方、仮想エ
ントリテーブル３２のサイズは、ホストプロセッサ］０
からの入出力指令によって指定されるものとする。
次に動作について説明する。
ホストプロセッサ１０からデータアクセスを指示する入
出力指令が送出されると、プログラム制御部２１は、実
エントリテーブル３１および仮想エントリテーブル３２
を検索し、所望のデータが実エントリエントリテーブル
３１および仮想エントリテーブル３２に登録されている
か否かを調査する。ここで、実エントリテーブル３１内
に所望のデータが登録されている場合を「実エントリヒ
ツト」と呼び、また仮想エントリテーブル３２内に登録
されている場合を「仮想エントリヒツト」と呼び、更に
、実エントリテーブル３１および仮想エントリテーブル
３２のいずれにも所望のデータが登録されていない場合
を「ミス」と呼ぶ。
出力指令が送出されると、プログラム制御部２１は、実
エントリテーブル３１および仮想エントリテーブル３２
を検索し、所望のデータが実エントリエントリテーブル
３１および仮想エントリテーブル３２に登録されている
か否かを調査する。ここで、実エントリテーブル３１内
に所望のデータが登録されている場合を「実エントリヒ
ツト」と呼び、また仮想エントリテーブル３２内に登録
されている場合を「仮想エントリヒツト」と呼び、更に
、実エントリテーブル３１および仮想エントリテーブル
３２のいずれにも所望のデータが登録されていない場合
を「ミス」と呼ぶ。
第３図（ａ＞、（ｂ）、（ｃ）は、エントリテーブルの
入出力指令によるエントリの更新を示す図である。同図
（ａ）は、実エントリヒツト時の更新を示しており、ヒ
ツトした実エントリは入出力指令の終了時点で実ＭＲＵ
エントリとし、これまでの実ＭＲＵエントリとヒツトし
たエントリ間のエントリの順序を変更する。これらの更
新処理は、各エントリのリンクポインタを書換えること
によって行われる。
入出力指令によるエントリの更新を示す図である。同図
（ａ）は、実エントリヒツト時の更新を示しており、ヒ
ツトした実エントリは入出力指令の終了時点で実ＭＲＵ
エントリとし、これまでの実ＭＲＵエントリとヒツトし
たエントリ間のエントリの順序を変更する。これらの更
新処理は、各エントリのリンクポインタを書換えること
によって行われる。
同図（ｂ）は、仮想エントリヒツト時の更新を示してお
り、ヒツトした仮想エントリを一旦仮想エントリテーブ
ルから削除して空席とした後、実ＬＲＬＪエントリを空
席となった仮想エントリに移行して仮想ＭＲＵエントリ
とする。この操作により得た実エントリテーブル上の空
席を用いて入出力指令を処理し、このエントリを処理終
了時に実ＭＲ［Ｊエントリに登録する。これらの更新処
理は、各エントリのリンクポインタを書換えることによ
って行われる。
り、ヒツトした仮想エントリを一旦仮想エントリテーブ
ルから削除して空席とした後、実ＬＲＬＪエントリを空
席となった仮想エントリに移行して仮想ＭＲＵエントリ
とする。この操作により得た実エントリテーブル上の空
席を用いて入出力指令を処理し、このエントリを処理終
了時に実ＭＲ［Ｊエントリに登録する。これらの更新処
理は、各エントリのリンクポインタを書換えることによ
って行われる。
同図（Ｃ）は、ミス時の更新を示しており、この場合は
仮想ＬＲＵエントリを仮想エントリテーブルから削除し
て空席とした後、仮想エントリヒツト時の処理と同様に
、実ＬＲＵエントリを空席となった仮想エントリに移行
し、この操作により得た実エントリテーブル上の空席を
用いて入出力指令を処理し、このエントリを処理終了時
に実ＭＲ［Ｊエントリに登録する。
仮想ＬＲＵエントリを仮想エントリテーブルから削除し
て空席とした後、仮想エントリヒツト時の処理と同様に
、実ＬＲＵエントリを空席となった仮想エントリに移行
し、この操作により得た実エントリテーブル上の空席を
用いて入出力指令を処理し、このエントリを処理終了時
に実ＭＲ［Ｊエントリに登録する。
使用情報計数エリア３３では、外部記憶サブシステム２
０が処理した入出力指令の総数と、実エントリヒツトし
た入出力指令の数と、仮想エントノヒツトした入出力指
令の数とをそれぞれ計数する。使用情報計数エリア３３
の計数値によってヒラ１〜率を測定することができる。
０が処理した入出力指令の総数と、実エントリヒツトし
た入出力指令の数と、仮想エントノヒツトした入出力指
令の数とをそれぞれ計数する。使用情報計数エリア３３
の計数値によってヒラ１〜率を測定することができる。
以上説明したように本発明によれば、キャッシュメモリ
のアドレス空間に、外部記憶データを格納するトラック
スロットのエリア、各１〜ラツクスロツトの属性を記憶
するエントリテーブルのエリア、およびキヤ・・ｌシュ
メモリの使用情報を計数するエリアを設け、更に、エン
トリテーブルとして、キャッシュメモリ内に実在するト
ラックスロットの属性を管理する実エントリテーブル、
およびキャッシュメモリの容量を増設したと仮定した場
合に追加される■・ラックスロットの属性を管理する仮
想エントリテーブルを設けてキャッシュメモリの使用情
報を計数することによって、実際のホストプロセッサの
稼働中に、現行のキャッシュメモリ容量で得られるヒツ
ト率と、キャッシュメモリ容量を増設した時のヒツト率
を同時に測定することが可能となるため、キャッシュメ
モリの容量を増設した場合の効果の度合を確実に求める
ことができ、しかも測定に際しては、キャッシュメモリ
の各社を実際には増設する必要もないという効果がある
。
のアドレス空間に、外部記憶データを格納するトラック
スロットのエリア、各１〜ラツクスロツトの属性を記憶
するエントリテーブルのエリア、およびキヤ・・ｌシュ
メモリの使用情報を計数するエリアを設け、更に、エン
トリテーブルとして、キャッシュメモリ内に実在するト
ラックスロットの属性を管理する実エントリテーブル、
およびキャッシュメモリの容量を増設したと仮定した場
合に追加される■・ラックスロットの属性を管理する仮
想エントリテーブルを設けてキャッシュメモリの使用情
報を計数することによって、実際のホストプロセッサの
稼働中に、現行のキャッシュメモリ容量で得られるヒツ
ト率と、キャッシュメモリ容量を増設した時のヒツト率
を同時に測定することが可能となるため、キャッシュメ
モリの容量を増設した場合の効果の度合を確実に求める
ことができ、しかも測定に際しては、キャッシュメモリ
の各社を実際には増設する必要もないという効果がある
。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すキャッシュメモリ２２のアドレス空間を示
す図、第３図（ａ＞、（ｂ）、（Ｃ）は第２図に示すエ
ントリテーブルのエントリの更新処理を示す図である。 １０・−・・・・ホストプロセッサ、２０・・−・・・
外部記憶サブシステム、２１・・・・・−プログラム制
御部、２２・・・−・・キャッシュメモリ、２３〜２ｎ
・−・・・・外部記憶装置、３０・−・・・・トラック
スロット群、３Ｊ・・・・・・実エントリテーブル、３
２・・・・−・仮想エントリテーブル、３３・・−・−
使用情報計数エリア。
第１図に示すキャッシュメモリ２２のアドレス空間を示
す図、第３図（ａ＞、（ｂ）、（Ｃ）は第２図に示すエ
ントリテーブルのエントリの更新処理を示す図である。 １０・−・・・・ホストプロセッサ、２０・・−・・・
外部記憶サブシステム、２１・・・・・−プログラム制
御部、２２・・・−・・キャッシュメモリ、２３〜２ｎ
・−・・・・外部記憶装置、３０・−・・・・トラック
スロット群、３Ｊ・・・・・・実エントリテーブル、３
２・・・・−・仮想エントリテーブル、３３・・−・−
使用情報計数エリア。
Claims (1)
- １、外部記憶装置をキャッシュメモリを介してホストプ
ロセッサに接続する外部記憶サブシステムにおいて、前
記キャッシュメモリ内に実在する前記外部記憶装置のデ
ータの属性を管理する手段と、前記キャッシュメモリを
増設したと仮定した場合に追加される前記外部記憶装置
のデータの属性を管理する手段と、前記ホストプロセッ
サからの入出力指令に応じて前記キャッシュメモリ内の
実在するデータに係わる場合の回数および前記キャッシ
ュメモリ内の仮想的なデータに係わる場合の回数をそれ
ぞれ計数する手段とを備えることを特徴とするキャッシ
ュメモリ使用情報計数方式２、前記キャッシュメモリは
、前記外部記憶装置のデータを格納するトラックスロッ
トと、前記キャッシュメモリ内に実在する前記トラック
スロットの属性を管理する実エントリテーブルと、前記
キャッシュメモリを増設したと仮定した場合に追加され
るトラックスロットの属性を管理する仮想エントリテー
ブルと、前記キャッシュメモリの使用情報を計数するエ
リアとを有することを特徴とする請求項１記載のキャッ
シュメモリ使用情報計数方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216260A JPH0497458A (ja) | 1990-08-16 | 1990-08-16 | キャッシュメモリ使用情報計数方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216260A JPH0497458A (ja) | 1990-08-16 | 1990-08-16 | キャッシュメモリ使用情報計数方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497458A true JPH0497458A (ja) | 1992-03-30 |
Family
ID=16685769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216260A Pending JPH0497458A (ja) | 1990-08-16 | 1990-08-16 | キャッシュメモリ使用情報計数方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497458A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730178A (en) * | 1980-07-29 | 1982-02-18 | Fujitsu Ltd | Generation system for data for adjustment of number of page storage areas of page buffer memory |
-
1990
- 1990-08-16 JP JP2216260A patent/JPH0497458A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730178A (en) * | 1980-07-29 | 1982-02-18 | Fujitsu Ltd | Generation system for data for adjustment of number of page storage areas of page buffer memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6457102B1 (en) | Cache using multiple LRU's | |
| EP0077453B1 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| DE112018002951B4 (de) | Verwenden eines spurformatcodes in einem cache-steuerblock für eine spur in einem cache, um lese- und schreibanforderungen in bezug auf die spur im cache zu verarbeiten | |
| US5418929A (en) | Controller for storage unit and method of controlling storage unit | |
| US6374327B2 (en) | Method of data migration | |
| DE112010004969B4 (de) | Hybrides Speicherteilsystem und Verfahren zum Verwalten eines solchen | |
| US9921973B2 (en) | Cache management of track removal in a cache for storage | |
| JPH0415839A (ja) | 分散データベース管理装置 | |
| US5586290A (en) | Cache system of external storage device | |
| EP4328755B1 (en) | Systems, methods, and apparatus for accessing data in versions of memory pages | |
| JPH0497458A (ja) | キャッシュメモリ使用情報計数方式 | |
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| JPH11327802A (ja) | ディスクシステム | |
| JP3020512B2 (ja) | フアイルデータ管理方法 | |
| US6862659B1 (en) | Utilizing disk cache as part of distributed cache | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JPH086843A (ja) | 半導体記憶装置 | |
| JP4131579B2 (ja) | データ管理システムおよびデータ管理方法 | |
| TW201915745A (zh) | 固態硬碟快取管理方法 | |
| JP3083530B2 (ja) | キャッシュメモリのデータ管理方法およびキャッシュ制御装置 | |
| JP2850340B2 (ja) | キャッシュメモリ制御回路 | |
| JP2972587B2 (ja) | キャッシュメモリの診断方法 | |
| JPH01112446A (ja) | 内部データ管理方式 | |
| JPS6017550A (ja) | キヤツシユメモリ管理方法 | |
| JPH06231045A (ja) | ディスクキャッシュ制御方式 |