JPH0498501A - Controller - Google Patents

Controller

Info

Publication number
JPH0498501A
JPH0498501A JP2216618A JP21661890A JPH0498501A JP H0498501 A JPH0498501 A JP H0498501A JP 2216618 A JP2216618 A JP 2216618A JP 21661890 A JP21661890 A JP 21661890A JP H0498501 A JPH0498501 A JP H0498501A
Authority
JP
Japan
Prior art keywords
sequencer
computer
circuit
abnormality
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2216618A
Other languages
Japanese (ja)
Inventor
Tomiyasu Ueda
富康 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2216618A priority Critical patent/JPH0498501A/en
Publication of JPH0498501A publication Critical patent/JPH0498501A/en
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はコンピュータとシーケンサを使用して設備を制
御する制御装置に関し、特にその異常動作の監視に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a control device that controls equipment using a computer and a sequencer, and particularly to monitoring abnormal operations thereof.

(従来の技術) 従来の上記のような制御装置における異常動作を監視す
るための構成を、第4図に示す。第4図において、21
はコンピュータであり、22はこのコンピュータ21の
動作状態を監視し、実行中は信号を出力するコンピュー
タステータス出力回路である。23はシーケンサであり
、24はコンピュータステータス出力回路からの信号を
監視し、信号入力の停止によってコンピュータの実行カ
何らかの原因で停止したことを検出するコンピュータ異
常検出回路であり、信号入力が停止すると異常信号を出
力遮断回路25に出力する。出力遮断回路25は異常信
号を入力すると、制御装置からの出力を全て遮断する。
(Prior Art) FIG. 4 shows a configuration for monitoring abnormal operations in a conventional control device as described above. In Figure 4, 21
is a computer, and 22 is a computer status output circuit that monitors the operating state of this computer 21 and outputs a signal during execution. 23 is a sequencer, and 24 is a computer abnormality detection circuit that monitors the signal from the computer status output circuit and detects that the execution of the computer has stopped for some reason when the signal input stops; when the signal input stops, an abnormality is detected. The signal is output to the output cutoff circuit 25. When the output cutoff circuit 25 receives an abnormal signal, it cuts off all outputs from the control device.

(発明が解決しようとする課題) しかしながら、上記のような構成ではコンピュータの動
作状態の監視は、コンピュータが実行中か停止中かを検
出し、停止中の場合はコンピュータ異常としているため
、コンピュータが無限ループの中で異常動作している場
合には、コンピュータの異常を検出できなかった。また
、シーケンサの動作状態を監視する回路はなく、シーケ
ンサの異常を検出できず、シーケンサの動作異常時は出
力遮断回路に異常信号を出力できないため、制御装置か
らの出力をすべて遮断することができなかった。
(Problem to be Solved by the Invention) However, in the above configuration, monitoring of the operating status of the computer detects whether the computer is running or stopped, and if the computer is stopped, the computer is considered to be abnormal. If the computer was operating abnormally in an infinite loop, no abnormality could be detected in the computer. In addition, there is no circuit to monitor the operating status of the sequencer, so abnormalities in the sequencer cannot be detected, and when an abnormality occurs in the sequencer, an abnormality signal cannot be output to the output cutoff circuit, so it is not possible to shut off all output from the control device. There wasn't.

本発明は上記問題点に鑑み、コンピュータとシーケンサ
で相互に動作状態を監視するようにした制御装置を提供
することを目的とする。
SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a control device in which a computer and a sequencer mutually monitor operating states.

(課題を解決するための手段) 本発明の制御装置は、コンピュータに、シーケンサから
出力されたシーケンサステータス信号からシーケンサの
異常を検出するシーケンサ異常検出回路と、シーケンサ
に異常が無い場合にコンピュータステータス信号を出力
するコンピュータステータス出力回路とを設け、シーケ
ンサに、コンピュータから出力されたコンピュータステ
ータス信号からコンピュータの異常を検出するコンピュ
ータ異常検出回路と、コンピュータに異常が無い場合に
シーケンサステータス信号を出力するシーケンサステー
タス出力回路を設け、シーケンサ異常検出回路及びコン
ピュータ異常検出回路による異常検出時に作動してすべ
ての出力を遮断する出力遮断回路を設けたものである。
(Means for Solving the Problems) A control device of the present invention includes a sequencer abnormality detection circuit that detects an abnormality in a sequencer from a sequencer status signal output from the sequencer, and a computer status signal that detects an abnormality in the sequencer when there is no abnormality in the sequencer. The sequencer is equipped with a computer status output circuit that outputs a sequencer status signal, and a computer error detection circuit that detects an abnormality in the computer from the computer status signal output from the computer, and a sequencer status output circuit that outputs a sequencer status signal when there is no abnormality in the computer. An output circuit is provided, and an output cutoff circuit is provided which operates to cut off all outputs when an abnormality is detected by the sequencer abnormality detection circuit and the computer abnormality detection circuit.

上記シーケンサ異常検出回路及びコンピュータ異常検出
回路は、それぞれに対応するステータス出力回路がステ
ータス信号を変化させて出力してから相手側から入力す
るステータス信号が一定時間内に変化するか否かを監視
し、変化しない場合に異常として検出するように構成す
ることができる。
The above-mentioned sequencer abnormality detection circuit and computer abnormality detection circuit monitor whether the status signal input from the other side changes within a certain period of time after the corresponding status output circuit changes and outputs the status signal. , it can be configured to detect as an abnormality when there is no change.

(作 用) 本発明によれば、コンピュータとシーケンサがおたがい
に相手側の異常を検出する異常検出回路と、どちらか一
方の異常検出回路からでも異常信号を受は付けた場合は
出力をすべて遮断できる出力遮断回路を設けたため、コ
ンピュータとシーケンサのどちらか一方に異常動作が発
生した場合にすべての出力を遮断でき、異常動作時の設
備破損を防止できる。
(Function) According to the present invention, the computer and the sequencer each have an abnormality detection circuit that detects an abnormality on the other side, and if an abnormality signal is received from either of the abnormality detection circuits, all outputs can be cut off. Since an output cutoff circuit is provided, all outputs can be cut off in the event of abnormal operation in either the computer or the sequencer, thereby preventing damage to equipment during abnormal operation.

また、コンピュータとシーケンサが相手側の異常を検出
する異常検出回路として、相手側への出力信号に対する
相手側からの返答信号が一定時間を経過してもない場合
に異常とする回路を用いると、相手側からの信号に対す
る返答信号を一定時間内に出力すればよいので、空き時
間にその処理を行えばよく、コンピュータとシーケンサ
ともに処理負担が増加するようなことがない。
In addition, if the computer and sequencer use a circuit that detects an abnormality on the other side as an abnormality detection circuit that detects an abnormality if there is no response signal from the other side in response to an output signal to the other side after a certain period of time has elapsed, Since the response signal to the signal from the other party only needs to be output within a certain period of time, the processing can be performed during free time, and the processing load on both the computer and the sequencer does not increase.

(実施例) 以下、本発明の一実施例における制御装置について、図
面を参照しながら説明する。
(Example) Hereinafter, a control device in an example of the present invention will be described with reference to the drawings.

第1図は制御装置の構成を示す。第1図において、■は
コンピュータ、2はシーケンサである。
FIG. 1 shows the configuration of the control device. In FIG. 1, ■ is a computer, and 2 is a sequencer.

コンピュータ1には、シーケンサ2から出力されたシー
ケンサステータス信号を入力するシーケンサステータス
入力回路3、シーケンサステータス信号からシーケンサ
2の異常を検出するシーケンサ異常検出回路4、及びコ
ンピュータステース信号を出力するコンピュータステー
タス出力回路5が設けられている。シーケンサ異常検出
回路4は、シーケンサの異常を検出すると出力遮断回路
6に異常信号を出力する。シーケンサ2には、コンピュ
ータ1から出力されたコンピュータステータス信号を入
力するコンピュータステータス入力回路7、コンピュー
タステータス信号からコンピュータ1の異常を検出する
コンピュータ異常検出回路8、及びシーケンサステータ
ス信号を出力するシーケンサステータス出力回路9が設
けられている。コンピュータ異常検出回路8は、コンピ
ュータ1の異常を検出すると、出力遮断回路6に異常信
号を出力する。出力遮断回路6は異常信号が入力すると
、制御装置からのすべての出力を遮断する。
The computer 1 includes a sequencer status input circuit 3 that inputs a sequencer status signal output from the sequencer 2, a sequencer abnormality detection circuit 4 that detects an abnormality in the sequencer 2 from the sequencer status signal, and a computer status input circuit that outputs a computer status signal. An output circuit 5 is provided. The sequencer abnormality detection circuit 4 outputs an abnormality signal to the output cutoff circuit 6 when detecting an abnormality in the sequencer. The sequencer 2 includes a computer status input circuit 7 that inputs a computer status signal output from the computer 1, a computer abnormality detection circuit 8 that detects an abnormality in the computer 1 from the computer status signal, and a sequencer status output that outputs a sequencer status signal. A circuit 9 is provided. When the computer abnormality detection circuit 8 detects an abnormality in the computer 1, it outputs an abnormality signal to the output cutoff circuit 6. The output cutoff circuit 6 cuts off all outputs from the control device when an abnormal signal is input.

以上の構成により、コンピュータとシーケンサの相互監
視を実現でき、どちらか一方に異常動作が発生した場合
は制御装置からの全ての出力を遮断することができ、異
常動作による設備機械の破損を防止できる。
With the above configuration, mutual monitoring between the computer and the sequencer can be realized, and if abnormal operation occurs in either one, all outputs from the control device can be cut off, and damage to equipment and machinery due to abnormal operation can be prevented. .

さらに、本実施例におけるコンピュータ1のシーケンサ
異常検出回路4は、シーケンサ入力監視回路11と、シ
ーケンサ監視タイマ12にて構成され、シーケンサ2の
コンピュータ異常検出回路8はコンピュータ入力監視回
路13と、コンピュータ監視タイマ14にて構成されて
いる。そして、コンピュータステータス信号は、シーケ
ンサ入力監視回路11からの指示によりコンピュータス
テータス出力回路5から出力され、コンピュータステー
タス入力回路7を通してコンピュータ入力監視回路13
に入力される。又、シーケンサステータス信号は、コン
ピュータ入力監視回路13からの指示によりシーケンサ
ステータス出力回路9から出力され、シーケンサステー
タス入力回路3を通してシーケンサ入力監視回路11に
入力される。
Furthermore, the sequencer abnormality detection circuit 4 of the computer 1 in this embodiment is composed of a sequencer input monitoring circuit 11 and a sequencer monitoring timer 12, and the computer abnormality detection circuit 8 of the sequencer 2 is composed of a computer input monitoring circuit 13 and a computer monitoring circuit 12. It is composed of a timer 14. The computer status signal is output from the computer status output circuit 5 according to instructions from the sequencer input monitoring circuit 11, and is passed through the computer status input circuit 7 to the computer input monitoring circuit 13.
is input. Further, the sequencer status signal is outputted from the sequencer status output circuit 9 according to an instruction from the computer input monitoring circuit 13, and is inputted to the sequencer input monitoring circuit 11 through the sequencer status input circuit 3.

コンピュータIのシーケンサ入力監視回路1工の動作を
第1図、第2図を参照しながら説明すると、まずコンピ
ュータステータス出力回路5からコンピュータステータ
ス信号をオフからオンにして出力させるとともに、シー
ケンサ監視タイマ12をセットし、このシーケンサ監視
タイマ12が完了するまでの一定時間内にシーケンサス
テータス信号がオフからオンに変化するかどうかを監視
する。一定時間内にオフからオンに変化しない場合はシ
ーケンサ異常と判断する。
The operation of the sequencer input monitoring circuit 1 of the computer I will be explained with reference to FIGS. is set, and it is monitored whether the sequencer status signal changes from off to on within a certain period of time until the sequencer monitoring timer 12 completes. If it does not change from OFF to ON within a certain period of time, it is determined that the sequencer is abnormal.

シーケンサ監視タイマ12が完了するまでにシーケンサ
ステータス信号がオフからオンに変化した場合は、第2
図に示すようにシーケンサ監視タイマ12をリセットし
、その後所定時間内にコンピュータステータス信号を今
度はオンからオフに変化させるとともにシーケンサ監視
タイマ12を再度セットし、このシーケンサ監視タイマ
12が完了するまでの一定時間内にシーケンサステータ
ス信号がオンからオフに変化するかどうかを監視する。
If the sequencer status signal changes from off to on before the sequencer monitoring timer 12 completes, the second
As shown in the figure, the sequencer monitoring timer 12 is reset, and then the computer status signal is changed from on to off within a predetermined period of time, and the sequencer monitoring timer 12 is set again, until the sequencer monitoring timer 12 completes. Monitor whether the sequencer status signal changes from on to off within a certain period of time.

第2図に示すように一定時間内にオンからオフに変化し
ない場合はシーケンサ異常と判断する。オンからオフに
変化した場合は、所定時間内にコンピュータステータス
信号をオフからオンにするとともにシーケンサ監視タイ
マ12をセットし、以下同様の動作を繰り返す。
As shown in FIG. 2, if it does not change from on to off within a certain period of time, it is determined that the sequencer is abnormal. If it changes from on to off, the computer status signal is turned from off to on within a predetermined time, and the sequencer monitoring timer 12 is set, and the same operation is repeated thereafter.

次に、シーケンサ2のコンピュータ入力監視回路13の
動作を第1図、第3図を参照しながら説明すると、コン
ピュータステータス入力回路7から入力されるコンピュ
ータステータス信号がオフからオンに変化した場合は、
コンピュータ監視タイマ14をリセットし、その後所定
時間内にシーケンサステータス信号をオフからオンに変
化させるとともにコンピュータ監視タイマ14をセット
し、このコンピュータ監視タイマ14が完了するまでの
一定時間内にコンピュータステータス信号がオンからオ
フに変化するかどうかを監視する。
Next, the operation of the computer input monitoring circuit 13 of the sequencer 2 will be explained with reference to FIGS. 1 and 3. When the computer status signal input from the computer status input circuit 7 changes from OFF to ON,
The computer monitoring timer 14 is reset, and then the sequencer status signal is changed from OFF to ON within a predetermined period of time, and the computer monitoring timer 14 is set, and the computer status signal is changed within a certain period of time until the computer monitoring timer 14 is completed. Watch to see if it changes from on to off.

一定時間内にオンからオフに変化しない場合はコンピュ
ータ異常と判断する。
If it does not change from on to off within a certain period of time, it is determined that the computer is abnormal.

コンピュータ監視タイマ14が完了するまでにコンピュ
ータステータス信号がオンからオフに変化した場合は、
第3図に示すようにコンピュータ監視タイマ14をリセ
ットし、その後所定時間内にシーケンサステータス信号
を今度はオンからオフに変化させるとともにコンピュー
タ監視タイマ14を再度セットし、このコンピュータ監
視タイマ14が完了するまでの一定時間内にコンピュー
タステータス信号がオフからオンに変化するかどうかを
監視する。第3図に示すように一定時間内にオフからオ
ンに変化しない場合はコンピュータ異常と判断する。オ
フからオンに変化した場合は、所定時間内にシーケンサ
ステータス信号をオフからオンにするとともにコンピュ
ータ監視タイマ14をセットし、以下同様の動作を繰り
返す。
If the computer status signal changes from on to off before the computer monitoring timer 14 completes,
As shown in FIG. 3, the computer monitoring timer 14 is reset, and then the sequencer status signal is changed from on to off within a predetermined time, and the computer monitoring timer 14 is set again, and the computer monitoring timer 14 is completed. Monitor whether the computer status signal changes from off to on within a certain period of time. As shown in FIG. 3, if it does not change from OFF to ON within a certain period of time, it is determined that the computer is abnormal. If it changes from off to on, the sequencer status signal is turned from off to on within a predetermined time, the computer monitoring timer 14 is set, and the same operation is repeated.

このようにシーケンサ入力監視回路11は、シ−ケンサ
ステータス信号の変化を検出してから一定時間以内にコ
ンピュータステータス信号を変化させなければ、コンピ
ュータ異常検出回路8でコンピュータ異常と判断される
が、そのコンピュータ監視タイマ14には1〜2秒の長
さを使用することができるため、コンピュータ1の処理
動作の空き時間にシーケンサ入力監視回路11の処理を
実行することができる。
In this way, if the sequencer input monitoring circuit 11 does not change the computer status signal within a certain period of time after detecting a change in the sequencer status signal, the computer abnormality detection circuit 8 will determine that the computer is abnormal. Since a length of 1 to 2 seconds can be used for the computer monitoring timer 14, the processing of the sequencer input monitoring circuit 11 can be executed during the idle time of the processing operation of the computer 1.

同様に、コンピュータ入力監視回路13は、コンピュー
タステータス信号の変化を検出してから一定時間以内に
シーケンサステータス信号を変化させなければ、シーケ
ンサ異常検出回路4でシーケンサ異常と判断されるが、
そのシーケンサ監視タイマ12には1〜2秒の長さを使
用することができるため、シーケンサ2の処理動作の空
き時間にコンピュータ入力監視回路13の処理を実行す
ることができる。
Similarly, if the computer input monitoring circuit 13 does not change the sequencer status signal within a certain period of time after detecting a change in the computer status signal, the sequencer abnormality detection circuit 4 determines that the sequencer is abnormal.
Since the sequencer monitoring timer 12 can have a length of 1 to 2 seconds, the processing of the computer input monitoring circuit 13 can be executed during the idle time of the processing operation of the sequencer 2.

(発明の効果) 以上のように本発明の制御装置によれば、コンピュータ
とシーケンサがおたがいに相手側の異常を検出する異常
検出回路と、どちらか一方の異常検出回路からでも異常
信号を受は付けた場合は出力をすべて遮断できる出力遮
断回路を設けたため、コンピュータとシーケンサのどち
らか一方に異常動作が発生した場合にすべての出力を遮
断でき、異常動作時の設備破損を防止できるという効果
を発揮する。
(Effects of the Invention) As described above, according to the control device of the present invention, the computer and the sequencer each have an abnormality detection circuit that detects an abnormality on the other side, and an abnormality detection circuit that receives or receives an abnormality signal from either one of the abnormality detection circuits. Since we have installed an output cutoff circuit that can cut off all outputs in case of abnormal operation, all outputs can be cut off if either the computer or the sequencer malfunctions, which has the effect of preventing equipment damage in the event of abnormal operation. do.

また、コンピュータとシーケンサが相手側の異常を検出
する異常検出回路として、相手側への出力信号に対する
相手側からの返答信号が一定時間を経過してもない場合
に異常とする回路を用いると、相手側からの信号に対す
る返答信号を一定時間内に出力すればよいので、空き時
間にその処理を行うことができ、コンピュータとシーケ
ンサともに処理負担が増加するようなことがない。
In addition, if the computer and sequencer use a circuit that detects an abnormality on the other side as an abnormality detection circuit that detects an abnormality if there is no response signal from the other side in response to an output signal to the other side after a certain period of time has elapsed, Since it is sufficient to output a response signal to a signal from the other party within a certain period of time, the processing can be performed during free time, and the processing load on both the computer and the sequencer does not increase.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における制御装置の構成を示
すブロック図、第2図はシーケンサ入力監視回路の動作
タイミンク図、第3図はコンピュータ入力監視回路の動
作タイミング図、第4図は従来例のブロック図である。 コンピュータ シーケンサ シーケンサステータス入力回路 シーケンサ異常検出回路 −コンピュータステータス出力回路 出力遮断回路 ・−コンピュータステータス入力回路 コンピュータ異常検出回路 シーケンサステータス出力回路 シーケンサ入力監視回路 −シーケンサ監視タイマ コンピュータ入力監視回路 コンピュータ監視タイマ。 第1図 2・−一−−−−−−−−−・・ 3・−−−−−−−−−・・・ 4・ 7−−−−−−−・ 8−−−−−−一・−一− 9−・ 11−・
FIG. 1 is a block diagram showing the configuration of a control device in an embodiment of the present invention, FIG. 2 is an operational timing diagram of the sequencer input monitoring circuit, FIG. 3 is an operational timing diagram of the computer input monitoring circuit, and FIG. 4 is an operational timing diagram of the computer input monitoring circuit. FIG. 2 is a block diagram of a conventional example. Computer sequencer Sequencer status input circuit Sequencer abnormality detection circuit - Computer status output circuit Output cutoff circuit - Computer status input circuit Computer abnormality detection circuit Sequencer status output circuit Sequencer input monitoring circuit - Sequencer monitoring timer Computer input monitoring circuit Computer monitoring timer. FIG. 1・-1- 9-・ 11-・

Claims (2)

【特許請求の範囲】[Claims] (1)コンピュータとシーケンサを使用して設備を制御
する制御装置において、コンピュータに、シーケンサか
ら出力されたシーケンサステータス信号からシーケンサ
の異常を検出するシーケンサ異常検出回路と、シーケン
サに異常が無い場合にコンピュータステータス信号を出
力するコンピュータステータス出力回路とを設け、シー
ケンサに、コンピュータから出力されたコンピュータス
テータス信号からコンピュータの異常を検出するコンピ
ュータ異常検出回路と、コンピュータに異常が無い場合
にシーケンサステータス信号を出力するシーケンサステ
ータス出力回路を設け、シーケンサ異常検出回路及びコ
ンピュータ異常検出回路による異常検出時に作動してす
べての出力を遮断する出力遮断回路を設けたことを特徴
とする制御装置。
(1) In a control device that uses a computer and a sequencer to control equipment, the computer includes a sequencer abnormality detection circuit that detects an abnormality in the sequencer from the sequencer status signal output from the sequencer, and a sequencer abnormality detection circuit that detects an abnormality in the sequencer from the sequencer status signal output from the sequencer. A computer status output circuit that outputs a status signal is provided, and the sequencer is provided with a computer abnormality detection circuit that detects an abnormality in the computer from the computer status signal output from the computer, and a sequencer status signal that outputs a sequencer status signal when there is no abnormality in the computer. A control device comprising a sequencer status output circuit and an output cutoff circuit that operates to cut off all outputs when an abnormality is detected by a sequencer abnormality detection circuit and a computer abnormality detection circuit.
(2)シーケンサ異常検出回路及びコンピュータ異常検
出回路を、それぞれに対応するステータス出力回路がス
テータス信号を変化させて出力してから相手側から入力
するステータス信号が一定時間内に変化するか否かを監
視し、変化しない場合に異常として検出するように構成
したことを特徴とする請求項1記載の制御装置。
(2) After the status output circuit corresponding to the sequencer abnormality detection circuit and the computer abnormality detection circuit changes and outputs the status signal, check whether the status signal input from the other side changes within a certain period of time. 2. The control device according to claim 1, wherein the control device is configured to monitor and detect an abnormality if there is no change.
JP2216618A 1990-08-16 1990-08-16 Controller Pending JPH0498501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216618A JPH0498501A (en) 1990-08-16 1990-08-16 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216618A JPH0498501A (en) 1990-08-16 1990-08-16 Controller

Publications (1)

Publication Number Publication Date
JPH0498501A true JPH0498501A (en) 1992-03-31

Family

ID=16691258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216618A Pending JPH0498501A (en) 1990-08-16 1990-08-16 Controller

Country Status (1)

Country Link
JP (1) JPH0498501A (en)

Similar Documents

Publication Publication Date Title
US5638510A (en) Multiplexed system with watch dog timers
JP2870250B2 (en) Microprocessor runaway monitor
JPH06324721A (en) Method for detecting falling-off of connection unit
JPH02217099A (en) Load controller
JPH01256480A (en) Controller for elevator
JPH0395636A (en) Diagnostic system for fail-safe circuit
JP2536789Y2 (en) Device for preventing malfunction of microcomputer system
JPS622685Y2 (en)
JPH08123704A (en) Control device
JPS62123531A (en) Cpu supervisory unit
JPS59148961A (en) Monitoring system of operation of processor
JPH0612294A (en) Monitoring device
JPH03117814A (en) Gas interrupting device
JPS6252647A (en) Monitoring system for run away of microprocessor
JPS63316145A (en) System for controlling re-start of data processor
JPS61169036A (en) System supervisory device
JPH04127206A (en) Supervisory unit for abnormality of controller
JPS61262898A (en) Alarm
JPH04182842A (en) Timer monitor system
JPS6388660A (en) Microprocessor system
JPS6155751A (en) Central control unit
JPH0734296B2 (en) Hard disk control circuit
JPH01229359A (en) Loose-couple multiprocessor system
JPS5868166A (en) Processor fault monitoring device
JPH0477935A (en) Fault detection circuit