JPH0498501A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はコンピュータとシーケンサを使用して設備を制
御する制御装置に関し、特にその異常動作の監視に関す
るものである。

（従来の技術） 従来の上記のような制御装置における異常動作を監視す
るための構成を、第４図に示す。第４図において、２１
はコンピュータであり、２２はこのコンピュータ２１の
動作状態を監視し、実行中は信号を出力するコンピュー
タステータス出力回路である。２３はシーケンサであり
、２４はコンピュータステータス出力回路からの信号を
監視し、信号入力の停止によってコンピュータの実行カ
何らかの原因で停止したことを検出するコンピュータ異
常検出回路であり、信号入力が停止すると異常信号を出
力遮断回路２５に出力する。出力遮断回路２５は異常信
号を入力すると、制御装置からの出力を全て遮断する。

（発明が解決しようとする課題） しかしながら、上記のような構成ではコンピュータの動
作状態の監視は、コンピュータが実行中か停止中かを検
出し、停止中の場合はコンピュータ異常としているため
、コンピュータが無限ループの中で異常動作している場
合には、コンピュータの異常を検出できなかった。また
、シーケンサの動作状態を監視する回路はなく、シーケ
ンサの異常を検出できず、シーケンサの動作異常時は出
力遮断回路に異常信号を出力できないため、制御装置か
らの出力をすべて遮断することができなかった。

本発明は上記問題点に鑑み、コンピュータとシーケンサ
で相互に動作状態を監視するようにした制御装置を提供
することを目的とする。

（課題を解決するための手段） 本発明の制御装置は、コンピュータに、シーケンサから
出力されたシーケンサステータス信号からシーケンサの
異常を検出するシーケンサ異常検出回路と、シーケンサ
に異常が無い場合にコンピュータステータス信号を出力
するコンピュータステータス出力回路とを設け、シーケ
ンサに、コンピュータから出力されたコンピュータステ
ータス信号からコンピュータの異常を検出するコンピュ
ータ異常検出回路と、コンピュータに異常が無い場合に
シーケンサステータス信号を出力するシーケンサステー
タス出力回路を設け、シーケンサ異常検出回路及びコン
ピュータ異常検出回路による異常検出時に作動してすべ
ての出力を遮断する出力遮断回路を設けたものである。

上記シーケンサ異常検出回路及びコンピュータ異常検出
回路は、それぞれに対応するステータス出力回路がステ
ータス信号を変化させて出力してから相手側から入力す
るステータス信号が一定時間内に変化するか否かを監視
し、変化しない場合に異常として検出するように構成す
ることができる。

（作　用） 本発明によれば、コンピュータとシーケンサがおたがい
に相手側の異常を検出する異常検出回路と、どちらか一
方の異常検出回路からでも異常信号を受は付けた場合は
出力をすべて遮断できる出力遮断回路を設けたため、コ
ンピュータとシーケンサのどちらか一方に異常動作が発
生した場合にすべての出力を遮断でき、異常動作時の設
備破損を防止できる。

また、コンピュータとシーケンサが相手側の異常を検出
する異常検出回路として、相手側への出力信号に対する
相手側からの返答信号が一定時間を経過してもない場合
に異常とする回路を用いると、相手側からの信号に対す
る返答信号を一定時間内に出力すればよいので、空き時
間にその処理を行えばよく、コンピュータとシーケンサ
ともに処理負担が増加するようなことがない。

（実施例） 以下、本発明の一実施例における制御装置について、図
面を参照しながら説明する。

第１図は制御装置の構成を示す。第１図において、■は
コンピュータ、２はシーケンサである。

コンピュータ１には、シーケンサ２から出力されたシー
ケンサステータス信号を入力するシーケンサステータス
入力回路３、シーケンサステータス信号からシーケンサ
２の異常を検出するシーケンサ異常検出回路４、及びコ
ンピュータステース信号を出力するコンピュータステー
タス出力回路５が設けられている。シーケンサ異常検出
回路４は、シーケンサの異常を検出すると出力遮断回路
６に異常信号を出力する。シーケンサ２には、コンピュ
ータ１から出力されたコンピュータステータス信号を入
力するコンピュータステータス入力回路７、コンピュー
タステータス信号からコンピュータ１の異常を検出する
コンピュータ異常検出回路８、及びシーケンサステータ
ス信号を出力するシーケンサステータス出力回路９が設
けられている。コンピュータ異常検出回路８は、コンピ
ュータ１の異常を検出すると、出力遮断回路６に異常信
号を出力する。出力遮断回路６は異常信号が入力すると
、制御装置からのすべての出力を遮断する。

以上の構成により、コンピュータとシーケンサの相互監
視を実現でき、どちらか一方に異常動作が発生した場合
は制御装置からの全ての出力を遮断することができ、異
常動作による設備機械の破損を防止できる。

さらに、本実施例におけるコンピュータ１のシーケンサ
異常検出回路４は、シーケンサ入力監視回路１１と、シ
ーケンサ監視タイマ１２にて構成され、シーケンサ２の
コンピュータ異常検出回路８はコンピュータ入力監視回
路１３と、コンピュータ監視タイマ１４にて構成されて
いる。そして、コンピュータステータス信号は、シーケ
ンサ入力監視回路１１からの指示によりコンピュータス
テータス出力回路５から出力され、コンピュータステー
タス入力回路７を通してコンピュータ入力監視回路１３
に入力される。又、シーケンサステータス信号は、コン
ピュータ入力監視回路１３からの指示によりシーケンサ
ステータス出力回路９から出力され、シーケンサステー
タス入力回路３を通してシーケンサ入力監視回路１１に
入力される。

コンピュータＩのシーケンサ入力監視回路１工の動作を
第１図、第２図を参照しながら説明すると、まずコンピ
ュータステータス出力回路５からコンピュータステータ
ス信号をオフからオンにして出力させるとともに、シー
ケンサ監視タイマ１２をセットし、このシーケンサ監視
タイマ１２が完了するまでの一定時間内にシーケンサス
テータス信号がオフからオンに変化するかどうかを監視
する。一定時間内にオフからオンに変化しない場合はシ
ーケンサ異常と判断する。

シーケンサ監視タイマ１２が完了するまでにシーケンサ
ステータス信号がオフからオンに変化した場合は、第２
図に示すようにシーケンサ監視タイマ１２をリセットし
、その後所定時間内にコンピュータステータス信号を今
度はオンからオフに変化させるとともにシーケンサ監視
タイマ１２を再度セットし、このシーケンサ監視タイマ
１２が完了するまでの一定時間内にシーケンサステータ
ス信号がオンからオフに変化するかどうかを監視する。

第２図に示すように一定時間内にオンからオフに変化し
ない場合はシーケンサ異常と判断する。オンからオフに
変化した場合は、所定時間内にコンピュータステータス
信号をオフからオンにするとともにシーケンサ監視タイ
マ１２をセットし、以下同様の動作を繰り返す。

次に、シーケンサ２のコンピュータ入力監視回路１３の
動作を第１図、第３図を参照しながら説明すると、コン
ピュータステータス入力回路７から入力されるコンピュ
ータステータス信号がオフからオンに変化した場合は、
コンピュータ監視タイマ１４をリセットし、その後所定
時間内にシーケンサステータス信号をオフからオンに変
化させるとともにコンピュータ監視タイマ１４をセット
し、このコンピュータ監視タイマ１４が完了するまでの
一定時間内にコンピュータステータス信号がオンからオ
フに変化するかどうかを監視する。

一定時間内にオンからオフに変化しない場合はコンピュ
ータ異常と判断する。

コンピュータ監視タイマ１４が完了するまでにコンピュ
ータステータス信号がオンからオフに変化した場合は、
第３図に示すようにコンピュータ監視タイマ１４をリセ
ットし、その後所定時間内にシーケンサステータス信号
を今度はオンからオフに変化させるとともにコンピュー
タ監視タイマ１４を再度セットし、このコンピュータ監
視タイマ１４が完了するまでの一定時間内にコンピュー
タステータス信号がオフからオンに変化するかどうかを
監視する。第３図に示すように一定時間内にオフからオ
ンに変化しない場合はコンピュータ異常と判断する。オ
フからオンに変化した場合は、所定時間内にシーケンサ
ステータス信号をオフからオンにするとともにコンピュ
ータ監視タイマ１４をセットし、以下同様の動作を繰り
返す。

このようにシーケンサ入力監視回路１１は、シ−ケンサ
ステータス信号の変化を検出してから一定時間以内にコ
ンピュータステータス信号を変化させなければ、コンピ
ュータ異常検出回路８でコンピュータ異常と判断される
が、そのコンピュータ監視タイマ１４には１〜２秒の長
さを使用することができるため、コンピュータ１の処理
動作の空き時間にシーケンサ入力監視回路１１の処理を
実行することができる。

同様に、コンピュータ入力監視回路１３は、コンピュー
タステータス信号の変化を検出してから一定時間以内に
シーケンサステータス信号を変化させなければ、シーケ
ンサ異常検出回路４でシーケンサ異常と判断されるが、
そのシーケンサ監視タイマ１２には１〜２秒の長さを使
用することができるため、シーケンサ２の処理動作の空
き時間にコンピュータ入力監視回路１３の処理を実行す
ることができる。

（発明の効果） 以上のように本発明の制御装置によれば、コンピュータ
とシーケンサがおたがいに相手側の異常を検出する異常
検出回路と、どちらか一方の異常検出回路からでも異常
信号を受は付けた場合は出力をすべて遮断できる出力遮
断回路を設けたため、コンピュータとシーケンサのどち
らか一方に異常動作が発生した場合にすべての出力を遮
断でき、異常動作時の設備破損を防止できるという効果
を発揮する。

また、コンピュータとシーケンサが相手側の異常を検出
する異常検出回路として、相手側への出力信号に対する
相手側からの返答信号が一定時間を経過してもない場合
に異常とする回路を用いると、相手側からの信号に対す
る返答信号を一定時間内に出力すればよいので、空き時
間にその処理を行うことができ、コンピュータとシーケ
ンサともに処理負担が増加するようなことがない。

【図面の簡単な説明】

第１図は本発明の一実施例における制御装置の構成を示
すブロック図、第２図はシーケンサ入力監視回路の動作
タイミンク図、第３図はコンピュータ入力監視回路の動
作タイミング図、第４図は従来例のブロック図である。 コンピュータ シーケンサ シーケンサステータス入力回路 シーケンサ異常検出回路 −コンピュータステータス出力回路 出力遮断回路 ・−コンピュータステータス入力回路 コンピュータ異常検出回路 シーケンサステータス出力回路 シーケンサ入力監視回路 −シーケンサ監視タイマ コンピュータ入力監視回路 コンピュータ監視タイマ。 第１図 ２・−一−−−−−−−−−・・ ３・−−−−−−−−−・・・ ４・ ７−−−−−−−・ ８−−−−−−一・−一− ９−・ １１−・

Claims (2)

【特許請求の範囲】
1. （１）コンピュータとシーケンサを使用して設備を制御
   する制御装置において、コンピュータに、シーケンサか
   ら出力されたシーケンサステータス信号からシーケンサ
   の異常を検出するシーケンサ異常検出回路と、シーケン
   サに異常が無い場合にコンピュータステータス信号を出
   力するコンピュータステータス出力回路とを設け、シー
   ケンサに、コンピュータから出力されたコンピュータス
   テータス信号からコンピュータの異常を検出するコンピ
   ュータ異常検出回路と、コンピュータに異常が無い場合
   にシーケンサステータス信号を出力するシーケンサステ
   ータス出力回路を設け、シーケンサ異常検出回路及びコ
   ンピュータ異常検出回路による異常検出時に作動してす
   べての出力を遮断する出力遮断回路を設けたことを特徴
   とする制御装置。
2. （２）シーケンサ異常検出回路及びコンピュータ異常検
   出回路を、それぞれに対応するステータス出力回路がス
   テータス信号を変化させて出力してから相手側から入力
   するステータス信号が一定時間内に変化するか否かを監
   視し、変化しない場合に異常として検出するように構成
   したことを特徴とする請求項１記載の制御装置。