JPH0499045A - 半導体ウェーハ - Google Patents
半導体ウェーハInfo
- Publication number
- JPH0499045A JPH0499045A JP20852390A JP20852390A JPH0499045A JP H0499045 A JPH0499045 A JP H0499045A JP 20852390 A JP20852390 A JP 20852390A JP 20852390 A JP20852390 A JP 20852390A JP H0499045 A JPH0499045 A JP H0499045A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- chip regions
- wafer map
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 20
- 238000010147 laser engraving Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェーハに関し、特に半導体基板上に形
成された集積回路のプロービング検査結果のマークを有
する半導体ウェーハに関する。
成された集積回路のプロービング検査結果のマークを有
する半導体ウェーハに関する。
従来の半導体ウェーハは、第３図に示すように、シリコ
ン基板１上に設けた集積回路を有するチップ領域２を備
えた半導体ウェーハの集積回路をウェーハ・プロービン
グ検査し、その結果、不良品の判定された集積回路のチ
ップ領域２の表面にインクを付着させたマーク７を設け
たり、またはチップ領域２の表面に金属針による傷をつ
けることによって不良判定の表示をしていた。
ン基板１上に設けた集積回路を有するチップ領域２を備
えた半導体ウェーハの集積回路をウェーハ・プロービン
グ検査し、その結果、不良品の判定された集積回路のチ
ップ領域２の表面にインクを付着させたマーク７を設け
たり、またはチップ領域２の表面に金属針による傷をつ
けることによって不良判定の表示をしていた。
上述した従来の半導体ウェーハは、不良と判定された集
積回路を有するチップ領域の表面にインクを付着させた
り、または、金属針にて表面に傷をつけて、不良チップ
領域の表示を行っているので、同じウェーハ上にある良
品と判定されたチップ領域の集積回路にインクが付着し
て、インク中に含有されている不純物（重金属等）のた
めに信頼性を低下させたり、また、金属針にて表面に傷
をつけるときに発生する屑により、良品と判定されたチ
ップ領域の集積回路にも傷をつけて不良にしてしまうと
いう問題点がある。
積回路を有するチップ領域の表面にインクを付着させた
り、または、金属針にて表面に傷をつけて、不良チップ
領域の表示を行っているので、同じウェーハ上にある良
品と判定されたチップ領域の集積回路にインクが付着し
て、インク中に含有されている不純物（重金属等）のた
めに信頼性を低下させたり、また、金属針にて表面に傷
をつけるときに発生する屑により、良品と判定されたチ
ップ領域の集積回路にも傷をつけて不良にしてしまうと
いう問題点がある。
本発明の半導体ウェーハは、半導体基板上に形成した集
積回路を有するチップ領域と、前記チ・ンプ領域以外の
領域に設けて前記集積回路のプロービング検査結果をレ
ーザ刻印により形成したマークを有するウェーハマツプ
パターンとを備えている。
積回路を有するチップ領域と、前記チ・ンプ領域以外の
領域に設けて前記集積回路のプロービング検査結果をレ
ーザ刻印により形成したマークを有するウェーハマツプ
パターンとを備えている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための平面図及びＡ部拡大図並びにＢ−Ｂ’線断面図
である。
るための平面図及びＡ部拡大図並びにＢ−Ｂ’線断面図
である。
第１図（ａ）〜（Ｃ）に示すように、シリコン基板１の
上に集積回路を形成したチ・ｙプ領域２と、各チップ領
域２の集積回路についてプロービング検査を行い、その
結果をチ・ｙプ領域２以外の領域にチップ領域２の配列
通りに表示したウェーハマツプパターン３とを有して半
導体ウエーノ１が構成され、ウェーハマツプパターンは
シリコン基板１の上に設けた多結晶シリコン層４に不良
チップ領域に対応する座標をレーザ刻印したマーク５を
有している。このようにして、ウェーハマツプパターン
３によりどのチップ領域２の集積回路が不良であるかを
知ることができる。
上に集積回路を形成したチ・ｙプ領域２と、各チップ領
域２の集積回路についてプロービング検査を行い、その
結果をチ・ｙプ領域２以外の領域にチップ領域２の配列
通りに表示したウェーハマツプパターン３とを有して半
導体ウエーノ１が構成され、ウェーハマツプパターンは
シリコン基板１の上に設けた多結晶シリコン層４に不良
チップ領域に対応する座標をレーザ刻印したマーク５を
有している。このようにして、ウェーハマツプパターン
３によりどのチップ領域２の集積回路が不良であるかを
知ることができる。
ここで、多結晶シリコン層４の代りにアルミニウム等の
金属層を用いても良い。
金属層を用いても良い。
第２図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための平面図及びＣ部拡大図である。
るための平面図及びＣ部拡大図である。
第２図（ａ）、（ｂ）に示すように、第１図（ａ）のウ
ェーハマツプパターンの代りに不良集積回路のチップ領
域２の座標をコード化してレーザ刻印したマークパター
ン６を備えた以外は第１の実施例と同様の構成を有して
おり、良品部分のコード化が不要で簡略化できる。
ェーハマツプパターンの代りに不良集積回路のチップ領
域２の座標をコード化してレーザ刻印したマークパター
ン６を備えた以外は第１の実施例と同様の構成を有して
おり、良品部分のコード化が不要で簡略化できる。
また、マークパターン６には集積回路の測定値をコード
化して表示しても良い。
化して表示しても良い。
以上説明したように本発明は、半導体基板上に形成され
た集積回路のプロービング検査結果をレーザ刻印によっ
てチップ領域以外の領域に表示したマークを有するウェ
ーハマツプパターンを設けることにより、集積回路に損
傷を与えることなく不良集積回路を有するチップ領域の
位置を知ることができるという効果を有する。
た集積回路のプロービング検査結果をレーザ刻印によっ
てチップ領域以外の領域に表示したマークを有するウェ
ーハマツプパターンを設けることにより、集積回路に損
傷を与えることなく不良集積回路を有するチップ領域の
位置を知ることができるという効果を有する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るための平面図及びＡ部拡大図並びにＢ−Ｂ’線断面図
、第２図（ａ）、（ｂ）は本発明の第２の実施例を説明
するための平面図及びＣ部拡大図、第３図は従来の半導
体ウェーハの一例を示す平面図である。 １・・・シリコン基板、２・・・チップ領域、３・・・
ウェーハマツプパターン、４・・・多結晶シリコン層、
５・・・マーク、６・・・マークパターン、７・・・マ
ーク。
るための平面図及びＡ部拡大図並びにＢ−Ｂ’線断面図
、第２図（ａ）、（ｂ）は本発明の第２の実施例を説明
するための平面図及びＣ部拡大図、第３図は従来の半導
体ウェーハの一例を示す平面図である。 １・・・シリコン基板、２・・・チップ領域、３・・・
ウェーハマツプパターン、４・・・多結晶シリコン層、
５・・・マーク、６・・・マークパターン、７・・・マ
ーク。
Claims (1)
- 半導体基板上に形成した集積回路を有するチップ領域
と、前記チップ領域以外の領域に設けて前記集積回路の
プロービング検査結果をレーザ刻印により形成したマー
クを有するウェーハマップパターンとを備えたことを特
徴とする半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20852390A JPH0499045A (ja) | 1990-08-07 | 1990-08-07 | 半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20852390A JPH0499045A (ja) | 1990-08-07 | 1990-08-07 | 半導体ウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499045A true JPH0499045A (ja) | 1992-03-31 |
Family
ID=16557593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20852390A Pending JPH0499045A (ja) | 1990-08-07 | 1990-08-07 | 半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997820A (ja) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | 半導体ウェハー |
-
1990
- 1990-08-07 JP JP20852390A patent/JPH0499045A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997820A (ja) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | 半導体ウェハー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2356949A1 (fr) | Structure de test de circuit integre | |
| US20060243711A1 (en) | System and method for aligning a wafer processing system in a laser marking system | |
| JPH0499045A (ja) | 半導体ウェーハ | |
| KR0147672B1 (ko) | 웨이퍼를 용이하게 구별하기 위한 라벨 | |
| US20030071369A1 (en) | High contrast alignment marks having flexible placement | |
| JP3967668B2 (ja) | 微小寸法標準試料及びその製造方法 | |
| JPH0467643A (ja) | 半導体集積回路 | |
| JP2595962B2 (ja) | 半導体装置 | |
| JPH04106960A (ja) | Ｉｃチップ | |
| JPH07221414A (ja) | 半導体回路基板 | |
| JPS6184824A (ja) | 半導体集積回路 | |
| JPS6330780B2 (ja) | ||
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JPS63288009A (ja) | ウエハとウエハ処理工程管理方法 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JP2001196281A (ja) | マーキングが施された流通用半導体ウエハ | |
| JPS6148252B2 (ja) | ||
| JP4023021B2 (ja) | 層間絶縁膜の段差測定装置 | |
| KR940011382B1 (ko) | 모드구분용 패턴을 포함하는 반도체 장치 및 상기 패턴을 이용한 반도체 장치의 제조방법 | |
| JPS60136326A (ja) | 半導体装置 | |
| JPS58169924A (ja) | Ｉｃウエハの試験装置 | |
| JPH09139328A (ja) | レーザーマーク付きウエハ | |
| JP2000164474A (ja) | 半導体ウェーハ及び半導体ウェーハ処理方法 | |
| KR20000001896A (ko) | 반도체 장치의 웨이퍼 온도 측정방법 |