JPH07221414A - 半導体回路基板 - Google Patents
半導体回路基板Info
- Publication number
- JPH07221414A JPH07221414A JP1452594A JP1452594A JPH07221414A JP H07221414 A JPH07221414 A JP H07221414A JP 1452594 A JP1452594 A JP 1452594A JP 1452594 A JP1452594 A JP 1452594A JP H07221414 A JPH07221414 A JP H07221414A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- cutting
- substrate
- circuit board
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000007689 inspection Methods 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000002950 deficient Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007429 general method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000007261 regionalization Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structure Of Printed Boards (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 絶縁性基板上に複数の半導体回路パターンを
形成した後に各半導体回路パターン形成領域の周縁に形
成されるスクライブ線に沿って個々に切断分割して使用
する半導体回路基板として、絶縁性基板の有効利用が図
れ、ボンディングワイヤの一部が下方にたわんで検査マ
ークと接触してショートする等の問題を防止でき、切断
分割工程における不良品の検査を簡便に行うことができ
るものを提供する。 【構成】 上記半導体回路基板において、絶縁性基板１
上の半導体回路パターン形成領域２内の配線及びボンデ
ィングパッド３が形成されていない部位で且つ該回路パ
ターン形成領域２の最外周縁に沿って形成する各スクラ
イブ線４の交差部分の近傍となる部位のみに、切断分割
精度の判定基準となる検査マーク６を形成した。
形成した後に各半導体回路パターン形成領域の周縁に形
成されるスクライブ線に沿って個々に切断分割して使用
する半導体回路基板として、絶縁性基板の有効利用が図
れ、ボンディングワイヤの一部が下方にたわんで検査マ
ークと接触してショートする等の問題を防止でき、切断
分割工程における不良品の検査を簡便に行うことができ
るものを提供する。 【構成】 上記半導体回路基板において、絶縁性基板１
上の半導体回路パターン形成領域２内の配線及びボンデ
ィングパッド３が形成されていない部位で且つ該回路パ
ターン形成領域２の最外周縁に沿って形成する各スクラ
イブ線４の交差部分の近傍となる部位のみに、切断分割
精度の判定基準となる検査マーク６を形成した。
Description
【０００１】
【産業上の利用分野】この発明は、複数の半導体回路パ
ターンを形成してなる絶縁性基板から切断分割して使用
する半導体回路基板に関する。
ターンを形成してなる絶縁性基板から切断分割して使用
する半導体回路基板に関する。
【０００２】
【従来の技術】この種の半導体回路基板の切断分割に当
たっては、半導体回路パターンを形成してなる絶縁性基
板上に切断装置の切断位置認識用のアライメントマーク
を形成し、かかるマークに基づいて切断を行うという手
法が採られている。ところが、このアライメントマーク
は実際の切断箇所とは離れた位置に形成されることが多
いため、切断分割された各半導体回路基板における切断
分割の良否を判断するには必ずしも適しておらず、その
判断基準として利用することは困難であった。従って、
この手法において切断分割の良否を判断する場合には、
別途その判断を行う専用のマークを形成して切断分割不
良の検査を行う必要があり、煩わしさを伴うものであっ
た。
たっては、半導体回路パターンを形成してなる絶縁性基
板上に切断装置の切断位置認識用のアライメントマーク
を形成し、かかるマークに基づいて切断を行うという手
法が採られている。ところが、このアライメントマーク
は実際の切断箇所とは離れた位置に形成されることが多
いため、切断分割された各半導体回路基板における切断
分割の良否を判断するには必ずしも適しておらず、その
判断基準として利用することは困難であった。従って、
この手法において切断分割の良否を判断する場合には、
別途その判断を行う専用のマークを形成して切断分割不
良の検査を行う必要があり、煩わしさを伴うものであっ
た。
【０００３】一方、このような半導体回路基板の切断分
割工程等で発生する切断分割不良品の検査を容易に行う
方法としては、従来、各半導体回路パターン形成領域の
外周縁を取り囲むようなライン状の検査マークを形成す
る技術が提案されている（例えば特開昭５６−１５２２
４８号、特開平４−３３０７５８号公報参照）。
割工程等で発生する切断分割不良品の検査を容易に行う
方法としては、従来、各半導体回路パターン形成領域の
外周縁を取り囲むようなライン状の検査マークを形成す
る技術が提案されている（例えば特開昭５６−１５２２
４８号、特開平４−３３０７５８号公報参照）。
【０００４】この技術は、図３に示すように、絶縁性基
板ａ上に形成した複数の半導体回路基板パターン形成領
域ｂの周縁の外側であって且つ各回路パターンごとに切
断するためのスクライブ（切断）線ｃの内側となる領域
に、回路パターン形成領域を取り囲むように連続する検
査マークｄを形成したものである。図中、ｅは半導体回
路を外部と接続するためのボンディングワイヤ等を付設
するボンディングパットを示す。また、上記検査マーク
ｄは半導体回路パターの配線材料等にて形成される。こ
のような検査マークｄを形成した半導体回路基板は、切
断等の分割手段によりスクライブ線ｃにしたがって基板
ａを切断分割した際に発生するひび割れや欠けが検査マ
ークｄのライン内に到達しているか否かを調べることに
より、その不良品が検査されるようになっている。
板ａ上に形成した複数の半導体回路基板パターン形成領
域ｂの周縁の外側であって且つ各回路パターンごとに切
断するためのスクライブ（切断）線ｃの内側となる領域
に、回路パターン形成領域を取り囲むように連続する検
査マークｄを形成したものである。図中、ｅは半導体回
路を外部と接続するためのボンディングワイヤ等を付設
するボンディングパットを示す。また、上記検査マーク
ｄは半導体回路パターの配線材料等にて形成される。こ
のような検査マークｄを形成した半導体回路基板は、切
断等の分割手段によりスクライブ線ｃにしたがって基板
ａを切断分割した際に発生するひび割れや欠けが検査マ
ークｄのライン内に到達しているか否かを調べることに
より、その不良品が検査されるようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体回路基板においては、半導体回路基板パタ
ーン形成領域ｂの周縁の外側に、認識可能な一定の幅の
検査マークｄをそのパターン形成領域ｂを取り囲むよう
に形成しているため、検査マークｄを形成するためのス
ペースＰを常に確保しなけばならず、そのマークの専有
面積分だけ基板の使用効率が低下するという問題があっ
た。しかも、ワイヤボンディングの際等において、図４
に示すようにボンディングパットｅ側のボンディングワ
イヤｆの一部が下方にたわんで検査マークｄと接触して
ショートによる不良が発生するという問題もあった。
ような半導体回路基板においては、半導体回路基板パタ
ーン形成領域ｂの周縁の外側に、認識可能な一定の幅の
検査マークｄをそのパターン形成領域ｂを取り囲むよう
に形成しているため、検査マークｄを形成するためのス
ペースＰを常に確保しなけばならず、そのマークの専有
面積分だけ基板の使用効率が低下するという問題があっ
た。しかも、ワイヤボンディングの際等において、図４
に示すようにボンディングパットｅ側のボンディングワ
イヤｆの一部が下方にたわんで検査マークｄと接触して
ショートによる不良が発生するという問題もあった。
【０００６】本発明は、上述したような従来技術の問題
点を解消することが可能で、切断分割工程における不良
品の検査を簡便に行うことができる半導体回路基板を提
供することを目的とする。
点を解消することが可能で、切断分割工程における不良
品の検査を簡便に行うことができる半導体回路基板を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体回路基板
は、絶縁性基板上に複数の半導体回路パターンを形成し
た後に各半導体回路パターン形成領域の周縁に形成され
るスクライブ線に沿って個々に切断分割して使用する半
導体回路基板において、上記絶縁性基板上の半導体回路
パターン形成領域内の配線及びボンディングパッドが形
成されていない部位で且つ該回路パターン形成領域の最
外周縁に沿って形成する各スクライブ線の交差部分の近
傍となる部位のみに、切断分割精度の判定基準となる検
査マークを形成したことを特徴とするものである。
は、絶縁性基板上に複数の半導体回路パターンを形成し
た後に各半導体回路パターン形成領域の周縁に形成され
るスクライブ線に沿って個々に切断分割して使用する半
導体回路基板において、上記絶縁性基板上の半導体回路
パターン形成領域内の配線及びボンディングパッドが形
成されていない部位で且つ該回路パターン形成領域の最
外周縁に沿って形成する各スクライブ線の交差部分の近
傍となる部位のみに、切断分割精度の判定基準となる検
査マークを形成したことを特徴とするものである。
【０００８】ここで、本発明における検査マーク６の形
成箇所は、図１に示すように、絶縁性基板１上の半導体
回路パターン形成領域２内の配線及びボンディングパッ
ド３が形成されていない部位であると同時に、スクライ
ブ線４の交差部分５の近傍となる部位に相当する箇所
（領域）であればよい。より具体的には、矩形形状の回
路基板における４隅（コーナー部）であり、また、好ま
しくは、図２に示すようにスクライブ線４から内側への
距離ｙが１００μｍ以内となる領域である。特に、スク
ライブ線４からの上記距離ｙは、スクライブ精度や切断
時のひび割れ、欠けの許容量に基づいて選定される。
成箇所は、図１に示すように、絶縁性基板１上の半導体
回路パターン形成領域２内の配線及びボンディングパッ
ド３が形成されていない部位であると同時に、スクライ
ブ線４の交差部分５の近傍となる部位に相当する箇所
（領域）であればよい。より具体的には、矩形形状の回
路基板における４隅（コーナー部）であり、また、好ま
しくは、図２に示すようにスクライブ線４から内側への
距離ｙが１００μｍ以内となる領域である。特に、スク
ライブ線４からの上記距離ｙは、スクライブ精度や切断
時のひび割れ、欠けの許容量に基づいて選定される。
【０００９】なお、上記スクライブ線４は、半導体回路
パターン形成領域２の最外周縁に沿って近接させて形成
されるものである。このようにスクライブ線を回路パタ
ーン形成領域の最外周縁に沿って形成できるのは、従来
のスクライブ線と回路パターン形成領域との間に確保し
ていた検査マーク形成用のスペースが不要となるからで
ある。
パターン形成領域２の最外周縁に沿って近接させて形成
されるものである。このようにスクライブ線を回路パタ
ーン形成領域の最外周縁に沿って形成できるのは、従来
のスクライブ線と回路パターン形成領域との間に確保し
ていた検査マーク形成用のスペースが不要となるからで
ある。
【００１０】検査マーク６は、その形状、サイズ等につ
いて適宜選定されるものであって特に限定されるもので
はないが、交差する２本のスクライブ線４にそれぞれ平
行する形状のものが好ましい。このましい態様として
は、例えば、各片が交差する２本のスクライブ線４とそ
れぞれ平行するＬ字状の形状であり、その各片の長さｓ
が５００μｍ以上で（約２０００μｍ以下）且つその幅
ｗが５０μｍ以下（約１０μｍ以上）のサイズからなる
ものである。
いて適宜選定されるものであって特に限定されるもので
はないが、交差する２本のスクライブ線４にそれぞれ平
行する形状のものが好ましい。このましい態様として
は、例えば、各片が交差する２本のスクライブ線４とそ
れぞれ平行するＬ字状の形状であり、その各片の長さｓ
が５００μｍ以上で（約２０００μｍ以下）且つその幅
ｗが５０μｍ以下（約１０μｍ以上）のサイズからなる
ものである。
【００１１】また、この検査マーク６の形成材料や形成
方法についても適宜選定されて特に制約されるものでは
ないが、例えば、半導体回路を構成する配線層等の金属
材料を用いる場合には、その回路パターンとの同時形成
が可能となり、マーク形成の煩雑さが殆どなくなるとい
う利点がある。なお、検査マーク６は、通常、絶縁性基
板上に直接形成されるが、検査時において識別可能であ
れば特にこれに限定されず、その他にも例えば絶縁性基
板上に絶縁膜を積層形成した後のその絶縁膜上に形成す
ることも可能である。また、検査マークは、絶縁性基板
上に形成する絶縁膜により形成してもよい。すなわち、
絶縁膜のうち本来の検査マーク形成位置に当たる部位に
は絶縁膜材料を着膜せず、絶縁性基板の表面がマーク形
状となって露出するよう絶縁層をパターン形成する。こ
の場合、絶縁膜は、絶縁膜部分と絶縁膜で形成されるマ
ーク部分（絶縁性基板の表面）とが判別できるような材
質等にて形成する必要がある。
方法についても適宜選定されて特に制約されるものでは
ないが、例えば、半導体回路を構成する配線層等の金属
材料を用いる場合には、その回路パターンとの同時形成
が可能となり、マーク形成の煩雑さが殆どなくなるとい
う利点がある。なお、検査マーク６は、通常、絶縁性基
板上に直接形成されるが、検査時において識別可能であ
れば特にこれに限定されず、その他にも例えば絶縁性基
板上に絶縁膜を積層形成した後のその絶縁膜上に形成す
ることも可能である。また、検査マークは、絶縁性基板
上に形成する絶縁膜により形成してもよい。すなわち、
絶縁膜のうち本来の検査マーク形成位置に当たる部位に
は絶縁膜材料を着膜せず、絶縁性基板の表面がマーク形
状となって露出するよう絶縁層をパターン形成する。こ
の場合、絶縁膜は、絶縁膜部分と絶縁膜で形成されるマ
ーク部分（絶縁性基板の表面）とが判別できるような材
質等にて形成する必要がある。
【００１２】さらに、半導体回路基板における絶縁性基
板としては、この種の回路基板に使用され得るものであ
れば如何なるものであってもよい。この絶縁性基板がガ
ラス基板である場合、その切断分割（割断）の際にはス
クライブ線が交差する回路基板の角部においてひび割れ
や欠けが発生しやすいため、上記のような検査マーク６
によれば、このようなガラス製絶縁性基板における切断
分割精度の検査をより効率よく無駄なく行うことができ
る。
板としては、この種の回路基板に使用され得るものであ
れば如何なるものであってもよい。この絶縁性基板がガ
ラス基板である場合、その切断分割（割断）の際にはス
クライブ線が交差する回路基板の角部においてひび割れ
や欠けが発生しやすいため、上記のような検査マーク６
によれば、このようなガラス製絶縁性基板における切断
分割精度の検査をより効率よく無駄なく行うことができ
る。
【００１３】
【作用】本発明の半導体回路基板によれば、その切断分
割をスクライブ線に沿って行った後に、上記特定の領域
のみに形成した検査マークを目視或いはＴＶカメラ等に
よる自動検査機器により観察して、その検査マークにひ
び割れや欠け等が入り込んでいるか否かを調べることに
より、切断分割の精度を検査することができる。この検
査により不良品は排除される。
割をスクライブ線に沿って行った後に、上記特定の領域
のみに形成した検査マークを目視或いはＴＶカメラ等に
よる自動検査機器により観察して、その検査マークにひ
び割れや欠け等が入り込んでいるか否かを調べることに
より、切断分割の精度を検査することができる。この検
査により不良品は排除される。
【００１４】
【実施例】以下、実施例を挙げて本発明をさらに詳細に
説明する。
説明する。
【００１５】図１に示すように、厚さ１．１ｍｍのガラ
ス基板１の表面における各半導体回路パターン形成領域
内に、薄膜形成手段等の常法により複数の半導体回路パ
ターンをそれぞれ形成する。また、このパターン形成と
同時に、半導体回路の配線材料であるアルミニウムを用
いて４つの検査マーク６を形成した。
ス基板１の表面における各半導体回路パターン形成領域
内に、薄膜形成手段等の常法により複数の半導体回路パ
ターンをそれぞれ形成する。また、このパターン形成と
同時に、半導体回路の配線材料であるアルミニウムを用
いて４つの検査マーク６を形成した。
【００１６】そして、各半導体回路パターン形成領域の
外周縁に対して常法によりスクライブ線４を形成する。
外周縁に対して常法によりスクライブ線４を形成する。
【００１７】この実施例では、検査マーク６を、スクラ
イブ線４の交差部分５の近傍であってそのスクライブ線
４から８０μｍ内側の位置で各回路基板の４隅に１つず
つ形成した。また、検査マーク６としては、各片の長さ
ｓが５００μｍで、その幅ｗが２０μｍの全体がＬ字形
状のものを形成した。従って、この検査マーク６は、ス
クライブ線４から内側への距離ｙ（＝ｘ＋ｗ）が１００
μｍとなる幅をもつ領域内に形成したものになる。
イブ線４の交差部分５の近傍であってそのスクライブ線
４から８０μｍ内側の位置で各回路基板の４隅に１つず
つ形成した。また、検査マーク６としては、各片の長さ
ｓが５００μｍで、その幅ｗが２０μｍの全体がＬ字形
状のものを形成した。従って、この検査マーク６は、ス
クライブ線４から内側への距離ｙ（＝ｘ＋ｗ）が１００
μｍとなる幅をもつ領域内に形成したものになる。
【００１８】次いで、この複数の半導体回路パターン及
び検査マーク等を形成した基板を、常套手段によりスク
ライブ線に沿って割断し、個々の半導体回路基板に分割
した。
び検査マーク等を形成した基板を、常套手段によりスク
ライブ線に沿って割断し、個々の半導体回路基板に分割
した。
【００１９】得られた各半導体回路基板について、それ
ぞれ検査マーク６を観察し、切断分割時のひび割れや欠
けの有無について検査した。この実施例では、絶縁性基
板１としてガラス基板を使用しているため、ひび割れや
欠けは回路基板の角部に多く発生していることが多い
が、検査マーク６を回路基板の４隅に形成していること
により上記の検査を容易に且つ効率よく行うことができ
た。また、検査マーク６を上記のような回路パターン形
成領域内に形成しているため、その形成領域の外側にマ
ークを形成していた従来品に比べて基板の有効利用が図
れる。
ぞれ検査マーク６を観察し、切断分割時のひび割れや欠
けの有無について検査した。この実施例では、絶縁性基
板１としてガラス基板を使用しているため、ひび割れや
欠けは回路基板の角部に多く発生していることが多い
が、検査マーク６を回路基板の４隅に形成していること
により上記の検査を容易に且つ効率よく行うことができ
た。また、検査マーク６を上記のような回路パターン形
成領域内に形成しているため、その形成領域の外側にマ
ークを形成していた従来品に比べて基板の有効利用が図
れる。
【００２０】
【発明の効果】以上説明したように、本発明の半導体回
路基板は、切断分割精度の判定基準となる検査マーク
を、絶縁性基板上の半導体回路パターン形成領域内の配
線及びボンディングパッドが形成されていない部位で且
つ各スクライブ線の交差部分の近傍となる部位のみに形
成するものであるため、従来品のように半導体回路パタ
ーン形成領域の外側であってスクライブ線の内側である
部分に検査マーク形成用のスペースを余分に確保する必
要がなく、その分絶縁性基板の有効利用を図ることがで
きる。また、検査マークがボンディングパッドと回路基
板端縁部との間に存在しないため、ボンディングワイヤ
の一部が下方にたわんで検査マークと接触してショート
する等の従来品における問題を防止することができる。
路基板は、切断分割精度の判定基準となる検査マーク
を、絶縁性基板上の半導体回路パターン形成領域内の配
線及びボンディングパッドが形成されていない部位で且
つ各スクライブ線の交差部分の近傍となる部位のみに形
成するものであるため、従来品のように半導体回路パタ
ーン形成領域の外側であってスクライブ線の内側である
部分に検査マーク形成用のスペースを余分に確保する必
要がなく、その分絶縁性基板の有効利用を図ることがで
きる。また、検査マークがボンディングパッドと回路基
板端縁部との間に存在しないため、ボンディングワイヤ
の一部が下方にたわんで検査マークと接触してショート
する等の従来品における問題を防止することができる。
【００２１】このように本発明によれば、上記のごとき
特定の領域のみに検査マークを形成するだけで、かかる
検査マークを判定基準として切断分割工程における不良
品の検査を簡便に行うことができる。
特定の領域のみに検査マークを形成するだけで、かかる
検査マークを判定基準として切断分割工程における不良
品の検査を簡便に行うことができる。
【図１】 本発明の一実施例に係る半導体回路基板を示
す概念平面図である。
す概念平面図である。
【図２】 半導体回路基板における検査マークを説明す
るための図であって、ａはその平面図、ｂはそのｂ−ｂ
線断面図である。
るための図であって、ａはその平面図、ｂはそのｂ−ｂ
線断面図である。
【図３】 従来の検査マークを形成した半導体回路基板
を示す概念平面図である。
を示す概念平面図である。
【図４】 図３のＩＶ−ＩＶ線断面図であって、従来の
検査マークとボンディングワイヤによる不良品発生の状
態を説明するための図である。
検査マークとボンディングワイヤによる不良品発生の状
態を説明するための図である。
１…絶縁性基板、２…半導体回路パターン形成領域、３
…配線及びボンディングパッド、４…スクライブ線、５
…交差部分、６…検査マーク。
…配線及びボンディングパッド、４…スクライブ線、５
…交差部分、６…検査マーク。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/301 Ｈ０５Ｋ 3/00 Ｘ Ｐ (72)発明者 山沢 亮 神奈川県海老名市本郷2274番地、富士ゼロ ックス株式会社内
Claims (1)
- 【請求項１】 絶縁性基板上に複数の半導体回路パター
ンを形成した後に各半導体回路パターン形成領域の周縁
に形成されるスクライブ線に沿って個々に切断分割して
使用する半導体回路基板において、 上記絶縁性基板上の半導体回路パターン形成領域内の配
線及びボンディングパッドが形成されていない部位で且
つ該回路パターン形成領域の最外周縁に沿って形成する
各スクライブ線の交差部分の近傍となる部位のみに、切
断分割精度の判定基準となる検査マークを形成したこと
を特徴とする半導体回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1452594A JPH07221414A (ja) | 1994-02-08 | 1994-02-08 | 半導体回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1452594A JPH07221414A (ja) | 1994-02-08 | 1994-02-08 | 半導体回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221414A true JPH07221414A (ja) | 1995-08-18 |
Family
ID=11863543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1452594A Pending JPH07221414A (ja) | 1994-02-08 | 1994-02-08 | 半導体回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221414A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339049A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置、フォトマスクおよび半導体装置の製造方法 |
| JP2002032739A (ja) * | 2000-07-17 | 2002-01-31 | Anritsu Corp | ２値化処理装置 |
| JP2006191111A (ja) * | 2005-01-04 | 2006-07-20 | Samsung Electronics Co Ltd | カッティングパターンが形成されたフレキシブルプリント回路基板用原板及びこれをカッティングしたフレキシブルプリント回路基板を含む表示装置 |
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| JP2014216548A (ja) * | 2013-04-26 | 2014-11-17 | 京セラ株式会社 | 多数個取り配線基板 |
| CN109148559A (zh) * | 2017-06-28 | 2019-01-04 | 矽创电子股份有限公司 | 晶圆结构 |
| KR102356589B1 (ko) * | 2021-05-13 | 2022-02-08 | 박경주 | 마커 식별 기반의 가공 프로세스 모니터링 장치 및 방법 |
-
1994
- 1994-02-08 JP JP1452594A patent/JPH07221414A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8404496B2 (en) | 1999-11-11 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| US8759119B2 (en) | 1999-11-11 | 2014-06-24 | Fujitsu Semiconductor Limited | Method of testing a semiconductor device and suctioning a semiconductor device in the wafer state |
| JP2001339049A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置、フォトマスクおよび半導体装置の製造方法 |
| JP2002032739A (ja) * | 2000-07-17 | 2002-01-31 | Anritsu Corp | ２値化処理装置 |
| JP2006191111A (ja) * | 2005-01-04 | 2006-07-20 | Samsung Electronics Co Ltd | カッティングパターンが形成されたフレキシブルプリント回路基板用原板及びこれをカッティングしたフレキシブルプリント回路基板を含む表示装置 |
| JP2014216548A (ja) * | 2013-04-26 | 2014-11-17 | 京セラ株式会社 | 多数個取り配線基板 |
| CN109148559A (zh) * | 2017-06-28 | 2019-01-04 | 矽创电子股份有限公司 | 晶圆结构 |
| KR102356589B1 (ko) * | 2021-05-13 | 2022-02-08 | 박경주 | 마커 식별 기반의 가공 프로세스 모니터링 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07221414A (ja) | 半導体回路基板 | |
| US20070087457A1 (en) | Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board | |
| JP3314406B2 (ja) | クリーム半田の高さ測定方法 | |
| JP2550881B2 (ja) | プリント配線板及びその検査方法 | |
| JP2007328289A (ja) | レチクル，半導体チップ，及び半導体装置の製造方法 | |
| JPH08250825A (ja) | 印刷配線板の位置基準マーク | |
| JP2595962B2 (ja) | 半導体装置 | |
| US6514777B2 (en) | Built-in inspection template for a printed circuit | |
| JPH0541567A (ja) | プリント配線板 | |
| JP2000028334A (ja) | パターン欠陥検査方法およびその装置 | |
| JPH0514513Y2 (ja) | ||
| JPH09214080A (ja) | プリント配線板 | |
| JPS5934154Y2 (ja) | プリント基板 | |
| JPH05283825A (ja) | 認識マーク付きプリント基板 | |
| JPH0219976B2 (ja) | ||
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JPH051099Y2 (ja) | ||
| JPS63306635A (ja) | 半導体チップのマ−キング法 | |
| JP2003198144A (ja) | マスク形成基板の検査方法 | |
| JPS6235541A (ja) | 半導体集積回路 | |
| JPH06104336A (ja) | 半導体ウェーハ及びその検査方法 | |
| JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 | |
| JPH05160544A (ja) | プリント配線板の製造方法 | |
| JPS6030136A (ja) | パタ−ンの形成方法 | |
| JP2003021606A (ja) | 透明な有機絶縁膜が塗布された配線用基板の検査方法 |