JPH05100219A - 強誘電液晶素子 - Google Patents
強誘電液晶素子Info
- Publication number
- JPH05100219A JPH05100219A JP29036091A JP29036091A JPH05100219A JP H05100219 A JPH05100219 A JP H05100219A JP 29036091 A JP29036091 A JP 29036091A JP 29036091 A JP29036091 A JP 29036091A JP H05100219 A JPH05100219 A JP H05100219A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- substrates
- wall
- ferroelectric liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/10—Geothermal energy
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 液晶表示素子の液晶駆動時にセル内での液晶
分子の移動を抑え、表示品質を向上させる。 【構成】 複数の平行な帯状の表示電極１１ａ，１１ｂ
からなる層と絶縁層１３ａ，１３ｂと配向膜１４ａ，１
４ｂとの少なくとも３つの層を表面に有する一対の電極
基板１ａ，１ｂを対向させ、両基板間に強誘電液晶１６
を封入した液晶表示素子において、少なくとも一方の電
極基板１ａの画素間１７ａに前記電極１１ａよりも高さ
が高くかつ画素間１７ａの長手方向でに分割された壁を
設ける。
分子の移動を抑え、表示品質を向上させる。 【構成】 複数の平行な帯状の表示電極１１ａ，１１ｂ
からなる層と絶縁層１３ａ，１３ｂと配向膜１４ａ，１
４ｂとの少なくとも３つの層を表面に有する一対の電極
基板１ａ，１ｂを対向させ、両基板間に強誘電液晶１６
を封入した液晶表示素子において、少なくとも一方の電
極基板１ａの画素間１７ａに前記電極１１ａよりも高さ
が高くかつ画素間１７ａの長手方向でに分割された壁を
設ける。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電液晶を用いた表
示素子に関する。
示素子に関する。
【０００２】
【従来の技術】強誘電液晶を用いた表示素子に関して
は、特開昭６１−９４０２３号公報などに示されている
ように、１ミクロンから３ミクロン位のセルギャップを
保って２枚の内面に透明電極を形成し配向処理を施した
ガラス基板を向かい合わせて構成した液晶セルに、強誘
電液晶を注入したものが知られている。
は、特開昭６１−９４０２３号公報などに示されている
ように、１ミクロンから３ミクロン位のセルギャップを
保って２枚の内面に透明電極を形成し配向処理を施した
ガラス基板を向かい合わせて構成した液晶セルに、強誘
電液晶を注入したものが知られている。
【０００３】強誘電液晶を用いた上記表示素子の特徴
は、強誘電液晶が自発分極を持つことにより外部電界と
自発分極の結合力をスイッチングに使えることと、強誘
電液晶分子の長軸方向が自発分極の分極方向と１対１に
対応しているため外部電界の極性によってスイッチング
できることである。
は、強誘電液晶が自発分極を持つことにより外部電界と
自発分極の結合力をスイッチングに使えることと、強誘
電液晶分子の長軸方向が自発分極の分極方向と１対１に
対応しているため外部電界の極性によってスイッチング
できることである。
【０００４】強誘電液晶は、一般にカイラル・スメクチ
ック液晶（ＳｍＣ＊．ＳｍＨ＊）を用いるので、バルク
状態では液晶分子長軸がねじれた配向を示すが、上述の
１ミクロンから３ミクロン位のセルギャップのセルにい
れることによって液晶分子長軸のねじれを解消すること
ができる（Ｐ２１３−Ｐ２３４ Ｎ．Ａ．ＬＡＲＫｅｔ
ａｌ，ＭＣＬＣ，１９８３，Ｖｏｌ ９４）。
ック液晶（ＳｍＣ＊．ＳｍＨ＊）を用いるので、バルク
状態では液晶分子長軸がねじれた配向を示すが、上述の
１ミクロンから３ミクロン位のセルギャップのセルにい
れることによって液晶分子長軸のねじれを解消すること
ができる（Ｐ２１３−Ｐ２３４ Ｎ．Ａ．ＬＡＲＫｅｔ
ａｌ，ＭＣＬＣ，１９８３，Ｖｏｌ ９４）。
【０００５】実際の強誘電液晶セルの構成は、図４に示
すような単純マトリックス基板を用いていた。同図にお
いて、３１はガラス基板、３２はＩＴＯのストライプ状
表示電極、３３はＳｉＯ2 の絶縁膜、３４はポリイミド
の配向膜、３５はシール部材、３６は強誘電液晶であ
る。強誘電液晶は以下ＦＬＣという。
すような単純マトリックス基板を用いていた。同図にお
いて、３１はガラス基板、３２はＩＴＯのストライプ状
表示電極、３３はＳｉＯ2 の絶縁膜、３４はポリイミド
の配向膜、３５はシール部材、３６は強誘電液晶であ
る。強誘電液晶は以下ＦＬＣという。
【０００６】
【発明が解決しようとする課題】従来のセル構成を用い
た場合には、液晶セルの耐久性に次のような問題点があ
った。
た場合には、液晶セルの耐久性に次のような問題点があ
った。
【０００７】すなわち、ＦＬＣ分子はマトリックス駆動
時の非選択信号によってもある程度動くことが知られて
いる。これは、非選択信号を印加した画素の光学応答を
取ると印加パルスと同期して光量に変動を生じているこ
となどからも明らかである。いわゆるスプレイ配向（上
下基板間で分子長軸の角度に大きくねじれのある配向）
では、このような分子のゆらぎは、それによって分子の
安定位置が変化（スイッチング）することがなければ表
示内容を保持できるので、若干のコントラストの低下以
外には問題とはならなかった。ところが、上下基板間で
の分子長軸方向の角度の変化の比較的少ない配向（以下
ユニホーム配向という）のセルにおいては、液晶分子が
電圧（例えば非選択信号）の印加によって層内を移動す
るという現象が見られる。
時の非選択信号によってもある程度動くことが知られて
いる。これは、非選択信号を印加した画素の光学応答を
取ると印加パルスと同期して光量に変動を生じているこ
となどからも明らかである。いわゆるスプレイ配向（上
下基板間で分子長軸の角度に大きくねじれのある配向）
では、このような分子のゆらぎは、それによって分子の
安定位置が変化（スイッチング）することがなければ表
示内容を保持できるので、若干のコントラストの低下以
外には問題とはならなかった。ところが、上下基板間で
の分子長軸方向の角度の変化の比較的少ない配向（以下
ユニホーム配向という）のセルにおいては、液晶分子が
電圧（例えば非選択信号）の印加によって層内を移動す
るという現象が見られる。
【０００８】この現象を図４および図５を用いて詳しく
説明する。図５（ａ）は電圧印加前のセル状態、（ｂ）
は電圧印加後のセル状態を示す。ＦＬＣ３６は表面に配
向膜３４を形成されたガラス基板３１間においてシール
部材３５内に封止される。配向膜３４としてはポリイミ
ド薄膜を用い、ラビング方向は図５（ａ）、（ｂ）とも
に下から上に向かって上下基板とも平行に行なってい
る。このような処理を行なうと、スメクチック層は図５
（ｃ）に示すようにラビング方向と直交した方向に生成
される。
説明する。図５（ａ）は電圧印加前のセル状態、（ｂ）
は電圧印加後のセル状態を示す。ＦＬＣ３６は表面に配
向膜３４を形成されたガラス基板３１間においてシール
部材３５内に封止される。配向膜３４としてはポリイミ
ド薄膜を用い、ラビング方向は図５（ａ）、（ｂ）とも
に下から上に向かって上下基板とも平行に行なってい
る。このような処理を行なうと、スメクチック層は図５
（ｃ）に示すようにラビング方向と直交した方向に生成
される。
【０００９】セル厚をらせんピッチを解除できる位に充
分に薄くした場合において、ＦＬＣ分子は２つの安定状
態を取り得るが、その内の１つの状態にセル内の全分子
の方向を揃えておく。
分に薄くした場合において、ＦＬＣ分子は２つの安定状
態を取り得るが、その内の１つの状態にセル内の全分子
の方向を揃えておく。
【００１０】この状態を＋θの状態（図５（ｄ））とす
ると、層法線に対してほぼ対称に−θの位置に他の安定
状態が存在する。
ると、層法線に対してほぼ対称に−θの位置に他の安定
状態が存在する。
【００１１】この状態（＋θ）下でセル全面に電界（例
えば、１０Ｈｚ、±８Ｖの矩形波）を印加すると、液晶
分子は＋θの層法線に対する傾きを保ったまま図５
（ａ）中の点Ａから点Ｂの方向へ層内を移動し始める。
えば、１０Ｈｚ、±８Ｖの矩形波）を印加すると、液晶
分子は＋θの層法線に対する傾きを保ったまま図５
（ａ）中の点Ａから点Ｂの方向へ層内を移動し始める。
【００１２】その結果、電圧印加を長時間続けると図５
（ｂ）に示すように、Ａ端には液晶のない部分Ｅを生じ
セル厚はＢ部の方がＡ部より厚くなる。このような現象
は、液晶分子が−θの状態にある場合にはＢ端からＡ端
に向って層内を液晶が移動してＥ部のような液晶のない
空隙部がＢ端に生じる。
（ｂ）に示すように、Ａ端には液晶のない部分Ｅを生じ
セル厚はＢ部の方がＡ部より厚くなる。このような現象
は、液晶分子が−θの状態にある場合にはＢ端からＡ端
に向って層内を液晶が移動してＥ部のような液晶のない
空隙部がＢ端に生じる。
【００１３】このような現象は２０時間〜５０時間とい
う比較的短い時間に生じる。Ｅ部のような電気光学的に
コントロールのできない部分の存在が表示品質上望まし
くないのはもちろんのこと、Ａ部とＢ部のセル厚が時間
によって変化するのでは液晶パネル全体の駆動制御が難
しく、ＦＬＣを用いた光学素子としては大きな問題とな
っていた。
う比較的短い時間に生じる。Ｅ部のような電気光学的に
コントロールのできない部分の存在が表示品質上望まし
くないのはもちろんのこと、Ａ部とＢ部のセル厚が時間
によって変化するのでは液晶パネル全体の駆動制御が難
しく、ＦＬＣを用いた光学素子としては大きな問題とな
っていた。
【００１４】本発明は、上記従来技術の欠点に鑑みなさ
れたものであって、液晶駆動時にセル内での液晶分子の
移動を抑え、表示品質を向上させた液晶表示素子の提供
を目的とする。
れたものであって、液晶駆動時にセル内での液晶分子の
移動を抑え、表示品質を向上させた液晶表示素子の提供
を目的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明によれば、複数の平行な帯状の表示電極から
なる層と絶縁層と配向膜との少なくとも３つの層を表面
に有する一対の電極基板を対向させ、両基板間に強誘電
液晶を封入した液晶表示素子において、少なくとも一方
の電極基板の画素間に前記電極よりも高さが高くかつ画
素間の長手方向に分割された壁を設けたことを特徴とす
る。
め、本発明によれば、複数の平行な帯状の表示電極から
なる層と絶縁層と配向膜との少なくとも３つの層を表面
に有する一対の電極基板を対向させ、両基板間に強誘電
液晶を封入した液晶表示素子において、少なくとも一方
の電極基板の画素間に前記電極よりも高さが高くかつ画
素間の長手方向に分割された壁を設けたことを特徴とす
る。
【００１６】ここで画素間とは、液晶層の上下、少なく
とも一方に表示電極がない部分を呼び画素内とは液晶層
の上下に表示電極のある部分を言う。
とも一方に表示電極がない部分を呼び画素内とは液晶層
の上下に表示電極のある部分を言う。
【００１７】
【作用】すなわち、本発明は、画素内における液晶分子
の移動を他の画素へ拡大させないために、画素間に壁を
設け、液晶分子の移動を防止しようとするものである。
さらに、壁を分割し、注入時の液晶の入りやすさを考慮
し、しかもセルギャップを制御しやすくしている。
の移動を他の画素へ拡大させないために、画素間に壁を
設け、液晶分子の移動を防止しようとするものである。
さらに、壁を分割し、注入時の液晶の入りやすさを考慮
し、しかもセルギャップを制御しやすくしている。
【００１８】壁はＦＬＣ分子の移動を抑制する目的で設
けられる。このためには、壁を表示電極（透明電極、例
えばＩＴＯ膜など）よりも高く設定する必要がある。こ
の高さの差が０．４μｍよりも小さいとＦＬＣの移動を
防ぐことができない。
けられる。このためには、壁を表示電極（透明電極、例
えばＩＴＯ膜など）よりも高く設定する必要がある。こ
の高さの差が０．４μｍよりも小さいとＦＬＣの移動を
防ぐことができない。
【００１９】
【実施例】以下、実施例に基づき本発明をさらに詳しく
説明する。
説明する。
【００２０】図１および図２は、本発明の一実施例に係
る強誘電液晶表示素子の構成を示す。図１は断面図を示
し、画素間に壁を設けている。図１において、１ａ，１
ｂはガラス基板、１１ａ，１１ｂは透明電極（表示電
極）、１２ａ，１２ｂは金属補助電極、１３ａ，１３ｂ
は絶縁膜、１４ａ，１４ｂは配向膜、１５はギャップ
材、１６はＦＬＣ材料、１７ａ，１７ｂは画素間、１８
ａ，１８ｂはＦＬＣ移動防止用の壁である。図２は平面
図であり、画素間１７ａ，１７ｂと壁１８ａ，１８ｂを
強調して示してある。図１、図２共に、両基板１ａ，１
ｂに壁を設けている。ＦＬＣ１６の移動による欠陥はラ
ビングに対して垂直な方向に発生するため、ラビングが
電極１１ａ（１１ｂ）に対して平行、もしくは垂直にな
されている場合、上記の欠陥を防止するための壁はラビ
ング方向と平行に設ければ良いことになる。しかし、よ
り効率的にＦＬＣの移動を抑え込むにためは、ラビング
方向と垂直方向にも壁を設置しておくことが好ましい。
また、壁を設けた後のＦＬＣの注入やセルギャップ制御
を考慮すると、壁の設置される面積はなるべく小さい方
が好ましい。本発明を実施するに当たっての予備検討に
おいては、両基板の画素間すべてに壁を設けた場合、Ｆ
ＬＣの注入は不完全であり、なおかつ、壁の高さによっ
て、セルギャップが影響を受けることもわかった。上記
検討結果に鑑み、少なくとも両基板に壁が設けてあると
きは、壁が交差する部分は共に壁を無くすことが必要で
ある。壁の長さに関しては、画素電極の半分であっても
効果があることがわかった。一方、壁が片側の基板にの
み形成されている場合でも、注入とセルギャップへの影
響を極力抑えるためには、画素間部分または対向の補助
電極１２ａ（１２ｂ）と交差する部分を分割することが
好ましい。
る強誘電液晶表示素子の構成を示す。図１は断面図を示
し、画素間に壁を設けている。図１において、１ａ，１
ｂはガラス基板、１１ａ，１１ｂは透明電極（表示電
極）、１２ａ，１２ｂは金属補助電極、１３ａ，１３ｂ
は絶縁膜、１４ａ，１４ｂは配向膜、１５はギャップ
材、１６はＦＬＣ材料、１７ａ，１７ｂは画素間、１８
ａ，１８ｂはＦＬＣ移動防止用の壁である。図２は平面
図であり、画素間１７ａ，１７ｂと壁１８ａ，１８ｂを
強調して示してある。図１、図２共に、両基板１ａ，１
ｂに壁を設けている。ＦＬＣ１６の移動による欠陥はラ
ビングに対して垂直な方向に発生するため、ラビングが
電極１１ａ（１１ｂ）に対して平行、もしくは垂直にな
されている場合、上記の欠陥を防止するための壁はラビ
ング方向と平行に設ければ良いことになる。しかし、よ
り効率的にＦＬＣの移動を抑え込むにためは、ラビング
方向と垂直方向にも壁を設置しておくことが好ましい。
また、壁を設けた後のＦＬＣの注入やセルギャップ制御
を考慮すると、壁の設置される面積はなるべく小さい方
が好ましい。本発明を実施するに当たっての予備検討に
おいては、両基板の画素間すべてに壁を設けた場合、Ｆ
ＬＣの注入は不完全であり、なおかつ、壁の高さによっ
て、セルギャップが影響を受けることもわかった。上記
検討結果に鑑み、少なくとも両基板に壁が設けてあると
きは、壁が交差する部分は共に壁を無くすことが必要で
ある。壁の長さに関しては、画素電極の半分であっても
効果があることがわかった。一方、壁が片側の基板にの
み形成されている場合でも、注入とセルギャップへの影
響を極力抑えるためには、画素間部分または対向の補助
電極１２ａ（１２ｂ）と交差する部分を分割することが
好ましい。
【００２１】以下に具体的に本発明の実施例を説明す
る。図１のガラス基板１ａの上にＩＴＯ膜をスパッタ法
で１５００Å形成し、その上にＭｏ膜をスパッタ法で１
５００Å形成する。次に、フォトリソ工程を通しＩＴＯ
ストライプ電極のマスクを用いて上記ＩＴＯ膜とＭｏ膜
をエッチングしパターニングする。これにより、同じパ
ターンのＩＴＯ膜とＭｏ膜が形成される。この基板上に
ネガ型感光性ポリアミド（またはポリイミド）を８００
０Å塗布し、この基板１ｂを被露光基板として対向基板
１ｂの画素間１７ｂに対する領域を遮光するマスクを用
い、被露光基板１ａを裏面から露光する。これを現像液
を用いてパターニングすると、図２のように、対向基板
１ｂの画素間１７ｂに対向する部分で分割された壁１８
ａが画素間１７ａに形成された片側基板１ａが得られ
る。この基板１ａをフォトリソ工程を通してＭｏ膜をパ
ターニングし、補助電極１２ａを形成する。さらに、こ
の上に絶縁層１３ａおよび配向膜層１４ａを形成し、配
向膜層１４ａをラビングする。対向基板１ｂ側も同様に
形成し、セルギャップが１．２μｍとなるようにギャッ
プ材１５を散布して貼り合わせ、ＦＬＣ１６を注入し、
注入口を封口してパネルを製作した。
る。図１のガラス基板１ａの上にＩＴＯ膜をスパッタ法
で１５００Å形成し、その上にＭｏ膜をスパッタ法で１
５００Å形成する。次に、フォトリソ工程を通しＩＴＯ
ストライプ電極のマスクを用いて上記ＩＴＯ膜とＭｏ膜
をエッチングしパターニングする。これにより、同じパ
ターンのＩＴＯ膜とＭｏ膜が形成される。この基板上に
ネガ型感光性ポリアミド（またはポリイミド）を８００
０Å塗布し、この基板１ｂを被露光基板として対向基板
１ｂの画素間１７ｂに対する領域を遮光するマスクを用
い、被露光基板１ａを裏面から露光する。これを現像液
を用いてパターニングすると、図２のように、対向基板
１ｂの画素間１７ｂに対向する部分で分割された壁１８
ａが画素間１７ａに形成された片側基板１ａが得られ
る。この基板１ａをフォトリソ工程を通してＭｏ膜をパ
ターニングし、補助電極１２ａを形成する。さらに、こ
の上に絶縁層１３ａおよび配向膜層１４ａを形成し、配
向膜層１４ａをラビングする。対向基板１ｂ側も同様に
形成し、セルギャップが１．２μｍとなるようにギャッ
プ材１５を散布して貼り合わせ、ＦＬＣ１６を注入し、
注入口を封口してパネルを製作した。
【００２２】このようにして製作したパネルは、注入欠
陥も、注入に時間がかかるというプロセス欠陥も無く、
またセルギャップの制御も容易であった。また、このパ
ネルを実装し駆動したところ、１０００時間以上、欠陥
は見られなかった。
陥も、注入に時間がかかるというプロセス欠陥も無く、
またセルギャップの制御も容易であった。また、このパ
ネルを実装し駆動したところ、１０００時間以上、欠陥
は見られなかった。
【００２３】
【他の実施例】図３のガラス基板１ａの上にＩＴＯ膜を
スパッタ法で１５００Å形成し、その上にＭｏ膜をスパ
ッタ法で１５００Å形成する。次に、フォトリソ工程を
通しＩＴＯストライプ電極のマスクを用いて上記ＩＴＯ
膜とＭｏ膜をエッチングしパターニングする。これによ
り、同じパターンのＩＴＯ膜とＭｏ膜が形成される。こ
の基板上にネガ型感光性ポリアミド（またはポリイミ
ド）を８０００Å塗布し、この基板１ａを被露光基板と
して対向基板１ｂの画素間１７ｂおよび金属電極１２ｂ
に対する領域を遮光するマスクを用い、被露光基板１ａ
を裏面から露光する。これを現像液を用いてパターニン
グすると、図３のような、対向基板１ｂの画素間１７ｂ
および金属電極１２ｂに対向する部分で分割された壁１
８ａが画素間（不図示）に形成された片側基板１ａが得
られる。この基板１ａをフォトリソ工程を通してＭｏ膜
をパターニングし、補助電極１２ａを形成する。さら
に、この上に絶縁層１３ａおよび配向膜層１４ａを形成
し、配向膜層１４ａをラビングする。対向基板側１ｂ側
は壁を除いて同様に形成し、セルギャップが１．１μｍ
となるようにギャップ材１５を散布して貼り合わせ、Ｆ
ＬＣ１６を注入し、封口してパネルを製作した。
スパッタ法で１５００Å形成し、その上にＭｏ膜をスパ
ッタ法で１５００Å形成する。次に、フォトリソ工程を
通しＩＴＯストライプ電極のマスクを用いて上記ＩＴＯ
膜とＭｏ膜をエッチングしパターニングする。これによ
り、同じパターンのＩＴＯ膜とＭｏ膜が形成される。こ
の基板上にネガ型感光性ポリアミド（またはポリイミ
ド）を８０００Å塗布し、この基板１ａを被露光基板と
して対向基板１ｂの画素間１７ｂおよび金属電極１２ｂ
に対する領域を遮光するマスクを用い、被露光基板１ａ
を裏面から露光する。これを現像液を用いてパターニン
グすると、図３のような、対向基板１ｂの画素間１７ｂ
および金属電極１２ｂに対向する部分で分割された壁１
８ａが画素間（不図示）に形成された片側基板１ａが得
られる。この基板１ａをフォトリソ工程を通してＭｏ膜
をパターニングし、補助電極１２ａを形成する。さら
に、この上に絶縁層１３ａおよび配向膜層１４ａを形成
し、配向膜層１４ａをラビングする。対向基板側１ｂ側
は壁を除いて同様に形成し、セルギャップが１．１μｍ
となるようにギャップ材１５を散布して貼り合わせ、Ｆ
ＬＣ１６を注入し、封口してパネルを製作した。
【００２４】このようにして製作したパネルは、注入欠
陥も、注入に時間がかかるというプロセス欠陥も無く、
またセルギャップの制御も容易であった。また、このパ
ネルを実装し駆動したところ、１０００時間以上、欠陥
は見られなかった。
陥も、注入に時間がかかるというプロセス欠陥も無く、
またセルギャップの制御も容易であった。また、このパ
ネルを実装し駆動したところ、１０００時間以上、欠陥
は見られなかった。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
少なくとも一方の基板の画素間に分割された壁を設ける
ことにより、ＦＬＣの駆動時の移動を防止することがで
き、しかも注入不良がなく、注入速度を速めることがで
き、かつセルギャップ制御が容易であるという効果が実
現される。
少なくとも一方の基板の画素間に分割された壁を設ける
ことにより、ＦＬＣの駆動時の移動を防止することがで
き、しかも注入不良がなく、注入速度を速めることがで
き、かつセルギャップ制御が容易であるという効果が実
現される。
【図１，図２】 本発明の一実施例に係る強誘電液晶表
示素子の構成を示す断面図および平面図である。
示素子の構成を示す断面図および平面図である。
【図３】 本発明の他の実施例に係る強誘電液晶表示素
子の構成を示す断面図である。
子の構成を示す断面図である。
【図４】 従来の液晶セルの断面図および電極パターン
図である。
図である。
【図５】 従来技術の説明図である。
１ａ，１ｂ：ガラス基板、１１ａ，１１ｂ：透明電極
（表示電極）、１２ａ，１２ｂ：金属補助電極、１３
ａ，１３ｂ：絶縁膜、１４ａ，１４ｂ：配向膜、１５：
ギャップ材、１６：ＦＬＣ材料、１７ａ，１７ｂ：画素
間、１８ａ，１８ｂ：ＦＬＣ移動防止壁、３１：ガラス
基板、３２：ＩＴＯストライプ電極、３３：ＳｉＯ2 絶
縁膜、３４：ポリイミド配向膜、３５：シール部材、３
６：液晶。
（表示電極）、１２ａ，１２ｂ：金属補助電極、１３
ａ，１３ｂ：絶縁膜、１４ａ，１４ｂ：配向膜、１５：
ギャップ材、１６：ＦＬＣ材料、１７ａ，１７ｂ：画素
間、１８ａ，１８ｂ：ＦＬＣ移動防止壁、３１：ガラス
基板、３２：ＩＴＯストライプ電極、３３：ＳｉＯ2 絶
縁膜、３４：ポリイミド配向膜、３５：シール部材、３
６：液晶。
Claims (3)
- 【請求項１】 複数の平行な帯状の表示電極からなる層
と絶縁層と配向膜との少なくとも３つの層を表面に有す
る一対の電極基板を対向させ、両基板間に強誘電液晶を
封入した液晶表示素子において、少なくとも一方の電極
基板の画素間に前記電極よりも高さが高くかつ画素間の
長手方向に分割された壁を設けたことを特徴とする強誘
電液晶素子。 - 【請求項２】 前記壁が前記両基板に設けられており、
かつ両基板の壁が互いに交差する部分で分割されている
請求項１に記載した強誘電液晶素子。 - 【請求項３】 前記壁の高さが、前記表示電極の高さよ
りも少なくとも０．４μｍ以上高いことを特徴とする請
求項１に記載した強誘電液晶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29036091A JPH05100219A (ja) | 1991-10-11 | 1991-10-11 | 強誘電液晶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29036091A JPH05100219A (ja) | 1991-10-11 | 1991-10-11 | 強誘電液晶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100219A true JPH05100219A (ja) | 1993-04-23 |
Family
ID=17755028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29036091A Pending JPH05100219A (ja) | 1991-10-11 | 1991-10-11 | 強誘電液晶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100219A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760089B1 (en) | 1999-03-11 | 2004-07-06 | Nec Lcd Technologies Ltd. | Liquid crystal display and manufacturing method thereof |
-
1991
- 1991-10-11 JP JP29036091A patent/JPH05100219A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760089B1 (en) | 1999-03-11 | 2004-07-06 | Nec Lcd Technologies Ltd. | Liquid crystal display and manufacturing method thereof |
| US6954250B2 (en) | 1999-03-11 | 2005-10-11 | Nec Lcd Technologies, Ltd. | Liquid crystal display and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924757B2 (ja) | 液晶素子 | |
| KR20020078897A (ko) | 강유전성 액정 표시소자 및 그 제조방법 | |
| WO2000039630A1 (en) | Liquid crystal display | |
| JP2775527B2 (ja) | カイラルスメクチック液晶素子 | |
| US5276542A (en) | Ferroelectric liquid crystal apparatus having temperature compensation control circuit | |
| JP2000321588A (ja) | 液晶表示装置 | |
| JPH05100219A (ja) | 強誘電液晶素子 | |
| EP0525673B1 (en) | Liquid crystal device | |
| JP3086992B2 (ja) | 強誘電性液晶素子 | |
| JPH10293307A (ja) | 液晶表示パネル | |
| JP3539727B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0588154A (ja) | 強誘電液晶素子 | |
| JP2775528B2 (ja) | カイラルスメクチック液晶素子 | |
| JPH0368924A (ja) | 液晶表示装置 | |
| JPH05203933A (ja) | 強誘電性液晶素子 | |
| KR0161377B1 (ko) | 강유전성 액정표시소자 | |
| JPH07120762A (ja) | 液晶表示装置およびその製造方法 | |
| KR100802306B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR100503898B1 (ko) | (반)강유전성 액정표시장치 제조방법 | |
| JP2000206536A (ja) | 液晶素子 | |
| JP2001337352A (ja) | 液晶表示装置 | |
| JPH11174451A (ja) | 液晶表示装置 | |
| JP3182405B2 (ja) | 強誘電性液晶表示装置 | |
| JP3094013B2 (ja) | 強誘電性液晶表示装置 | |
| JP3239310B2 (ja) | 強誘電性液晶表示素子 |