JPH05101200A - オプシヨン設定回路 - Google Patents
オプシヨン設定回路Info
- Publication number
- JPH05101200A JPH05101200A JP3290965A JP29096591A JPH05101200A JP H05101200 A JPH05101200 A JP H05101200A JP 3290965 A JP3290965 A JP 3290965A JP 29096591 A JP29096591 A JP 29096591A JP H05101200 A JPH05101200 A JP H05101200A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microcomputer
- output
- period
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータの回路規模が大きくなら
ないように配慮したオプション設定回路を提供する。 【構成】マイクロコンピュータ動作用の第１メモリと、
該マイクロコンピュータの機能に関するオプション用の
第２メモリと、プログラムカウンタと、該プログラムカ
ウンタの出力により前記第１メモリを駆動する期間と前
記プログラムカウンタの出力により前記第２メモリを駆
動する期間を形成するメモリ駆動期間切換手段と、から
成るマイクロコンピュータにおけるオプション設定回
路。
ないように配慮したオプション設定回路を提供する。 【構成】マイクロコンピュータ動作用の第１メモリと、
該マイクロコンピュータの機能に関するオプション用の
第２メモリと、プログラムカウンタと、該プログラムカ
ウンタの出力により前記第１メモリを駆動する期間と前
記プログラムカウンタの出力により前記第２メモリを駆
動する期間を形成するメモリ駆動期間切換手段と、から
成るマイクロコンピュータにおけるオプション設定回
路。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
おいて、その機能のオプションを設定するオプション設
定回路に関するものである。
おいて、その機能のオプションを設定するオプション設
定回路に関するものである。
【０００２】
【従来の技術】マイクロコンピュータでは例えば図３に
示す如きＩ／Ｏ回路においてインバ−タ５１にパッド５
０を介して入力される信号がロ−レベル「０」だけであ
る場合（パッド５０に接続されるスイッチ回路がＣＭＯ
Ｓ出力回路である場合は「０」と「１」の信号が入力さ
れるが、例えばｎチャンネルオ−プンドレイン出力回路
である場合は「０」の信号しか入ってこない）にはＩ／
Ｏ回路において「１」の信号を作成しなければならない
ので、ラインＬを電源ライン２にプルアップしなければ
ならない。そして、ラインＬを電源ライン２にプルアッ
プするか否かを設定するとき、トランジスタ１をＯＮ状
態にするか、ＯＦＦ状態にするかを設定することが行わ
れるが、その方法としてトランジスタ１の入力に接続さ
れたスイッチ４を設け、マスクでこのスイッチ４を電源
ライン２に接続するか、接地ライン３に接続するかを決
める方法以外に、図４に示す如くトランジスタ１の制御
電極に接続されたフリップフロップ５の出力を１にする
か０にするかによってトランジスタのＯＮ／ＯＦＦ状態
を設定する方法がある。後者の場合、オプション用のメ
モリ６が設けられ、このメモリ６の出力データ（１又は
０）に基づいてフリップフロップ５の出力が決まり、ト
ランジスタ１の状態が決まる。尚、オプション設定内容
は以上の例のみでなく、例えばオプションによりファン
クション動作を変更したり、出力構成を変更したりする
ものでも構わない。
示す如きＩ／Ｏ回路においてインバ−タ５１にパッド５
０を介して入力される信号がロ−レベル「０」だけであ
る場合（パッド５０に接続されるスイッチ回路がＣＭＯ
Ｓ出力回路である場合は「０」と「１」の信号が入力さ
れるが、例えばｎチャンネルオ−プンドレイン出力回路
である場合は「０」の信号しか入ってこない）にはＩ／
Ｏ回路において「１」の信号を作成しなければならない
ので、ラインＬを電源ライン２にプルアップしなければ
ならない。そして、ラインＬを電源ライン２にプルアッ
プするか否かを設定するとき、トランジスタ１をＯＮ状
態にするか、ＯＦＦ状態にするかを設定することが行わ
れるが、その方法としてトランジスタ１の入力に接続さ
れたスイッチ４を設け、マスクでこのスイッチ４を電源
ライン２に接続するか、接地ライン３に接続するかを決
める方法以外に、図４に示す如くトランジスタ１の制御
電極に接続されたフリップフロップ５の出力を１にする
か０にするかによってトランジスタのＯＮ／ＯＦＦ状態
を設定する方法がある。後者の場合、オプション用のメ
モリ６が設けられ、このメモリ６の出力データ（１又は
０）に基づいてフリップフロップ５の出力が決まり、ト
ランジスタ１の状態が決まる。尚、オプション設定内容
は以上の例のみでなく、例えばオプションによりファン
クション動作を変更したり、出力構成を変更したりする
ものでも構わない。
【０００３】このようなオプション用メモリ６を有する
マイクロコンピュータは図５に示すようにマイクロコン
ピュータ部７とオプション設定回路８を有するワンチッ
プ３０として構成されており、そのマイクロコンピュー
タ部７はマイクロコンピュータ動作用のメモリ（ＲＯ
Ｍ）９と、それを動かすプログラムカウンタ１０と、メ
モリ９の出力データを受けるＣＰＵ１１等を有してお
り、一方オプション設定回路８はオプション用のメモリ
６とそれを駆動するオプション設定アドレッシングカウ
ンタ１２を有している。図６は従来例の構成を更に詳細
に示しており、前記メモリ６及び９、プログラムカウン
タ１０、アドレッシングカウンタ１２以外に、１３はタ
イミングジェネレータ、１４はアドレスデコーダ、１５
はインストラクションデコーダ、１６はアドレスデコー
ダである。
マイクロコンピュータは図５に示すようにマイクロコン
ピュータ部７とオプション設定回路８を有するワンチッ
プ３０として構成されており、そのマイクロコンピュー
タ部７はマイクロコンピュータ動作用のメモリ（ＲＯ
Ｍ）９と、それを動かすプログラムカウンタ１０と、メ
モリ９の出力データを受けるＣＰＵ１１等を有してお
り、一方オプション設定回路８はオプション用のメモリ
６とそれを駆動するオプション設定アドレッシングカウ
ンタ１２を有している。図６は従来例の構成を更に詳細
に示しており、前記メモリ６及び９、プログラムカウン
タ１０、アドレッシングカウンタ１２以外に、１３はタ
イミングジェネレータ、１４はアドレスデコーダ、１５
はインストラクションデコーダ、１６はアドレスデコー
ダである。
【０００４】
【発明が解決しようとする課題】上述したように従来の
オプション設定回路はオプションメモリの出力データを
設定するのに専用のアドレッシングカウンタ１２及びア
ドレスデコーダ１６を有しているためチップが、その
分、大きくなっていた。一般に半導体装置において回路
規模が大きいと、コスト低減や信頼性の向上を図るのが
難しくなるという問題がある。本発明はこのような点に
鑑みなされたものであって、マイクロコンピュータの回
路規模が大きくならないように配慮したオプション設定
回路を提供することを目的とする。
オプション設定回路はオプションメモリの出力データを
設定するのに専用のアドレッシングカウンタ１２及びア
ドレスデコーダ１６を有しているためチップが、その
分、大きくなっていた。一般に半導体装置において回路
規模が大きいと、コスト低減や信頼性の向上を図るのが
難しくなるという問題がある。本発明はこのような点に
鑑みなされたものであって、マイクロコンピュータの回
路規模が大きくならないように配慮したオプション設定
回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成する本
発明のオプション設定回路は、マイクロコンピュータ動
作用の第１メモリと、該マイクロコンピュータの機能に
関するオプション用の第２メモリと、プログラムカウン
タと、該プログラムカウンタの出力により前記第１メモ
リを駆動する期間と前記プログラムカウンタの出力によ
り前記第２メモリを駆動する期間を形成するメモリ駆動
期間切換手段とから構成される。
発明のオプション設定回路は、マイクロコンピュータ動
作用の第１メモリと、該マイクロコンピュータの機能に
関するオプション用の第２メモリと、プログラムカウン
タと、該プログラムカウンタの出力により前記第１メモ
リを駆動する期間と前記プログラムカウンタの出力によ
り前記第２メモリを駆動する期間を形成するメモリ駆動
期間切換手段とから構成される。
【０００６】
【作用】このような構成によると、１つのプログラムカ
ウンタがマイクロコンピュータ動作用の第１メモリとオ
プション用の第２メモリに対し共用されることになり、
オプション専用のアドレッシングカウンタが省略される
ので、その分、回路規模が小さくなる。従って、このよ
うな構成をマイクロコンピュ−タに設けるとマイクロコ
ンピュ−タを小型にできる。
ウンタがマイクロコンピュータ動作用の第１メモリとオ
プション用の第２メモリに対し共用されることになり、
オプション専用のアドレッシングカウンタが省略される
ので、その分、回路規模が小さくなる。従って、このよ
うな構成をマイクロコンピュ−タに設けるとマイクロコ
ンピュ−タを小型にできる。
【０００７】
【実施例】本発明を実施した図１において、ワンチップ
２０内に、タイミングジェネレータ２１、このタイミン
グジェネレータ２１からのタイミング信号で動作するプ
ログラムカウンタ２２、そのプログラムカウンタ２２の
出力をデコードし、デコード出力をマイクロコンピュー
タのメモリ（ＲＯＭ）２５とオプションメモリ２７に与
えるアドレスデコーダ２３、外部からのリセット信号に
よりリセットコントロール信号を形成しメモリ２５、２
７の動作期間を制御するリセットコントロール信号形成
回路２８とが設けられている。尚、２６はインストラク
ションデコーダである。メモリ２７の出力は図４に示す
如きＩ／Ｏ回路のトランジスタ１を制御するフリップフ
ロップ５に与えられる。
２０内に、タイミングジェネレータ２１、このタイミン
グジェネレータ２１からのタイミング信号で動作するプ
ログラムカウンタ２２、そのプログラムカウンタ２２の
出力をデコードし、デコード出力をマイクロコンピュー
タのメモリ（ＲＯＭ）２５とオプションメモリ２７に与
えるアドレスデコーダ２３、外部からのリセット信号に
よりリセットコントロール信号を形成しメモリ２５、２
７の動作期間を制御するリセットコントロール信号形成
回路２８とが設けられている。尚、２６はインストラク
ションデコーダである。メモリ２７の出力は図４に示す
如きＩ／Ｏ回路のトランジスタ１を制御するフリップフ
ロップ５に与えられる。
【０００８】図１の回路において、マイクロコンピュー
タに外部から図２に示す外部リセット信号（負論理）
（ｂ）が入ると、リセットコントロール信号形成回路２
８はその外部リセット解除時から更に、ある一定の間は
ハイレベルをメモリ２５に与え該メモリ２５を不作動に
し、それ以降は動作状態とする。従って、図２（ａ）に
示すよにマイクロコンピュータは外部リセット解除後、
リセット期間Ｔ１と動作期間Ｔ２が存在することにな
る。そして、リセットコントロール信号形成回路２８で
形成されたコントロール信号（ｄ）によってメモリ２７
はリセット期間Ｔ１において動作期間Ｗが与えられ、こ
の期間Ｗにアドレスデコーダ２３の出力（従ってプログ
ラムカウンタ２２の出力）に基づいてオプション設定デ
ータを出力し、これによりマイクロコンピュータのオプ
ション設定がなされる。
タに外部から図２に示す外部リセット信号（負論理）
（ｂ）が入ると、リセットコントロール信号形成回路２
８はその外部リセット解除時から更に、ある一定の間は
ハイレベルをメモリ２５に与え該メモリ２５を不作動に
し、それ以降は動作状態とする。従って、図２（ａ）に
示すよにマイクロコンピュータは外部リセット解除後、
リセット期間Ｔ１と動作期間Ｔ２が存在することにな
る。そして、リセットコントロール信号形成回路２８で
形成されたコントロール信号（ｄ）によってメモリ２７
はリセット期間Ｔ１において動作期間Ｗが与えられ、こ
の期間Ｗにアドレスデコーダ２３の出力（従ってプログ
ラムカウンタ２２の出力）に基づいてオプション設定デ
ータを出力し、これによりマイクロコンピュータのオプ
ション設定がなされる。
【０００９】尚、本実施例はリセットコントロール信号
形成回路２８の出力によりメモリ２５、２７を作動、不
作動としたが、アドレスデコーダの出力側にマルチプレ
クサ等の切換回路を接続し、この切換回路をリセットコ
ントロール信号形成回路２８の出力によりコントロール
してアドレスデコーダ２３の出力（従ってプログラムカ
ウンタ２２の出力）をメモリ２５と２７に択一的に与え
るようにしてもよい。
形成回路２８の出力によりメモリ２５、２７を作動、不
作動としたが、アドレスデコーダの出力側にマルチプレ
クサ等の切換回路を接続し、この切換回路をリセットコ
ントロール信号形成回路２８の出力によりコントロール
してアドレスデコーダ２３の出力（従ってプログラムカ
ウンタ２２の出力）をメモリ２５と２７に択一的に与え
るようにしてもよい。
【００１０】また、上記実施例のマイクロコンピュータ
はメモリが樹脂でモールドされていて書換えが１度しか
できないワンタイム・マイクロコンピュータであっても
よく、また前記樹脂でのモールドでなく何回も書換えが
できるマルチタイム・マイクロコンピュータであっても
よい。
はメモリが樹脂でモールドされていて書換えが１度しか
できないワンタイム・マイクロコンピュータであっても
よく、また前記樹脂でのモールドでなく何回も書換えが
できるマルチタイム・マイクロコンピュータであっても
よい。
【００１１】
【発明の効果】以上説明したように本発明によれば、マ
イクロコンピュータ動作用のメモリを駆動するプログラ
ムカウンタを利用してオプション設定用のメモリを駆動
するので、オプション専用のプログラムカウンタ（更に
はそのアドレスデコーダ）が不要となり、その分、回路
規模が縮小し、コストダウン、信頼性の向上等が期待で
きる。また、上記本発明の構成をマイクロコンピュ−タ
に設けるとマイクロコンピュ−タを従来のものよりも小
型で信頼性の高いものとすることができる。
イクロコンピュータ動作用のメモリを駆動するプログラ
ムカウンタを利用してオプション設定用のメモリを駆動
するので、オプション専用のプログラムカウンタ（更に
はそのアドレスデコーダ）が不要となり、その分、回路
規模が縮小し、コストダウン、信頼性の向上等が期待で
きる。また、上記本発明の構成をマイクロコンピュ−タ
に設けるとマイクロコンピュ−タを従来のものよりも小
型で信頼性の高いものとすることができる。
【図１】 本発明を実施したマイクロコンピュータの要
部ブロック図。
部ブロック図。
【図２】 その動作を説明するためのタイムチャート
図。
図。
【図３】 マイクロコンピュータのオプションの例を示
す図。
す図。
【図４】 マイクロコンピュータのオプションの他の例
を示す図。
を示す図。
【図５】 従来例の要部ブロック図。
【図６】 図５の詳細ブロック図。
２１ タイミングジェネレータ ２２ プログラムカウンタ ２３ アドレスデコーダ ２５ マイクロコンピュータ駆動用メモリ（第１メモ
リ） ２７ オプション設定用メモリ（第２メモリ） ２８ リセットコントロール信号形成回路
リ） ２７ オプション設定用メモリ（第２メモリ） ２８ リセットコントロール信号形成回路
Claims (3)
- 【請求項１】マイクロコンピュータ動作用の第１メモリ
と、該マイクロコンピュータの機能に関するオプション
用の第２メモリと、プログラムカウンタと、該プログラ
ムカウンタの出力により前記第１メモリを駆動する期間
と前記プログラムカウンタの出力により前記第２メモリ
を駆動する期間を形成するメモリ駆動期間切換手段と、
から成るマイクロコンピュータにおけるオプション設定
回路。 - 【請求項２】前記メモリ駆動期間切換手段は前記マイク
ロコンピュータのリセット期間に前記プログラムカウン
タの出力を前記第２メモリに与えることを特徴とする請
求項１に記載のオプション設定回路。 - 【請求項３】マイクロコンピュータ動作用の第１メモリ
と、該マイクロコンピュータの機能に関するオプション
用の第２メモリと、プログラムカウンタと、該プログラ
ムカウンタの出力により前記第１メモリを駆動する期間
と前記プログラムカウンタの出力により前記第２メモリ
を駆動する期間を形成するメモリ駆動期間切換手段と、
を備えるマイクロコンピュ−タ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290965A JPH05101200A (ja) | 1991-10-09 | 1991-10-09 | オプシヨン設定回路 |
| EP92117219A EP0536756B1 (en) | 1991-10-09 | 1992-10-08 | A microcomputer and its option setting circuit |
| DE1992625665 DE69225665T2 (de) | 1991-10-09 | 1992-10-08 | Mikrorechner und seine Optioneneinstellungsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3290965A JPH05101200A (ja) | 1991-10-09 | 1991-10-09 | オプシヨン設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101200A true JPH05101200A (ja) | 1993-04-23 |
Family
ID=17762738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3290965A Pending JPH05101200A (ja) | 1991-10-09 | 1991-10-09 | オプシヨン設定回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0536756B1 (ja) |
| JP (1) | JPH05101200A (ja) |
| DE (1) | DE69225665T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700402B1 (fr) * | 1993-01-13 | 1995-04-07 | Sgs Thomson Microelectronics | Microcontrôleur à mémoire électriquement programmable multimode. |
| FR2790117B1 (fr) * | 1999-02-19 | 2001-09-14 | St Microelectronics Sa | Procede de configuration d'un microcontroleur en mode initialisation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4783606A (en) * | 1987-04-14 | 1988-11-08 | Erich Goetting | Programming circuit for programmable logic array I/O cell |
-
1991
- 1991-10-09 JP JP3290965A patent/JPH05101200A/ja active Pending
-
1992
- 1992-10-08 DE DE1992625665 patent/DE69225665T2/de not_active Expired - Fee Related
- 1992-10-08 EP EP92117219A patent/EP0536756B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69225665D1 (de) | 1998-07-02 |
| DE69225665T2 (de) | 1999-01-28 |
| EP0536756A1 (en) | 1993-04-14 |
| EP0536756B1 (en) | 1998-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315174A (en) | Programmable output slew rate control | |
| KR100304196B1 (ko) | 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러 | |
| JPH02130023A (ja) | マルチファンクション・プログラマブル・ロジック・デバイス | |
| KR970063272A (ko) | 응용 주문형 집적 회로(asic) 및 그 제조 방법과, 데이터 처리기 및 응용 주문형 집적 회로에 의해 제어되는 장치 | |
| KR20030085046A (ko) | 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록 | |
| EP0536756B1 (en) | A microcomputer and its option setting circuit | |
| KR970028938A (ko) | 외부 리셋 회로를 구비한 모뎀 장치 | |
| JPH1141086A (ja) | 集積回路 | |
| JPH0398188A (ja) | Ｉｃカード | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP2647923B2 (ja) | 論理回路 | |
| JP2679093B2 (ja) | Ｉｃメモリーカード | |
| JPS5918515Y2 (ja) | 電子機器 | |
| KR940008120Y1 (ko) | 디스플레이용 메모리 제어회로 | |
| KR0182949B1 (ko) | 파워-업 구동회로의 안정적인 파워-업 구동방법 | |
| KR100239428B1 (ko) | 파워 세이빙 회로 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| KR100539218B1 (ko) | 스핀들 모터 구동부 시동장치 및 방법 | |
| JPH10125863A (ja) | イネーブル端子を持つ入力パッド及びこれを利用した低電流消費形集積回路 | |
| JP2668492B2 (ja) | 照明制御装置およびリモコン式照明器具 | |
| JPH0962403A (ja) | リモートコントローラ | |
| JP2000295086A (ja) | 半導体装置の入力端子電位固定回路 | |
| JP2000022076A (ja) | マクロモジュールの制御装置及び方法 | |
| JPH0997247A (ja) | マイクロコンピュータ | |
| JPH05128283A (ja) | １チツプマイクロコンピユータ |