JPH05101206A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH05101206A JPH05101206A JP3260137A JP26013791A JPH05101206A JP H05101206 A JPH05101206 A JP H05101206A JP 3260137 A JP3260137 A JP 3260137A JP 26013791 A JP26013791 A JP 26013791A JP H05101206 A JPH05101206 A JP H05101206A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- microcomputer
- circuit
- oscillation
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、時計用の発振回路とメ
インの発振回路を持つマイクロコンピュータに関し、特
にリセット時にその発振回路を自動的に切り換えるよう
にした発振切り換え判定付きマイクロコンピュータに関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer having an oscillation circuit for a timepiece and a main oscillation circuit, and more particularly to a microcomputer with oscillation switching judgment which automatically switches the oscillation circuit at reset. is there.
【0002】[0002]
【従来の技術】従来の技術においては、自動的に発振を
選択する回路を内蔵するマイクロコンピュータは存在し
ないのが一般的である。2. Description of the Related Art Generally, in the prior art, there is no microcomputer having a circuit for automatically selecting oscillation.
【0003】[0003]
【発明が解決しようとする課題】このように従来のマイ
クロコンピュータでは、発振を選択する選択回路が内蔵
されていない。ところで、マスク版ではマスク時のオプ
ションとして、リセットからの動作をメインのクロック
か、あるいは時計用のクロックかを選択できるものがあ
る。しかし、オプションを持っていないEPROM版,
OTP版では選択できず、どちらかに固定になる。ま
た、両方に対応するためには2種類のEPROM,OT
Pを作らなければならないという問題点があった。As described above, the conventional microcomputer does not have a built-in selection circuit for selecting oscillation. By the way, in the mask version, as an option at the time of masking, there is one that can select whether the operation from reset is the main clock or the clock for the clock. However, the EPROM version that does not have options,
The OTP version cannot be selected, and it is fixed at either. In addition, two types of EPROM and OT are required to support both.
There was a problem that P had to be made.
【0004】本発明は以上の点に鑑み、上記のような問
題点を解消するためになされたもので、マスク版ではオ
プション設定が不要になるとともに、1種類のOTP
版,EPROM版で2種類のモードに適応できる発振切
り換え判定付きマイクロコンピュータを提供することを
目的とする。In view of the above points, the present invention has been made in order to solve the above-mentioned problems, and in the mask version, option setting is unnecessary and one type of OTP is used.
It is an object of the present invention to provide a microcomputer with oscillation switching judgment that can be adapted to two types of modes, the version and the EPROM version.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するた
め本発明に係るマイクロコンピュータは、時計用の発振
回路とメインの発振回路を備え、リセット時にそのどち
らかの発振回路を動作させるかを選択し、その選択され
た発振回路の出力信号によってマイクロコンピュータを
立ち上げるようにしたものである。In order to achieve the above object, a microcomputer according to the present invention is provided with an oscillation circuit for a timepiece and a main oscillation circuit, and determines which one of the oscillation circuits is operated at reset. The microcomputer is selected and the microcomputer is started up by the output signal of the selected oscillation circuit.
【0006】[0006]
【作用】本発明においては、リセット時に時計用のクロ
ック入力があれば時計用のクロックで動作し、無ければ
メインのクロックから動作する。In the present invention, if there is a clock clock input at the time of reset, the clock clock operates, and if not, the main clock operates.
【0007】[0007]
【実施例】以下、本発明を図面に示す実施例に基づき詳
細に説明する。図1は本発明の一実施例を示すブロック
図であり、ここではメインクロックの入力と時計クロッ
クの入力対してそれらを選択するための発振切り換え判
定回路の具体例を示している。図1において一点鎖線で
囲まれた部分はマイクロコンピュータ1の内部を表わ
し、このマイクロコンピュータ1には、外部よりメイン
クロックの入力IN1 と時計クロックの入力IN2 がそ
れぞれ供給される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the embodiments shown in the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. Here, a concrete example of an oscillation switching determination circuit for selecting a main clock input and a clock clock input is shown. In FIG. 1, a portion surrounded by a one-dot chain line represents the inside of the microcomputer 1, and the microcomputer 1 is supplied with a main clock input IN 1 and a clock clock input IN 2 from the outside.
【0008】そして、このメインクロックの入力IN1
に対してメインクロック発振用のバッファ2とそのメイ
ンクロックを発振,停止するJK型フリップフロップ3
からメインの発振回路4が構成され、時計用クロックの
入力IN2 に対して時計クロック発振用のバッファ5と
リセット時に時計用クロックを発振するJK型フリップ
フロップ6から時計用の発振回路7が構成されている。The main clock input IN 1
A main clock oscillation buffer 2 and a JK flip-flop 3 for oscillating and stopping the main clock
To a main oscillation circuit 4 and a clock clock oscillation buffer 5 for a clock clock input IN 2 and a JK type flip-flop 6 that oscillates the clock clock at reset. Has been done.
【0009】この場合、各JK型フリップフロップ3,
6のRD 端子は内部リセット信号23が供給されてお
り、一方のフリップフロップ3はJ端子およびK端子が
それぞれ電源側,アース側に接続され、T端子が時計ク
ロックの入力IN2 側に、そしてQ端子がそのバッファ
2の制御入力側に接続されている。他方のフリップフロ
ップ6はT端子がアース側に接続され、Q端子がそのバ
ッファ5の制御入力側に接続されている。In this case, each JK type flip-flop 3,
The internal reset signal 23 is supplied to the RD terminal of 6, the J terminal and the K terminal of one flip-flop 3 are connected to the power supply side and the ground side, respectively, and the T terminal is connected to the input IN 2 side of the clock clock. The Q terminal is connected to the control input side of the buffer 2. The other flip-flop 6 has a T terminal connected to the ground side and a Q terminal connected to the control input side of the buffer 5.
【0010】また、時計クロックの入力IN2 がT端子
に、内部リセット信号23がRD 端子に供給されるJK
型フリップフロップ8は、時計用クロックかあるいはメ
インのクロックかを選択するためのものであり、そのQ
端子及びバーQ端子の各出力がアンド回路9,10にそ
れぞれ送出されることにより時計用のクロックかメイン
のクロックかを選択して、その選択されたクロックがオ
ア回路11を介してタイマ12に送出されている。The clock clock input IN 2 is supplied to the T terminal, and the internal reset signal 23 is supplied to the R D terminal.
The type flip-flop 8 is for selecting a clock clock or a main clock.
The outputs of the terminal and the bar Q terminal are respectively sent to the AND circuits 9 and 10 to select a clock clock or a main clock, and the selected clock is sent to the timer 12 via the OR circuit 11. Has been sent out.
【0011】このタイマ12は発振安定時間をカウント
するためのものであり、そのオーバフロー信号21がア
ンド回路13に入力されている。これによりアンド回路
13は、そのタイマ12からのオーバフロー信号21に
よってオア回路11の出力となるクロックを内部のφ信
号22として出力するものとなっている。なお、時計ク
ロック/メインクロック切り換え用のJK型フリップフ
ロップ8はそのJ端子及びK端子がそれぞれ電源側,ア
ース側に接続されている。The timer 12 is for counting the oscillation stabilization time, and its overflow signal 21 is input to the AND circuit 13. As a result, the AND circuit 13 outputs the clock output from the OR circuit 11 as the internal φ signal 22 by the overflow signal 21 from the timer 12. The JK type flip-flop 8 for switching the clock clock / main clock has its J terminal and K terminal connected to the power supply side and the ground side, respectively.
【0012】次に本実施例の動作について図2及び図3
を参照して説明する。マイクロコンピュータ1内におい
て内部リセット信号23が到来して内部リセットがかか
ると、各々のJK型フリップフロップ3,6及び8はリ
セットし、これらフリップフロップ3,6により、メイ
ンクロックの入力IN1 及び時計クロックの入力IN2
か発振を開始する。Next, the operation of this embodiment will be described with reference to FIGS.
Will be described. When the internal reset signal 23 arrives in the microcomputer 1 and an internal reset is applied, the respective JK flip-flops 3, 6 and 8 are reset, and the flip-flops 3 and 6 reset the main clock input IN 1 and the clock. Clock input IN 2
Or start oscillating.
【0013】ここで、時計クロックの入力IN2 より何
も入力信号がなければ(図2(a) )、図2(b) に示すメ
インクロックの入力IN1 はアンド回路9,オア回路1
1を通してタイマ12でカウントされる。そしてこのタ
イマ12がオーバフローに達すると(図2のtA )、そ
のオーバフロー信号22によってアンド回路13はゲー
トを開いてオア回路11よりのメインクロックを内部の
φ信号22として供給し(図2(c))、その信号に基づ
きマイクロコンピュータ1を立ち上げる。If there is no input signal from the input IN 2 of the clock clock (FIG. 2 (a)), the input IN 1 of the main clock shown in FIG. 2 (b) is the AND circuit 9 and the OR circuit 1.
The timer 12 counts through 1. When the timer 12 reaches the overflow (t A in FIG. 2), the AND circuit 13 opens the gate by the overflow signal 22 and supplies the main clock from the OR circuit 11 as the internal φ signal 22 (see FIG. c)), Based on the signal, the microcomputer 1 is started up.
【0014】またタイマ12によってカウント中に時計
クロックの入力IN2 より信号を検知すると、JK型フ
リップフロップ6はそのクロック入力IN2 により発振
して(図3(a) )、JK型フリップフロップ3によりメ
インクロックの入力IN1 は発振停止する(図3(b)
)。そのためJK型フリップフロップ8は、そのクロ
ック入力IN2 によりトリガーされてそのQ及びバーQ
端子の出力を反転して、信号の切り換えを行う。When the timer 12 detects a signal from the input IN 2 of the clock clock during counting, the JK type flip-flop 6 oscillates by the clock input IN 2 (FIG. 3 (a)), and the JK type flip-flop 3 Causes the main clock input IN 1 to stop oscillating (Fig. 3 (b)
). Therefore, the JK type flip-flop 8 is triggered by its clock input IN 2 and its Q and Q
Inverts the output of the terminal and switches the signal.
【0015】すなわち、JK型フリップフロップ8によ
ってタイマ12に入力する信号が時計クロックの入力I
N2 からの信号に切り換えられ、その時計用クロックが
タイマ12でカウントされる。これによりこのタイマ8
でオーバフローすると(図3のtA )、その時計用クロ
ックを内部のφ信号22として供給して(図3(c) )、
その信号によってマイクロコンピュータ1を立ち上げる
ことができる。That is, the signal input to the timer 12 by the JK flip-flop 8 is the input I of the clock clock.
The clock is switched to the signal from N 2 , and the clock for the clock is counted by the timer 12. This timer 8
When it overflows (t A in FIG. 3), the clock for that clock is supplied as an internal φ signal 22 (FIG. 3 (c)),
The microcomputer 1 can be started up by the signal.
【0016】[0016]
【発明の効果】以上のように本発明によれば、時計用の
発振回路とメインの発振回路を備えたマイクロコンピュ
ータにおいて、リセット時に発振を自動的に切り換える
発振切り換え判定回路を内蔵することにより、従来のよ
うにOTP,EPROMを2種類作らなくてもよく、ま
たマスクオプションがなくなるという実用上優れた効果
がある。As described above, according to the present invention, in a microcomputer provided with an oscillation circuit for a timepiece and a main oscillation circuit, by incorporating an oscillation switching determination circuit for automatically switching oscillation at reset, There is no need to make two types of OTP and EPROM as in the conventional case, and there is no mask option.
【図1】本発明の一実施例によるマイクロコンピュータ
に内蔵された発振切り換え判定回路の構成図である。FIG. 1 is a configuration diagram of an oscillation switching determination circuit incorporated in a microcomputer according to an embodiment of the present invention.
【図2】本実施例の動作を説明する時計用クロックがな
い場合のタイミング図である。FIG. 2 is a timing chart for explaining the operation of the present embodiment when there is no clock for clock.
【図3】本実施例の動作を説明する時計用クロックがあ
る場合のタイミング図である。FIG. 3 is a timing chart for explaining the operation of the present embodiment when there is a clock for a clock.
4 メインクロックの発振回路 7 時計クロックの発振回路 8 時計クロック/メインクロック切換え用のJK型フ
リップフロップ 9,10,13 アンド回路 11 オア回路 12 タイマ4 Main clock oscillator circuit 7 Watch clock oscillator circuit 8 JK type flip-flop for switching watch clock / main clock 9, 10, 13 AND circuit 11 OR circuit 12 Timer
Claims (1)
持つマイクロコンピュータにおいて、リセット時にその
どちらかの発振回路を動作させるかを選択し、その選択
された発振回路の出力信号によってマイクロコンピュー
タを立ち上げるための発振切り換え判定回路を内蔵した
ことを特徴とするマイクロコンピュータ。1. In a microcomputer having an oscillation circuit for a watch and a main oscillation circuit, it is selected which one of the oscillation circuits is to be operated at the time of reset, and the microcomputer is activated by the output signal of the selected oscillation circuit. A microcomputer having a built-in oscillation switching determination circuit for starting up.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260137A JPH05101206A (en) | 1991-10-08 | 1991-10-08 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260137A JPH05101206A (en) | 1991-10-08 | 1991-10-08 | Microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101206A true JPH05101206A (en) | 1993-04-23 |
Family
ID=17343823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260137A Pending JPH05101206A (en) | 1991-10-08 | 1991-10-08 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101206A (en) |
-
1991
- 1991-10-08 JP JP3260137A patent/JPH05101206A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240886B2 (en) | ||
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| JPH09305252A (en) | Semiconductor device | |
| JPS6041746B2 (en) | electronic clock | |
| JP2959223B2 (en) | Clock oscillator | |
| JP2000137699A (en) | Microcomputer | |
| JPH104347A (en) | Oscillation circuit | |
| JP2738159B2 (en) | Clock signal control circuit | |
| JPH05233091A (en) | Clock generating circuit | |
| JP2546536B2 (en) | Standby control circuit | |
| JPS581853B2 (en) | Channel selection device | |
| JPH03273415A (en) | Microprocessor | |
| JPH0619569A (en) | Clock generating circuit for microcomputer | |
| JPH0635198Y2 (en) | Multifunction electronic watch | |
| JPH06295348A (en) | Microcomputer | |
| JPS60105026A (en) | Microcomputer | |
| JPH0548968B2 (en) | ||
| KR100239428B1 (en) | Power saving circuit | |
| JP2789725B2 (en) | Microcomputer | |
| JPH0651860A (en) | Oscillation stablizing time guarantee circuit | |
| JPH03198116A (en) | Oscillation stabilizing circuit for microcomputer | |
| JPH01248216A (en) | microcomputer | |
| JPH04362719A (en) | Stable oscillation waiting circuit for semiconductor device | |
| JPH0763146B2 (en) | Standby circuit | |
| JPH05343530A (en) | Semiconductor integrated circuit |