JPH05101206A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH05101206A JPH05101206A JP3260137A JP26013791A JPH05101206A JP H05101206 A JPH05101206 A JP H05101206A JP 3260137 A JP3260137 A JP 3260137A JP 26013791 A JP26013791 A JP 26013791A JP H05101206 A JPH05101206 A JP H05101206A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- microcomputer
- circuit
- oscillation
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 リセット時に発振を自動的に切り換える機能
をもつマイクロコンピュータを提供する。 【構成】 メインの発振回路４と時計用の発振回路５を
持つマイクロコンピュータにおいて、リセット時にその
どちらかの発振回路４，５を動作させるかを選択するた
めの回路（８，９，１０）を内蔵させる。これにより、
リセット時に時計用のクロック入力があれば時計用のク
ロックで動作し、無ければメインのクロックから動作す
ることが可能になる。
をもつマイクロコンピュータを提供する。 【構成】 メインの発振回路４と時計用の発振回路５を
持つマイクロコンピュータにおいて、リセット時にその
どちらかの発振回路４，５を動作させるかを選択するた
めの回路（８，９，１０）を内蔵させる。これにより、
リセット時に時計用のクロック入力があれば時計用のク
ロックで動作し、無ければメインのクロックから動作す
ることが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、時計用の発振回路とメ
インの発振回路を持つマイクロコンピュータに関し、特
にリセット時にその発振回路を自動的に切り換えるよう
にした発振切り換え判定付きマイクロコンピュータに関
するものである。
インの発振回路を持つマイクロコンピュータに関し、特
にリセット時にその発振回路を自動的に切り換えるよう
にした発振切り換え判定付きマイクロコンピュータに関
するものである。
【０００２】
【従来の技術】従来の技術においては、自動的に発振を
選択する回路を内蔵するマイクロコンピュータは存在し
ないのが一般的である。
選択する回路を内蔵するマイクロコンピュータは存在し
ないのが一般的である。
【０００３】
【発明が解決しようとする課題】このように従来のマイ
クロコンピュータでは、発振を選択する選択回路が内蔵
されていない。ところで、マスク版ではマスク時のオプ
ションとして、リセットからの動作をメインのクロック
か、あるいは時計用のクロックかを選択できるものがあ
る。しかし、オプションを持っていないＥＰＲＯＭ版，
ＯＴＰ版では選択できず、どちらかに固定になる。ま
た、両方に対応するためには２種類のＥＰＲＯＭ，ＯＴ
Ｐを作らなければならないという問題点があった。
クロコンピュータでは、発振を選択する選択回路が内蔵
されていない。ところで、マスク版ではマスク時のオプ
ションとして、リセットからの動作をメインのクロック
か、あるいは時計用のクロックかを選択できるものがあ
る。しかし、オプションを持っていないＥＰＲＯＭ版，
ＯＴＰ版では選択できず、どちらかに固定になる。ま
た、両方に対応するためには２種類のＥＰＲＯＭ，ＯＴ
Ｐを作らなければならないという問題点があった。
【０００４】本発明は以上の点に鑑み、上記のような問
題点を解消するためになされたもので、マスク版ではオ
プション設定が不要になるとともに、１種類のＯＴＰ
版，ＥＰＲＯＭ版で２種類のモードに適応できる発振切
り換え判定付きマイクロコンピュータを提供することを
目的とする。
題点を解消するためになされたもので、マスク版ではオ
プション設定が不要になるとともに、１種類のＯＴＰ
版，ＥＰＲＯＭ版で２種類のモードに適応できる発振切
り換え判定付きマイクロコンピュータを提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め本発明に係るマイクロコンピュータは、時計用の発振
回路とメインの発振回路を備え、リセット時にそのどち
らかの発振回路を動作させるかを選択し、その選択され
た発振回路の出力信号によってマイクロコンピュータを
立ち上げるようにしたものである。
め本発明に係るマイクロコンピュータは、時計用の発振
回路とメインの発振回路を備え、リセット時にそのどち
らかの発振回路を動作させるかを選択し、その選択され
た発振回路の出力信号によってマイクロコンピュータを
立ち上げるようにしたものである。
【０００６】
【作用】本発明においては、リセット時に時計用のクロ
ック入力があれば時計用のクロックで動作し、無ければ
メインのクロックから動作する。
ック入力があれば時計用のクロックで動作し、無ければ
メインのクロックから動作する。
【０００７】
【実施例】以下、本発明を図面に示す実施例に基づき詳
細に説明する。図１は本発明の一実施例を示すブロック
図であり、ここではメインクロックの入力と時計クロッ
クの入力対してそれらを選択するための発振切り換え判
定回路の具体例を示している。図１において一点鎖線で
囲まれた部分はマイクロコンピュータ１の内部を表わ
し、このマイクロコンピュータ１には、外部よりメイン
クロックの入力ＩＮ1 と時計クロックの入力ＩＮ2 がそ
れぞれ供給される。
細に説明する。図１は本発明の一実施例を示すブロック
図であり、ここではメインクロックの入力と時計クロッ
クの入力対してそれらを選択するための発振切り換え判
定回路の具体例を示している。図１において一点鎖線で
囲まれた部分はマイクロコンピュータ１の内部を表わ
し、このマイクロコンピュータ１には、外部よりメイン
クロックの入力ＩＮ1 と時計クロックの入力ＩＮ2 がそ
れぞれ供給される。
【０００８】そして、このメインクロックの入力ＩＮ1
に対してメインクロック発振用のバッファ２とそのメイ
ンクロックを発振，停止するＪＫ型フリップフロップ３
からメインの発振回路４が構成され、時計用クロックの
入力ＩＮ2 に対して時計クロック発振用のバッファ５と
リセット時に時計用クロックを発振するＪＫ型フリップ
フロップ６から時計用の発振回路７が構成されている。
に対してメインクロック発振用のバッファ２とそのメイ
ンクロックを発振，停止するＪＫ型フリップフロップ３
からメインの発振回路４が構成され、時計用クロックの
入力ＩＮ2 に対して時計クロック発振用のバッファ５と
リセット時に時計用クロックを発振するＪＫ型フリップ
フロップ６から時計用の発振回路７が構成されている。
【０００９】この場合、各ＪＫ型フリップフロップ３，
６のＲD 端子は内部リセット信号２３が供給されてお
り、一方のフリップフロップ３はＪ端子およびＫ端子が
それぞれ電源側，アース側に接続され、Ｔ端子が時計ク
ロックの入力ＩＮ2 側に、そしてＱ端子がそのバッファ
２の制御入力側に接続されている。他方のフリップフロ
ップ６はＴ端子がアース側に接続され、Ｑ端子がそのバ
ッファ５の制御入力側に接続されている。
６のＲD 端子は内部リセット信号２３が供給されてお
り、一方のフリップフロップ３はＪ端子およびＫ端子が
それぞれ電源側，アース側に接続され、Ｔ端子が時計ク
ロックの入力ＩＮ2 側に、そしてＱ端子がそのバッファ
２の制御入力側に接続されている。他方のフリップフロ
ップ６はＴ端子がアース側に接続され、Ｑ端子がそのバ
ッファ５の制御入力側に接続されている。
【００１０】また、時計クロックの入力ＩＮ2 がＴ端子
に、内部リセット信号２３がＲD 端子に供給されるＪＫ
型フリップフロップ８は、時計用クロックかあるいはメ
インのクロックかを選択するためのものであり、そのＱ
端子及びバーＱ端子の各出力がアンド回路９，１０にそ
れぞれ送出されることにより時計用のクロックかメイン
のクロックかを選択して、その選択されたクロックがオ
ア回路１１を介してタイマ１２に送出されている。
に、内部リセット信号２３がＲD 端子に供給されるＪＫ
型フリップフロップ８は、時計用クロックかあるいはメ
インのクロックかを選択するためのものであり、そのＱ
端子及びバーＱ端子の各出力がアンド回路９，１０にそ
れぞれ送出されることにより時計用のクロックかメイン
のクロックかを選択して、その選択されたクロックがオ
ア回路１１を介してタイマ１２に送出されている。
【００１１】このタイマ１２は発振安定時間をカウント
するためのものであり、そのオーバフロー信号２１がア
ンド回路１３に入力されている。これによりアンド回路
１３は、そのタイマ１２からのオーバフロー信号２１に
よってオア回路１１の出力となるクロックを内部のφ信
号２２として出力するものとなっている。なお、時計ク
ロック／メインクロック切り換え用のＪＫ型フリップフ
ロップ８はそのＪ端子及びＫ端子がそれぞれ電源側，ア
ース側に接続されている。
するためのものであり、そのオーバフロー信号２１がア
ンド回路１３に入力されている。これによりアンド回路
１３は、そのタイマ１２からのオーバフロー信号２１に
よってオア回路１１の出力となるクロックを内部のφ信
号２２として出力するものとなっている。なお、時計ク
ロック／メインクロック切り換え用のＪＫ型フリップフ
ロップ８はそのＪ端子及びＫ端子がそれぞれ電源側，ア
ース側に接続されている。
【００１２】次に本実施例の動作について図２及び図３
を参照して説明する。マイクロコンピュータ１内におい
て内部リセット信号２３が到来して内部リセットがかか
ると、各々のＪＫ型フリップフロップ３，６及び８はリ
セットし、これらフリップフロップ３，６により、メイ
ンクロックの入力ＩＮ1 及び時計クロックの入力ＩＮ2
か発振を開始する。
を参照して説明する。マイクロコンピュータ１内におい
て内部リセット信号２３が到来して内部リセットがかか
ると、各々のＪＫ型フリップフロップ３，６及び８はリ
セットし、これらフリップフロップ３，６により、メイ
ンクロックの入力ＩＮ1 及び時計クロックの入力ＩＮ2
か発振を開始する。
【００１３】ここで、時計クロックの入力ＩＮ2 より何
も入力信号がなければ（図２(a) ）、図２(b) に示すメ
インクロックの入力ＩＮ1 はアンド回路９，オア回路１
１を通してタイマ１２でカウントされる。そしてこのタ
イマ１２がオーバフローに達すると（図２のｔA ）、そ
のオーバフロー信号２２によってアンド回路１３はゲー
トを開いてオア回路１１よりのメインクロックを内部の
φ信号２２として供給し（図２(c)）、その信号に基づ
きマイクロコンピュータ１を立ち上げる。
も入力信号がなければ（図２(a) ）、図２(b) に示すメ
インクロックの入力ＩＮ1 はアンド回路９，オア回路１
１を通してタイマ１２でカウントされる。そしてこのタ
イマ１２がオーバフローに達すると（図２のｔA ）、そ
のオーバフロー信号２２によってアンド回路１３はゲー
トを開いてオア回路１１よりのメインクロックを内部の
φ信号２２として供給し（図２(c)）、その信号に基づ
きマイクロコンピュータ１を立ち上げる。
【００１４】またタイマ１２によってカウント中に時計
クロックの入力ＩＮ2 より信号を検知すると、ＪＫ型フ
リップフロップ６はそのクロック入力ＩＮ2 により発振
して（図３(a) ）、ＪＫ型フリップフロップ３によりメ
インクロックの入力ＩＮ1 は発振停止する（図３(b)
）。そのためＪＫ型フリップフロップ８は、そのクロ
ック入力ＩＮ2 によりトリガーされてそのＱ及びバーＱ
端子の出力を反転して、信号の切り換えを行う。
クロックの入力ＩＮ2 より信号を検知すると、ＪＫ型フ
リップフロップ６はそのクロック入力ＩＮ2 により発振
して（図３(a) ）、ＪＫ型フリップフロップ３によりメ
インクロックの入力ＩＮ1 は発振停止する（図３(b)
）。そのためＪＫ型フリップフロップ８は、そのクロ
ック入力ＩＮ2 によりトリガーされてそのＱ及びバーＱ
端子の出力を反転して、信号の切り換えを行う。
【００１５】すなわち、ＪＫ型フリップフロップ８によ
ってタイマ１２に入力する信号が時計クロックの入力Ｉ
Ｎ2 からの信号に切り換えられ、その時計用クロックが
タイマ１２でカウントされる。これによりこのタイマ８
でオーバフローすると（図３のｔA ）、その時計用クロ
ックを内部のφ信号２２として供給して（図３(c) ）、
その信号によってマイクロコンピュータ１を立ち上げる
ことができる。
ってタイマ１２に入力する信号が時計クロックの入力Ｉ
Ｎ2 からの信号に切り換えられ、その時計用クロックが
タイマ１２でカウントされる。これによりこのタイマ８
でオーバフローすると（図３のｔA ）、その時計用クロ
ックを内部のφ信号２２として供給して（図３(c) ）、
その信号によってマイクロコンピュータ１を立ち上げる
ことができる。
【００１６】
【発明の効果】以上のように本発明によれば、時計用の
発振回路とメインの発振回路を備えたマイクロコンピュ
ータにおいて、リセット時に発振を自動的に切り換える
発振切り換え判定回路を内蔵することにより、従来のよ
うにＯＴＰ，ＥＰＲＯＭを２種類作らなくてもよく、ま
たマスクオプションがなくなるという実用上優れた効果
がある。
発振回路とメインの発振回路を備えたマイクロコンピュ
ータにおいて、リセット時に発振を自動的に切り換える
発振切り換え判定回路を内蔵することにより、従来のよ
うにＯＴＰ，ＥＰＲＯＭを２種類作らなくてもよく、ま
たマスクオプションがなくなるという実用上優れた効果
がある。
【図１】本発明の一実施例によるマイクロコンピュータ
に内蔵された発振切り換え判定回路の構成図である。
に内蔵された発振切り換え判定回路の構成図である。
【図２】本実施例の動作を説明する時計用クロックがな
い場合のタイミング図である。
い場合のタイミング図である。
【図３】本実施例の動作を説明する時計用クロックがあ
る場合のタイミング図である。
る場合のタイミング図である。
４ メインクロックの発振回路 ７ 時計クロックの発振回路 ８ 時計クロック／メインクロック切換え用のＪＫ型フ
リップフロップ ９，１０，１３ アンド回路 １１ オア回路 １２ タイマ
リップフロップ ９，１０，１３ アンド回路 １１ オア回路 １２ タイマ
Claims (1)
- 【請求項１】 時計用の発振回路とメインの発振回路を
持つマイクロコンピュータにおいて、リセット時にその
どちらかの発振回路を動作させるかを選択し、その選択
された発振回路の出力信号によってマイクロコンピュー
タを立ち上げるための発振切り換え判定回路を内蔵した
ことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260137A JPH05101206A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260137A JPH05101206A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101206A true JPH05101206A (ja) | 1993-04-23 |
Family
ID=17343823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260137A Pending JPH05101206A (ja) | 1991-10-08 | 1991-10-08 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101206A (ja) |
-
1991
- 1991-10-08 JP JP3260137A patent/JPH05101206A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240886B2 (ja) | ||
| JPH05101206A (ja) | マイクロコンピユータ | |
| JPH09305252A (ja) | 半導体装置 | |
| JPS6041746B2 (ja) | 電子時計 | |
| JP2959223B2 (ja) | クロック発振器 | |
| JP2000137699A (ja) | マイクロコンピュータ | |
| JPH104347A (ja) | 発振回路 | |
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JPH05233091A (ja) | クロック発生回路 | |
| JP2546536B2 (ja) | スタンバイ制御回路 | |
| JPS581853B2 (ja) | 選局装置 | |
| JPH03273415A (ja) | マイクロプロセッサ | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JPH04177516A (ja) | マイクロコンピュータ | |
| JPH0619569A (ja) | マイクロコンピュータのクロック発生回路 | |
| JPH06295348A (ja) | マイクロコンピュータ | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPH0548968B2 (ja) | ||
| KR100239428B1 (ko) | 파워 세이빙 회로 | |
| JP2789725B2 (ja) | マイクロコンピュータ | |
| JPH0651860A (ja) | 発振安定時間保証回路 | |
| JPH01248216A (ja) | マイクロコンピュータ | |
| JPH04362719A (ja) | 半導体装置の発振安定待ち回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH05343530A (ja) | 半導体集積回路 |