JPH05102193A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH05102193A JPH05102193A JP26017691A JP26017691A JPH05102193A JP H05102193 A JPH05102193 A JP H05102193A JP 26017691 A JP26017691 A JP 26017691A JP 26017691 A JP26017691 A JP 26017691A JP H05102193 A JPH05102193 A JP H05102193A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- layer
- concentration
- concentration layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title abstract description 10
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】電界効果トランジスタのゲートとドレイン間の
電流制限を緩和し、高周波数帯での高出力化を図る。 【構成】Ｎ型低濃度層３の表面を選択的にエッチングし
てリセス４を形成した後Ｓｉイオンをイオン注入してキ
ャリア濃度のピークが、リセス４内ではＮ型高濃度層２
側に、リセス４以外の領域ではＮ型低濃度層３側になる
ようにイオン注入層５を形成し、リセス４の表面に設け
たゲート電極６とオーミック電極７間のＮ型低濃度の電
流を流れ易くする。
電流制限を緩和し、高周波数帯での高出力化を図る。 【構成】Ｎ型低濃度層３の表面を選択的にエッチングし
てリセス４を形成した後Ｓｉイオンをイオン注入してキ
ャリア濃度のピークが、リセス４内ではＮ型高濃度層２
側に、リセス４以外の領域ではＮ型低濃度層３側になる
ようにイオン注入層５を形成し、リセス４の表面に設け
たゲート電極６とオーミック電極７間のＮ型低濃度の電
流を流れ易くする。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の製造方法に関し、特に高周波数帯の高効率高出力電界
効果トランジスタの製造方法に関する。
の製造方法に関し、特に高周波数帯の高効率高出力電界
効果トランジスタの製造方法に関する。
【０００２】
【従来の技術】一般に、高出力電界効果トランジスタの
高周波帯での利得向上のための有効な手段としては、ゲ
ート容量を低減し、かつ動作点での相互コンダクタンス
を大きくすることが挙げられる。ゲート容量を低減する
ためには、ゲート直下のチャネルのキャリア濃度を下げ
れば良く。一方、相互コンダクタンスを大きくするため
には、ゲート直下のチャネルのキャリア濃度を増加すれ
ば良い。
高周波帯での利得向上のための有効な手段としては、ゲ
ート容量を低減し、かつ動作点での相互コンダクタンス
を大きくすることが挙げられる。ゲート容量を低減する
ためには、ゲート直下のチャネルのキャリア濃度を下げ
れば良く。一方、相互コンダクタンスを大きくするため
には、ゲート直下のチャネルのキャリア濃度を増加すれ
ば良い。
【０００３】図３は従来の電界効果トランジスタの一例
を示す半導体チップの断面図である。
を示す半導体チップの断面図である。
【０００４】図３に示すように、半絶縁性ＧａＡｓ基板
１の上に順次積層して設けたＮ型高濃度層２及びＮ型低
濃度層３と、Ｎ型低濃度層３の表面に設けたゲート電極
６及びオーミック電極７とを有して構成されていた。こ
の構成では、ゲート容量を低濃度層で低減でき、動作点
での相互コンダクタンスは、高濃度層側で決まるので大
きくすることができる。
１の上に順次積層して設けたＮ型高濃度層２及びＮ型低
濃度層３と、Ｎ型低濃度層３の表面に設けたゲート電極
６及びオーミック電極７とを有して構成されていた。こ
の構成では、ゲート容量を低濃度層で低減でき、動作点
での相互コンダクタンスは、高濃度層側で決まるので大
きくすることができる。
【０００５】
【発明が解決しようとする課題】電界効果トランジスタ
の高出力化を図るためには、特にゲートとドレイン間の
抵抗を小さくし、電流を流れやすくすることが有効であ
ることがわかっているが、この従来の高出力電界効果ト
ランジスタは低濃度層にはほとんど電流が流れず、特に
高周波での出力が小さいという問題点があった。
の高出力化を図るためには、特にゲートとドレイン間の
抵抗を小さくし、電流を流れやすくすることが有効であ
ることがわかっているが、この従来の高出力電界効果ト
ランジスタは低濃度層にはほとんど電流が流れず、特に
高周波での出力が小さいという問題点があった。
【０００６】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、半絶縁性ＧａＡｓ基板上にＮ型高
濃度層及びＮ型低濃度層を順次積層して設け前記Ｎ型低
濃度層の表面を選択的にエッチングしてリセスを形成す
る工程と、前記リセスを含む表面にＮ型不純物をイオン
注入し前記イオン注入によるキャリア濃度のピークが前
記リセス直下のＮ型高濃度層内にあり且つ前記リセス以
外の領域ではＮ型低濃度層内にあるイオン注入層を形成
する工程とを含んで構成される。
ジスタの製造方法は、半絶縁性ＧａＡｓ基板上にＮ型高
濃度層及びＮ型低濃度層を順次積層して設け前記Ｎ型低
濃度層の表面を選択的にエッチングしてリセスを形成す
る工程と、前記リセスを含む表面にＮ型不純物をイオン
注入し前記イオン注入によるキャリア濃度のピークが前
記リセス直下のＮ型高濃度層内にあり且つ前記リセス以
外の領域ではＮ型低濃度層内にあるイオン注入層を形成
する工程とを含んで構成される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【０００９】まず、図１（ａ）に示すように、半絶縁性
ＧａＡｓ基板１の上に不純物濃度が５×１０17〜８×１
０17ｃｍ-3であるＮ型高濃度層２及び不純物濃度が１×
１０16〜３×１０16ｃｍ-3で厚さ５０〜１００ｎｍのＮ
型低濃度層３を順次エピタキシャル成長させて形成す
る。次に、Ｎ型低濃度層３の表面を選択的にエッチング
してＮ型低濃度層３の厚さの約１／２の深さのリセス４
を形成する。
ＧａＡｓ基板１の上に不純物濃度が５×１０17〜８×１
０17ｃｍ-3であるＮ型高濃度層２及び不純物濃度が１×
１０16〜３×１０16ｃｍ-3で厚さ５０〜１００ｎｍのＮ
型低濃度層３を順次エピタキシャル成長させて形成す
る。次に、Ｎ型低濃度層３の表面を選択的にエッチング
してＮ型低濃度層３の厚さの約１／２の深さのリセス４
を形成する。
【００１０】次に、図１（ｂ）に示すように、表面より
Ｓｉイオンをイオン注入してリセス４内の深さ方向のキ
ャリア濃度分布が図２（ａ）に示すように、イオン注入
によって得られるイオン注入層の注入キャリア濃度のピ
ーク部が基板のＮ型高濃度層２内にあり、且つそのピー
ク値がＮ型高濃度層２の濃度よりも小さく、また同時
に、リセス４以外の領域の深さ方向のキャリア濃度分布
が図２（ｂ）に示すように、イオン注入によって得られ
るイオン注入層のキャリア濃度のピーク部がＮ型低濃度
層３内にあるようなイオン注入層５を形成する。次に、
リセス４内の表面にＷＳｉ層及びＡｕ系金属層の積層か
らなるゲート電極６を選択的に形成し、リセス４以外の
領域の表面にオーミック電極７を形成する。
Ｓｉイオンをイオン注入してリセス４内の深さ方向のキ
ャリア濃度分布が図２（ａ）に示すように、イオン注入
によって得られるイオン注入層の注入キャリア濃度のピ
ーク部が基板のＮ型高濃度層２内にあり、且つそのピー
ク値がＮ型高濃度層２の濃度よりも小さく、また同時
に、リセス４以外の領域の深さ方向のキャリア濃度分布
が図２（ｂ）に示すように、イオン注入によって得られ
るイオン注入層のキャリア濃度のピーク部がＮ型低濃度
層３内にあるようなイオン注入層５を形成する。次に、
リセス４内の表面にＷＳｉ層及びＡｕ系金属層の積層か
らなるゲート電極６を選択的に形成し、リセス４以外の
領域の表面にオーミック電極７を形成する。
【００１１】なお、オーミック電極７直下のイオン注入
層５及びＮ型高濃度層２に高濃度のコンタクト層を形成
しても良く、オーミック電極７とのコンタクト抵抗を小
さくすることができる。
層５及びＮ型高濃度層２に高濃度のコンタクト層を形成
しても良く、オーミック電極７とのコンタクト抵抗を小
さくすることができる。
【００１２】
【発明の効果】以上説明したように本発明は、ゲート電
極形成領域に設けたリセスと、リセス直下の高濃度層に
キャリア濃度のピークを有するイオン注入層により、ゲ
ート近傍のリセス内では低濃度層に大きな影響を及ぼさ
ず、リセス外の低濃度層では、平均的なキャリア濃度を
増加できるので、電流が低濃度層側にも流れ、高周波で
の出力の低下を緩和できるという効果を有する。
極形成領域に設けたリセスと、リセス直下の高濃度層に
キャリア濃度のピークを有するイオン注入層により、ゲ
ート近傍のリセス内では低濃度層に大きな影響を及ぼさ
ず、リセス外の低濃度層では、平均的なキャリア濃度を
増加できるので、電流が低濃度層側にも流れ、高周波で
の出力の低下を緩和できるという効果を有する。
【図１】本発明の一実施例を説明するための工程順に示
した半導体チップの断面図。
した半導体チップの断面図。
【図２】リセス内及びリセス以外の領域の表面から深さ
方向のキャリア濃度分布を示す図。
方向のキャリア濃度分布を示す図。
【図３】従来の電界効果トランジスタの一例を示す半導
体チップの断面図。
体チップの断面図。
１ 半絶縁性ＧａＡｓ基板 ２ Ｎ型高濃度層 ３ Ｎ型低濃度層 ４ リセス ５ イオン注入層 ６ ゲート電極 ７ オーミック電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 8225−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｂ
Claims (1)
- 【請求項１】 半絶縁性ＧａＡｓ基板上にＮ型高濃度層
及びＮ型低濃度層を順次積層して設け前記Ｎ型低濃度層
の表面を選択的にエッチングしてリセスを形成する工程
と、前記リセスを含む表面にＮ型不純物をイオン注入し
前記イオン注入によるキャリア濃度のピークが前記リセ
ス直下のＮ型高濃度層内にあり且つ前記リセス以外の領
域ではＮ型低濃度層内にあるイオン注入層を形成する工
程とを含むことを特徴とする電界効果トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26017691A JPH05102193A (ja) | 1991-10-08 | 1991-10-08 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26017691A JPH05102193A (ja) | 1991-10-08 | 1991-10-08 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102193A true JPH05102193A (ja) | 1993-04-23 |
Family
ID=17344381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26017691A Pending JPH05102193A (ja) | 1991-10-08 | 1991-10-08 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102193A (ja) |
-
1991
- 1991-10-08 JP JP26017691A patent/JPH05102193A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH06177159A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH07302805A (ja) | エレベーテッド・ゲート（ｅｌｅｖａｔｅｄ ｇａｔｅ）電界効果トランジスタ構造およびその製造方法 | |
| JP2871311B2 (ja) | 半導体装置 | |
| US5824575A (en) | Semiconductor device and method of manufacturing the same | |
| JPH05102193A (ja) | 電界効果トランジスタの製造方法 | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPS6245184A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP3018885B2 (ja) | 半導体装置の製造方法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure | |
| JP2002043332A (ja) | 接合ゲート電界効果トランジスタ及びその製造方法 | |
| KR0142782B1 (ko) | 반도체소자의 제조방법 | |
| JPS6332273B2 (ja) | ||
| KR950001148B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0385733A (ja) | 電界効果トランジスタ | |
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3375583B2 (ja) | 半導体装置の製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPH0669243A (ja) | 半導体装置の製造方法 | |
| JPH07254614A (ja) | 化合物半導体装置 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ |