JPH05102453A - イメージセンサチツプ - Google Patents
イメージセンサチツプInfo
- Publication number
- JPH05102453A JPH05102453A JP3257409A JP25740991A JPH05102453A JP H05102453 A JPH05102453 A JP H05102453A JP 3257409 A JP3257409 A JP 3257409A JP 25740991 A JP25740991 A JP 25740991A JP H05102453 A JPH05102453 A JP H05102453A
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- transistors
- image sensor
- array
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明は原稿情報を読み取るイメージセンサ
に関するもので、フォトトランジスタのコレクタ-ベー
ス間容量を削減して残像特性を改善する。 【構成】 Ｐ型Ｓｉ基板上に形成した基板ＰＮＰトラン
ジスタのアレイからなるフォトトランジスタアレイ１、
アクセス用ＮＰＮトランジスタのアレイ２、アクセス用
トランジスタのコレクタを共通に接続してなる画像信号
出力ライン４およびアクセス用トランジスタのベースに
印加するパルスを発生させるシフトレジスタ３から構成
する。基板ＰＮＰトランジスタによってフォトトランジ
スタを形成することにより、コレクターベース間容量を
大幅に低減することが可能になり残像特性が向上した。
また、シフトレジスタを複数個のサイリスタと結合トラ
ンジスタで構成することにより全素子を簡略化したバイ
ポーラＩＣプロセスで作成することができる。
に関するもので、フォトトランジスタのコレクタ-ベー
ス間容量を削減して残像特性を改善する。 【構成】 Ｐ型Ｓｉ基板上に形成した基板ＰＮＰトラン
ジスタのアレイからなるフォトトランジスタアレイ１、
アクセス用ＮＰＮトランジスタのアレイ２、アクセス用
トランジスタのコレクタを共通に接続してなる画像信号
出力ライン４およびアクセス用トランジスタのベースに
印加するパルスを発生させるシフトレジスタ３から構成
する。基板ＰＮＰトランジスタによってフォトトランジ
スタを形成することにより、コレクターベース間容量を
大幅に低減することが可能になり残像特性が向上した。
また、シフトレジスタを複数個のサイリスタと結合トラ
ンジスタで構成することにより全素子を簡略化したバイ
ポーラＩＣプロセスで作成することができる。
Description
【０００１】
【産業上の利用分野】画像処理、画像通信機器の進展に
伴って、高性能イメージセンサのニーズが高まってい
る。本発明は原稿情報を高速、高品質で読み取ることを
可能にするイメージセンサに関するものである。
伴って、高性能イメージセンサのニーズが高まってい
る。本発明は原稿情報を高速、高品質で読み取ることを
可能にするイメージセンサに関するものである。
【０００２】
【従来の技術】集積回路を利用したイメージセンサには
ＣＣＤイメージセンサ、ＭＯＳイメージセンサ、バイポ
ーライメージセンサ等がある。ＣＣＤイメージセンサは
フォトダイオードのアレイと電荷転送素子（ＣＣＤ）か
らなり、読み取りタイミングで一斉にフォトダイオード
に蓄積された光信号電荷をＣＣＤのポテンシャル井戸に
導き、その後、ポテンシャル井戸に沿って出力アンプ側
に転送して画像信号を得ている。ＭＯＳイメージセンサ
はＭＯＳ−ＩＣプロセスで作られたフォトダイオードま
たはフォトトランジスタと走査用シフトレジスタからな
り、フォトダイオードまたはフォトトランジスタに蓄積
された光信号電荷を順次、共通の画像信号出力ラインに
導くことによって画像信号を得ている。バイポーライメ
ージセンサはバイポーラＩＣプロセスで作られたフォト
トランジスタと走査用シフトレジスタからなり、フォト
トランジスタに蓄積された光信号電荷を順次、共通の画
像信号出力ラインに導くことによって画像信号を得てい
る。
ＣＣＤイメージセンサ、ＭＯＳイメージセンサ、バイポ
ーライメージセンサ等がある。ＣＣＤイメージセンサは
フォトダイオードのアレイと電荷転送素子（ＣＣＤ）か
らなり、読み取りタイミングで一斉にフォトダイオード
に蓄積された光信号電荷をＣＣＤのポテンシャル井戸に
導き、その後、ポテンシャル井戸に沿って出力アンプ側
に転送して画像信号を得ている。ＭＯＳイメージセンサ
はＭＯＳ−ＩＣプロセスで作られたフォトダイオードま
たはフォトトランジスタと走査用シフトレジスタからな
り、フォトダイオードまたはフォトトランジスタに蓄積
された光信号電荷を順次、共通の画像信号出力ラインに
導くことによって画像信号を得ている。バイポーライメ
ージセンサはバイポーラＩＣプロセスで作られたフォト
トランジスタと走査用シフトレジスタからなり、フォト
トランジスタに蓄積された光信号電荷を順次、共通の画
像信号出力ラインに導くことによって画像信号を得てい
る。
【０００３】昨今、特にマルチチップ密着型イメージセ
ンサではそのコストに占めるイメージセンサチップのウ
エイトが大きく、イメージセンサチップのコスト低減に
努力が払われている。そのため、ＭＯＳイメージセンサ
やバイポーライメージセンサの開発が盛んになってい
る。拡散済みウエハのコスト低減のためにバイポーライ
メージセンサではエピタキシャル層を無くし、３回の拡
散プロセス（３重拡散法）のみによってセンサを作る試
みがされている。バイポーライメージセンサの従来例を
図４に示す。このイメージセンサはフォトトランジスタ
アレイ１、充電用電源５、充電用スイッチ６ａ〜６ｅ、
走査用シフトレジスタ３からなり、フォトトランジスタ
アレイを構成するフォトトランジスタ１ａ〜１ｅのエミ
ッタを共通に接続してなる画像信号出力ライン７として
いる。シフトレジスタ３からのシフトパルスを充電用ス
イッチ６ａ〜６ｅの制御電極に与え、充電用電源５の出
力をフォトトランジスタ１ａ〜１ｅのコレクタに接続し
て充電電流を流すことにより、画像信号出力ライン７か
ら画像信号を得ている。つまり、ベース-コレクタ接合
に蓄えられた電荷がこの接合に発生する光電流によって
放電し、つぎの充電用電源による再充電によりトランジ
スタの増幅動作の後、画像信号を得るものである。フォ
トトランジスタの完全な再充電には非常に長い時間を要
し、再充電が不完全な場合には残像が大きくなり読み取
り品質が低下する。
ンサではそのコストに占めるイメージセンサチップのウ
エイトが大きく、イメージセンサチップのコスト低減に
努力が払われている。そのため、ＭＯＳイメージセンサ
やバイポーライメージセンサの開発が盛んになってい
る。拡散済みウエハのコスト低減のためにバイポーライ
メージセンサではエピタキシャル層を無くし、３回の拡
散プロセス（３重拡散法）のみによってセンサを作る試
みがされている。バイポーライメージセンサの従来例を
図４に示す。このイメージセンサはフォトトランジスタ
アレイ１、充電用電源５、充電用スイッチ６ａ〜６ｅ、
走査用シフトレジスタ３からなり、フォトトランジスタ
アレイを構成するフォトトランジスタ１ａ〜１ｅのエミ
ッタを共通に接続してなる画像信号出力ライン７として
いる。シフトレジスタ３からのシフトパルスを充電用ス
イッチ６ａ〜６ｅの制御電極に与え、充電用電源５の出
力をフォトトランジスタ１ａ〜１ｅのコレクタに接続し
て充電電流を流すことにより、画像信号出力ライン７か
ら画像信号を得ている。つまり、ベース-コレクタ接合
に蓄えられた電荷がこの接合に発生する光電流によって
放電し、つぎの充電用電源による再充電によりトランジ
スタの増幅動作の後、画像信号を得るものである。フォ
トトランジスタの完全な再充電には非常に長い時間を要
し、再充電が不完全な場合には残像が大きくなり読み取
り品質が低下する。
【０００４】
【発明が解決しようとする課題】フォトトランジスタを
光検知素子とし、その電荷蓄積モードでの動作では図４
に示したように、そのベース電極がフローティングでコ
レクタ-ベース間の接合容量Ｃbcを充電するものであっ
た。この場合、充電回路に直列にベース-エミッタ接合
が介在し、これが非線形抵抗となり充電時定数が大きく
なる。従って、Ｃbcが大きく且つ低露光領域で残像率が
急激に増大する。高速走査においては充電時間が長く取
れないために、この問題はより厳しくなる。
光検知素子とし、その電荷蓄積モードでの動作では図４
に示したように、そのベース電極がフローティングでコ
レクタ-ベース間の接合容量Ｃbcを充電するものであっ
た。この場合、充電回路に直列にベース-エミッタ接合
が介在し、これが非線形抵抗となり充電時定数が大きく
なる。従って、Ｃbcが大きく且つ低露光領域で残像率が
急激に増大する。高速走査においては充電時間が長く取
れないために、この問題はより厳しくなる。
【０００５】
【課題を解決するための手段】イメージセンサチップを
Ｐ型Ｓｉ基板上に形成した基板ＰＮＰトランジスタのア
レイからなるフォトトランジスタアレイ、アクセス用Ｎ
ＰＮトランジスタのアレイ、アクセス用トランジスタの
コレクタを共通に接続してなる画像信号出力ラインおよ
びアクセス用トランジスタのベースに印加される走査パ
ルスを発生させるシフトレジスタから構成する。この場
合、フォトトランジスタの光電変換部は基板と分離拡散
層間の接合である。分離拡散層は他の拡散層に比べて接
合が深く、そのために分光感度が長波長側にシフトす
る。特に、分光感度を可視光領域で大きくする必要があ
る場合には基板ＰＮＰフォトトランジスタのＮ型ベース
領域を２種類の拡散層によって形成する。つまり、エミ
ッタ直下の活性ベース領域を分離拡散層とし、その周囲
を浅いＮ型層とする。シフトレジスタは複数個のサイリ
スタと結合トランジスタの接続によって構成する。
Ｐ型Ｓｉ基板上に形成した基板ＰＮＰトランジスタのア
レイからなるフォトトランジスタアレイ、アクセス用Ｎ
ＰＮトランジスタのアレイ、アクセス用トランジスタの
コレクタを共通に接続してなる画像信号出力ラインおよ
びアクセス用トランジスタのベースに印加される走査パ
ルスを発生させるシフトレジスタから構成する。この場
合、フォトトランジスタの光電変換部は基板と分離拡散
層間の接合である。分離拡散層は他の拡散層に比べて接
合が深く、そのために分光感度が長波長側にシフトす
る。特に、分光感度を可視光領域で大きくする必要があ
る場合には基板ＰＮＰフォトトランジスタのＮ型ベース
領域を２種類の拡散層によって形成する。つまり、エミ
ッタ直下の活性ベース領域を分離拡散層とし、その周囲
を浅いＮ型層とする。シフトレジスタは複数個のサイリ
スタと結合トランジスタの接続によって構成する。
【０００６】
【作用】残像特性に最も影響するのはフォトトランジス
タのベース-エミッタ間の接合容量である。バイポーラ
ＩＣでは拡散プロセスによって順次、分離拡散層、ベー
ス拡散層およびエミッタ拡散層を形成する。導電型の逆
転のために後工程で形成される拡散層ほど不純物濃度が
大きくなる。バイポーラＩＣでは一般に基板はＰ型Ｓｉ
基板であり、基板ＰＮＰトランジスタのベース-コレク
タ接合は基板と分離拡散層間の接合であり他の接合に比
べて接合両側の不純物濃度が最も小さい。接合容量は主
として接合を形成する半導体の低濃度側の不純物濃度で
決まるが、分離用接合の接合容量が最も小さくなり、従
ってフォトトランジスタへの充電時定数が小さくなり残
像性能が改善される。また、不純物のドープ量が小さい
ために漏れ電流が小で暗信号の均一性も良くなる。シフ
トレジスタにサイリスタを用いることによってイメージ
センサに必要な全素子をバイポーラプロセスでＳｉ基板
上に形成することができる。
タのベース-エミッタ間の接合容量である。バイポーラ
ＩＣでは拡散プロセスによって順次、分離拡散層、ベー
ス拡散層およびエミッタ拡散層を形成する。導電型の逆
転のために後工程で形成される拡散層ほど不純物濃度が
大きくなる。バイポーラＩＣでは一般に基板はＰ型Ｓｉ
基板であり、基板ＰＮＰトランジスタのベース-コレク
タ接合は基板と分離拡散層間の接合であり他の接合に比
べて接合両側の不純物濃度が最も小さい。接合容量は主
として接合を形成する半導体の低濃度側の不純物濃度で
決まるが、分離用接合の接合容量が最も小さくなり、従
ってフォトトランジスタへの充電時定数が小さくなり残
像性能が改善される。また、不純物のドープ量が小さい
ために漏れ電流が小で暗信号の均一性も良くなる。シフ
トレジスタにサイリスタを用いることによってイメージ
センサに必要な全素子をバイポーラプロセスでＳｉ基板
上に形成することができる。
【０００７】
【実施例】以下、本発明に実施例１を図面を参照しなが
ら説明する。図１は本発明によるイメージセンサの等価
回路図であり、基板ＰＮＰトランジスタ１ａ〜１ｅから
なるフォトトランジスタアレイ１、アクセス用ＮＰＮト
ランジスタアレイ２、走査用シフトレジスタ３、アクセ
ス用ＮＰＮトランジスタアレイを構成する各ＮＰＮトラ
ンジスタ２ａ〜２ｅのコレクタを共通に接続してなる画
像信号出力ライン４からなる。走査用シフトレジスタ３
は外部からのスタートパルスＳＴ、クロックパルスＣＫ
に従ってその出力端子に走査パルスを発生させる。シフ
トレジスタ３の出力端子は順次、アクセスＮＰＮトラン
ジスタ２ａ〜２ｅのベースに接続され、各ＮＰＮトラン
ジスタ２ａ〜２ｅのエミッタを各フォトトランジスタ１
ａ〜１ｅのエミッタに接続することにより走査パルスに
従ってフォトトランジスタに充電電流を流す。フォトト
ランジスタの光照射による放電電荷を再充電することに
よって発生する再充電電流が画像信号電流で、これを順
次、画像信号電流出力ライン４から取り出す。フォトト
ランジスタのベース-コレクタ接合の容量への充電電圧
ＶｃはＮＰＮトランジスタ２ａ〜２ｅのベースに印加さ
れるアクセスパルス電圧Ｖａで決まり、Ｖａ−２×ダイ
オード順方向電圧となる。接合容量はバイアス電圧の増
大と共に減少するのでＶａは大きいほうがよい。
ら説明する。図１は本発明によるイメージセンサの等価
回路図であり、基板ＰＮＰトランジスタ１ａ〜１ｅから
なるフォトトランジスタアレイ１、アクセス用ＮＰＮト
ランジスタアレイ２、走査用シフトレジスタ３、アクセ
ス用ＮＰＮトランジスタアレイを構成する各ＮＰＮトラ
ンジスタ２ａ〜２ｅのコレクタを共通に接続してなる画
像信号出力ライン４からなる。走査用シフトレジスタ３
は外部からのスタートパルスＳＴ、クロックパルスＣＫ
に従ってその出力端子に走査パルスを発生させる。シフ
トレジスタ３の出力端子は順次、アクセスＮＰＮトラン
ジスタ２ａ〜２ｅのベースに接続され、各ＮＰＮトラン
ジスタ２ａ〜２ｅのエミッタを各フォトトランジスタ１
ａ〜１ｅのエミッタに接続することにより走査パルスに
従ってフォトトランジスタに充電電流を流す。フォトト
ランジスタの光照射による放電電荷を再充電することに
よって発生する再充電電流が画像信号電流で、これを順
次、画像信号電流出力ライン４から取り出す。フォトト
ランジスタのベース-コレクタ接合の容量への充電電圧
ＶｃはＮＰＮトランジスタ２ａ〜２ｅのベースに印加さ
れるアクセスパルス電圧Ｖａで決まり、Ｖａ−２×ダイ
オード順方向電圧となる。接合容量はバイアス電圧の増
大と共に減少するのでＶａは大きいほうがよい。
【０００８】図２（ａ）、（ｂ）はフォトトランジスタ
として機能する基板ＰＮＰトランジスタの第１例におけ
る平面図（ａ）および断面図（ｂ）を示す。Ｐ型半導体
であるＳｉ基板８上に分離拡散層（Ｎ型層）９を形成
し、この分離拡散層上に浅いＰ型層１０を形成する。こ
のフォトトランジスタにおいて基板８がコレクタ、分離
拡散層９がベース、浅いＰ型層１０がエミッタとして機
能する。ベース層は電気的にフローティング状態で使用
し、光電変換作用をするのは基板と分離拡散層間の接合
である。この接合容量は最初の拡散工程で形成されるた
めに接合の両側の不純物濃度が他の拡散に比べて小さ
く、充電時定数が小さく且つ一定の露光量による接合両
端の電位変化が大きくなり残像性能が大幅に向上する。
図３（ａ）、（ｂ）は基板ＰＮＰトランジスタからなる
フォトトランジスタの第２例における平面図（ａ）およ
び断面図（ｂ）を示す。Ｐ型半導体であるＳｉ基板８上
にエミッタが形成される領域近傍にのみ分離拡散層９を
形成し、この上に浅いＰ型層１０を形成する。これで基
板８がコレクタ、分離拡散層９がベース、浅いＰ型層１
０がエミッタとして機能するフォトトランジスタは形成
されたが、更に浅いＮ型層１１を分離拡散層の周囲に形
成してフォトトランジスタの受光領域とする。つまり、
分離拡散層９および浅いＮ型層１１は共にＮ型半導体で
あるため電気的に導通し、浅いＮ型層上に蓄積された信
号電荷がエミッタ直下の活性ベース領域として働く分離
拡散層部へ運ばれる。図３（ａ）（ｂ）の構造の基板Ｐ
ＮＰトランジスタでも、その接合容量が不純物濃度の低
い側、つまり空乏層のより大きく広がる側の濃度で決ま
るため、つまりＳｉ基板の不純物濃度で決まるためにそ
の容量値は小さい。受光領域では接合は他の接合に比べ
て浅いために第１例におけるフォトトランジスタに比べ
て分光感度は可視光領域で大きくなりセンサとして使い
易くなる。これらのフォトトランジスタはエピタキシャ
ル層を使用しない簡略化バイポーラＩＣプロセスでも形
成できるために低コストのセンサチップにも適用でき
る。
として機能する基板ＰＮＰトランジスタの第１例におけ
る平面図（ａ）および断面図（ｂ）を示す。Ｐ型半導体
であるＳｉ基板８上に分離拡散層（Ｎ型層）９を形成
し、この分離拡散層上に浅いＰ型層１０を形成する。こ
のフォトトランジスタにおいて基板８がコレクタ、分離
拡散層９がベース、浅いＰ型層１０がエミッタとして機
能する。ベース層は電気的にフローティング状態で使用
し、光電変換作用をするのは基板と分離拡散層間の接合
である。この接合容量は最初の拡散工程で形成されるた
めに接合の両側の不純物濃度が他の拡散に比べて小さ
く、充電時定数が小さく且つ一定の露光量による接合両
端の電位変化が大きくなり残像性能が大幅に向上する。
図３（ａ）、（ｂ）は基板ＰＮＰトランジスタからなる
フォトトランジスタの第２例における平面図（ａ）およ
び断面図（ｂ）を示す。Ｐ型半導体であるＳｉ基板８上
にエミッタが形成される領域近傍にのみ分離拡散層９を
形成し、この上に浅いＰ型層１０を形成する。これで基
板８がコレクタ、分離拡散層９がベース、浅いＰ型層１
０がエミッタとして機能するフォトトランジスタは形成
されたが、更に浅いＮ型層１１を分離拡散層の周囲に形
成してフォトトランジスタの受光領域とする。つまり、
分離拡散層９および浅いＮ型層１１は共にＮ型半導体で
あるため電気的に導通し、浅いＮ型層上に蓄積された信
号電荷がエミッタ直下の活性ベース領域として働く分離
拡散層部へ運ばれる。図３（ａ）（ｂ）の構造の基板Ｐ
ＮＰトランジスタでも、その接合容量が不純物濃度の低
い側、つまり空乏層のより大きく広がる側の濃度で決ま
るため、つまりＳｉ基板の不純物濃度で決まるためにそ
の容量値は小さい。受光領域では接合は他の接合に比べ
て浅いために第１例におけるフォトトランジスタに比べ
て分光感度は可視光領域で大きくなりセンサとして使い
易くなる。これらのフォトトランジスタはエピタキシャ
ル層を使用しない簡略化バイポーラＩＣプロセスでも形
成できるために低コストのセンサチップにも適用でき
る。
【０００９】図５は図１のイメージセンサチップの走査
回路を複数個のサイリスタと結合トランジスタの接続に
よって構成したシフトレジスタおよび出力トランジスタ
で構成したイメージセンサチップを示す。１２ａ、１２
ｂ、１２ｃ、１２ｄおよび１３ａ、１３ｂ、１３ｃ、１
３ｄは各々サイリスタを構成するＰＮＰトランジスタお
よびＮＰＮトランジスタである。１４ａ、１４ｂ、１４
ｃ、１４ｄは各段のサイリスタ間の結合トランジスタ
で、前段のサイリスタの導通状態を次段に伝達する働き
をする。１５ａ、１５ｂ、１５ｃ、１５ｄは第１の出力
トランジスタで、サイリスタの導通状態に従ってコレク
タ電流を流す。１６ａ、１６ｂ、１６ｃ、１６ｄは第１
の出力トランジスタのコレクタ電圧を検知してフォトト
ランジスタに充電電流を流す第２の出力トランジスタで
ある。他の図中のものと同一番号を付した素子は先に説
明したものと同一の機能の素子である。通常のトランジ
スタによるバイポーラＩＣ回路でシフトレジスタを構成
ためするには、この方式に比べて数倍の素子数を必要と
する。素子自体に保持機能のあるサイリスタを用い、ク
ロック線１７、１８に印加されたクロックパルスによっ
てサイリスタの導通状態が順次シフトすることによって
シフトレジスタとしての動作をするものであり、この回
路によって走査回路が大幅に簡略化できる、チップ上の
すべての素子を簡略化バイポーラＩＣプロセスで形成す
ることができる。
回路を複数個のサイリスタと結合トランジスタの接続に
よって構成したシフトレジスタおよび出力トランジスタ
で構成したイメージセンサチップを示す。１２ａ、１２
ｂ、１２ｃ、１２ｄおよび１３ａ、１３ｂ、１３ｃ、１
３ｄは各々サイリスタを構成するＰＮＰトランジスタお
よびＮＰＮトランジスタである。１４ａ、１４ｂ、１４
ｃ、１４ｄは各段のサイリスタ間の結合トランジスタ
で、前段のサイリスタの導通状態を次段に伝達する働き
をする。１５ａ、１５ｂ、１５ｃ、１５ｄは第１の出力
トランジスタで、サイリスタの導通状態に従ってコレク
タ電流を流す。１６ａ、１６ｂ、１６ｃ、１６ｄは第１
の出力トランジスタのコレクタ電圧を検知してフォトト
ランジスタに充電電流を流す第２の出力トランジスタで
ある。他の図中のものと同一番号を付した素子は先に説
明したものと同一の機能の素子である。通常のトランジ
スタによるバイポーラＩＣ回路でシフトレジスタを構成
ためするには、この方式に比べて数倍の素子数を必要と
する。素子自体に保持機能のあるサイリスタを用い、ク
ロック線１７、１８に印加されたクロックパルスによっ
てサイリスタの導通状態が順次シフトすることによって
シフトレジスタとしての動作をするものであり、この回
路によって走査回路が大幅に簡略化できる、チップ上の
すべての素子を簡略化バイポーラＩＣプロセスで形成す
ることができる。
【００１０】
【発明の効果】本発明により、イメージセンサの残像を
大幅に低減することが可能になり、且つ全ての素子を簡
略化ＩＣプロセスで作成することができる。従って、高
速読み取りと低コスト化を実現でき、その産業上の効果
は大である。
大幅に低減することが可能になり、且つ全ての素子を簡
略化ＩＣプロセスで作成することができる。従って、高
速読み取りと低コスト化を実現でき、その産業上の効果
は大である。
【図１】本発明の実施例１におけるイメージセンサチッ
プの等価回路図
プの等価回路図
【図２】フォトトランジスタとして機能する基板ＰＮＰ
トランジスタの第１例の概略図
トランジスタの第１例の概略図
【図３】フォトトランジスタとして機能する基板ＰＮＰ
トランジスタの第２例の概略図
トランジスタの第２例の概略図
【図４】イメージセンサチップの従来例の等価回路図
【図５】バイポーラＩＣによる実施例１のイメージセン
サチップの等価回路図
サチップの等価回路図
１ フォトトランジスタアレイ ２ アクセス用ＮＰＮトランジスタアレイ ３ シフトレジスタ ４ 画像信号出力ライン ５ 充電用電源 ６ 充電用スイッチ ７ 画像信号出力ライン ８ Ｐ型Ｓｉ基板 ９ 分離拡散層 １０ 浅いＰ型拡散層 １１ 浅いＮ型拡散層 １２ サイリスタを構成するＰＮＰトランジスタ １３ サイリスタを構成するＮＰＮトランジスタ １４ 結合トランジスタ １５ 第１の出力トランジスタ １６ 第２の出力トランジスタ １７、１８ クロック線
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｅ 8838−5Ｃ
Claims (3)
- 【請求項１】基板ＰＮＰトランジスタのアレイからなる
フォトトランジスタアレイ、アクセス用ＮＰＮトランジ
スタのアレイ、アクセス用トランジスタのコレクタを共
通に接続してなる画像信号出力ラインおよびアクセス用
トランジスタのベースに印加される走査パルスを発生さ
せるシフトレジスタからなることを特徴とするイメージ
センサチップ。 - 【請求項２】フォトトランジスタアレイを構成する基板
ＰＮＰトランジスタのベース層がエミッタ近傍では深
く、その他の領域では浅く拡散した２段の拡散層からな
ることを特徴とする請求項１記載のイメージセンサチッ
プ。 - 【請求項３】シフトレジスタが複数個のサイリスタと結
合トランジスタとの接続によって構成したことを特徴と
する請求項１記載のイメージセンサチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257409A JPH05102453A (ja) | 1991-10-04 | 1991-10-04 | イメージセンサチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257409A JPH05102453A (ja) | 1991-10-04 | 1991-10-04 | イメージセンサチツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102453A true JPH05102453A (ja) | 1993-04-23 |
Family
ID=17305979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257409A Pending JPH05102453A (ja) | 1991-10-04 | 1991-10-04 | イメージセンサチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028975A (ja) * | 2010-07-22 | 2012-02-09 | National Institute Of Advanced Industrial & Technology | 光電変換セル及びアレイとその読み出し方法と回路 |
-
1991
- 1991-10-04 JP JP3257409A patent/JPH05102453A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012028975A (ja) * | 2010-07-22 | 2012-02-09 | National Institute Of Advanced Industrial & Technology | 光電変換セル及びアレイとその読み出し方法と回路 |
| EP2597864A4 (en) * | 2010-07-22 | 2014-03-26 | Nat Inst Of Advanced Ind Scien | Photovoltaic cell, array, readout method for same and circuit |
| US9142579B2 (en) | 2010-07-22 | 2015-09-22 | National Institute Of Advanced Industrial Science And Technology | Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1257922A (en) | Photoelectric converter | |
| US5705846A (en) | CMOS-compatible active pixel image array using vertical pnp cell | |
| KR960002100B1 (ko) | 전하결합소자형 이미지센서 | |
| JP2004253670A (ja) | 固体撮像装置 | |
| JPH10335625A (ja) | 光電変換装置及び密着型イメージセンサ | |
| JP3512937B2 (ja) | 半導体装置 | |
| JP3442283B2 (ja) | リニアイメージセンサ | |
| US4041519A (en) | Low transient effect switching device and method | |
| US5776795A (en) | Method of making a contactless capacitor-coupled bipolar active pixel sensor with intergrated electronic shutter | |
| US6853044B1 (en) | Image sensor with improved dynamic range by applying negative voltage to unit pixel | |
| JPH09232621A (ja) | 半導体装置 | |
| JPH05102453A (ja) | イメージセンサチツプ | |
| WO1992004734A1 (en) | Acoustic charge transport imager | |
| US5598023A (en) | Photoelectric converting apparatus | |
| JP2764776B2 (ja) | バイポーラ型フォトトランジスタ装置。 | |
| JPH05275671A (ja) | フォトトランジスタおよびそれを用いたイメージセンサ | |
| JPH05226627A (ja) | 半導体装置 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP2792219B2 (ja) | フォトダイオードを備えた半導体装置及びその製造方法 | |
| JPH0682818B2 (ja) | 固体撮像装置 | |
| JPH11251567A (ja) | 光電変換装置 | |
| JPH04345070A (ja) | フォトトランジスタ素子 | |
| JPH06104477A (ja) | フォトトランジスタ | |
| JPH04151872A (ja) | 半導体装置 |