JPH0682818B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0682818B2 JPH0682818B2 JP61147562A JP14756286A JPH0682818B2 JP H0682818 B2 JPH0682818 B2 JP H0682818B2 JP 61147562 A JP61147562 A JP 61147562A JP 14756286 A JP14756286 A JP 14756286A JP H0682818 B2 JPH0682818 B2 JP H0682818B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- type semiconductor
- semiconductor layer
- address switch
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、プラズマ結合装置（Plasma Coupled Device;
以下、PCDという。）による半導体光検出装置に関し、
特に半導体基板上に構成し、撮像装置、位置検出装置、
あるいは光学式文字読み取り装置に使用される集積化さ
れた固体撮像装置に関する。
以下、PCDという。）による半導体光検出装置に関し、
特に半導体基板上に構成し、撮像装置、位置検出装置、
あるいは光学式文字読み取り装置に使用される集積化さ
れた固体撮像装置に関する。
（従来の技術） 従来から、複数の光電変換素子、およびPCDによる走査
回路を半導体基板上に集積化して構成した固体撮像装置
は公知である。
回路を半導体基板上に集積化して構成した固体撮像装置
は公知である。
例えば、第３図は従来技術によるPCDの基板構造の一例
を示す構造図である。第３図において、101はＮ形シリ
コン半導体基板、102はN+形半導体層によるベース、103
はＰ形半導体層によるエミッタ、104はnpnpトランジス
タの中間Ｐ層を構成するＰ形半導体層、105はnpnpトラ
ンジスタのコレクタを構成するN+形半導体層、106はN+
形半導体層による細長いベースを形成する共通領域、10
7は前述ベース102,106に直流電圧を加えるための直流電
源、108〜110はそれぞれエミッタ103へクロックφ1〜φ
3を与えるための抵抗器である。
を示す構造図である。第３図において、101はＮ形シリ
コン半導体基板、102はN+形半導体層によるベース、103
はＰ形半導体層によるエミッタ、104はnpnpトランジス
タの中間Ｐ層を構成するＰ形半導体層、105はnpnpトラ
ンジスタのコレクタを構成するN+形半導体層、106はN+
形半導体層による細長いベースを形成する共通領域、10
7は前述ベース102,106に直流電圧を加えるための直流電
源、108〜110はそれぞれエミッタ103へクロックφ1〜φ
3を与えるための抵抗器である。
第３図において、共通の細長いベース106と、島状のエ
ミッタ103と、フック付コレクタ105によって単位要素と
なるセルが構成される。第４図は、第３図に示すPCDの
単位要素の等価回路を示す説明図である。第４図におい
て、111はＰ形半導体層103と、Ｎ形半導体基板101と、
Ｐ形半導体層104とによって構成されたnnpトランジス
タ、112はＮ形半導体基板101と、Ｐ形半導体層104と、N
+形半導体層105とによって構成されたnpnトランジスタ
である。
ミッタ103と、フック付コレクタ105によって単位要素と
なるセルが構成される。第４図は、第３図に示すPCDの
単位要素の等価回路を示す説明図である。第４図におい
て、111はＰ形半導体層103と、Ｎ形半導体基板101と、
Ｐ形半導体層104とによって構成されたnnpトランジス
タ、112はＮ形半導体基板101と、Ｐ形半導体層104と、N
+形半導体層105とによって構成されたnpnトランジスタ
である。
上記単位要素となるセルはフック構造をもつ単接合トラ
ンジスタをラテラル形にしたもので、ベース・コレクタ
間に定電圧源Vbcを接続した状態では、エミッタ103とコ
レクタ105との間に第５図に示すような負性抵抗特性が
現れる。負性抵抗が始まる点の電圧をピーク点電圧Vpと
呼ぶ、負性抵抗のオン状態、すなわち低抵抗状態ではエ
ミッタ103とコレクタ105との間に多数の電子・正孔対に
よるプラズマが存在するが、この場合のようにラテラル
構造で、コレクタ面積が十分に小さいときにはプラズマ
はコレクタ電極のまわりに蓄積され、その周辺に広が
る。
ンジスタをラテラル形にしたもので、ベース・コレクタ
間に定電圧源Vbcを接続した状態では、エミッタ103とコ
レクタ105との間に第５図に示すような負性抵抗特性が
現れる。負性抵抗が始まる点の電圧をピーク点電圧Vpと
呼ぶ、負性抵抗のオン状態、すなわち低抵抗状態ではエ
ミッタ103とコレクタ105との間に多数の電子・正孔対に
よるプラズマが存在するが、この場合のようにラテラル
構造で、コレクタ面積が十分に小さいときにはプラズマ
はコレクタ電極のまわりに蓄積され、その周辺に広が
る。
いま、クロックφ1の信号源に接続された１番目の要素
のエミッタ103にVpよりも大きな電圧を加えてオン状態
にしておき、クロックφ2の信号源に接続された２番目
の要素の電流対電圧特性を測定すると、ピーク点電圧Vp
が第５図のVp′によって示すように減少する。これは、
１番目の要素に形成された電子・正孔対プラズマの伝導
度変調によるもので、プラズマ結合効果と呼ばれる。
のエミッタ103にVpよりも大きな電圧を加えてオン状態
にしておき、クロックφ2の信号源に接続された２番目
の要素の電流対電圧特性を測定すると、ピーク点電圧Vp
が第５図のVp′によって示すように減少する。これは、
１番目の要素に形成された電子・正孔対プラズマの伝導
度変調によるもので、プラズマ結合効果と呼ばれる。
したがって、２番目の要素をあらかじめVp′より大き
く、Vpより小さくなるようにバイアスしておけば、最初
にオフ状態であったものを、１番目の要素をオンにする
ことによって同様にオン状態にさせることができる。こ
の状態で１番目の要素の電圧を低下させてオフにすれ
ば、結果的にオン状態が１番目から２番目に移ったこと
になる。
く、Vpより小さくなるようにバイアスしておけば、最初
にオフ状態であったものを、１番目の要素をオンにする
ことによって同様にオン状態にさせることができる。こ
の状態で１番目の要素の電圧を低下させてオフにすれ
ば、結果的にオン状態が１番目から２番目に移ったこと
になる。
第３図に示すように、３相のシフトパルス電圧φ1〜φ3
を各セルに加えると、オン状態が左の要素から右の要素
へと順次転送される。
を各セルに加えると、オン状態が左の要素から右の要素
へと順次転送される。
上記が、PCDの基本となる３相形シフトレジスタの動作
である。第６図は、このようなPCDによるシフトレジス
タを使用して構成した固体撮像装置の斜視図である。
である。第６図は、このようなPCDによるシフトレジス
タを使用して構成した固体撮像装置の斜視図である。
第６図において、第３図と同じ要素には同じ番号が付し
てある。第６図において、113はN+形半導体層、115はＰ
形半導体層、116はN+形半導体層、117はN+形半導体層、
118はＰ形半導体層である。N+形半導体層116,およびＰ
形半導体層115,118とによってアドレススイッチ11が構
成されている。Ｎ形半導体基板101とＰ形半導体層118と
によってホトダイオード12が形成され、ホトダイオード
12の出力はアドレススイッチ11を介して出力される。
てある。第６図において、113はN+形半導体層、115はＰ
形半導体層、116はN+形半導体層、117はN+形半導体層、
118はＰ形半導体層である。N+形半導体層116,およびＰ
形半導体層115,118とによってアドレススイッチ11が構
成されている。Ｎ形半導体基板101とＰ形半導体層118と
によってホトダイオード12が形成され、ホトダイオード
12の出力はアドレススイッチ11を介して出力される。
第６図に示すPCDによるシフトレジスタ10の構造は、第
３図に示したものとほぼ同様である。しかし、固体撮像
装置として用いる場合には、走査出力はコレクタ領域10
5の近傍に形成されたN+形半導体層113により、コレクタ
105の近傍の電位変化として取り出される。単位素子セ
ルがオフの状態にあれば、ベース106とコレクタ105との
間の直流バイアス電圧は、逆バイアスを与えるフックと
コレクタ105との間に加えられるので、N+形半導体層113
の電位はベース106（あるいは半導体基板101）の電位に
ほぼ等しい。単位素子がオン状態になると、コレクタ10
5の近傍の伝導度変調によってN+形半導体層113の電位は
低下し、コレクタ105の電位にちかずく。
３図に示したものとほぼ同様である。しかし、固体撮像
装置として用いる場合には、走査出力はコレクタ領域10
5の近傍に形成されたN+形半導体層113により、コレクタ
105の近傍の電位変化として取り出される。単位素子セ
ルがオフの状態にあれば、ベース106とコレクタ105との
間の直流バイアス電圧は、逆バイアスを与えるフックと
コレクタ105との間に加えられるので、N+形半導体層113
の電位はベース106（あるいは半導体基板101）の電位に
ほぼ等しい。単位素子がオン状態になると、コレクタ10
5の近傍の伝導度変調によってN+形半導体層113の電位は
低下し、コレクタ105の電位にちかずく。
この電位の変化をアドレス信号として光検出部に伝達
し、アドレススイッチをオンさせることができる。
し、アドレススイッチをオンさせることができる。
上述のように固体撮像装置の各画素には１個のホトダイ
オードと、１個のスイッチと、１段の走査回路とがそれ
ぞれ対応しており、第６図の断面構造からも明らかなよ
うに、PCD形固体撮像装置はＮ形半導体基板101上にＰ
形、およびＮ形の不純物領域が形成されているだけで、
他のバイポーラデバイスのような分離領域や埋込み領域
などの複雑な製造プロセスは必要ない。
オードと、１個のスイッチと、１段の走査回路とがそれ
ぞれ対応しており、第６図の断面構造からも明らかなよ
うに、PCD形固体撮像装置はＮ形半導体基板101上にＰ
形、およびＮ形の不純物領域が形成されているだけで、
他のバイポーラデバイスのような分離領域や埋込み領域
などの複雑な製造プロセスは必要ない。
（発明が解決しようとする問題点） 上述した従来技術によれば、PCDによるシフトレジスタ
は基本的にはプラズマ結合結果によって動作する。した
がって、分離領域や埋込み領域が必要ではない為に、集
積度が向上できたり、あるいはプロセスが容易になるな
どの利点がある。反面、素子間に分離がないために、PC
Dによるシフトレジスタのうちの任意の１段がオンにな
り、その段の走査電極の電位が低下しているときには、
プラズマ結合効果による電気的なクロストークが生じる
結果として、その両側の段の走査電極の電位も低下し、
結局、数個のアドレススイッチを同時にオンしてしま
い、信号の純度が低下すると言う欠点がある。
は基本的にはプラズマ結合結果によって動作する。した
がって、分離領域や埋込み領域が必要ではない為に、集
積度が向上できたり、あるいはプロセスが容易になるな
どの利点がある。反面、素子間に分離がないために、PC
Dによるシフトレジスタのうちの任意の１段がオンにな
り、その段の走査電極の電位が低下しているときには、
プラズマ結合効果による電気的なクロストークが生じる
結果として、その両側の段の走査電極の電位も低下し、
結局、数個のアドレススイッチを同時にオンしてしま
い、信号の純度が低下すると言う欠点がある。
このとき、クロストークを防止しようとしてPCDによる
シフトレジスタに分離領域を形成すれば、プラズマ形成
効果が不十分になり、転送動作がスムーズに行われなく
なる。
シフトレジスタに分離領域を形成すれば、プラズマ形成
効果が不十分になり、転送動作がスムーズに行われなく
なる。
さらに、上記従来技術によれば、PCDによるシフトレジ
スタでは、単位素子セルを配列するピッチによってエミ
ッタ，コレクタ，ならびにベースの大きさと配置とが決
定されてしまう度合が強く、PCDによるシフトレジスタ
の走査電極をそのまま光検出部のアドレススイッチに結
線しても、アドレススイッチを開閉するための駆動能力
が不十分で、スイッチング動作が効率よく行われないと
いう欠点がある。
スタでは、単位素子セルを配列するピッチによってエミ
ッタ，コレクタ，ならびにベースの大きさと配置とが決
定されてしまう度合が強く、PCDによるシフトレジスタ
の走査電極をそのまま光検出部のアドレススイッチに結
線しても、アドレススイッチを開閉するための駆動能力
が不十分で、スイッチング動作が効率よく行われないと
いう欠点がある。
本発明の目的は、PCDによるシフトレジスタとアドレス
スイッチとの間に一体化して集積化した単体トランジス
タによるスイッチ手段を設けることにより上記欠点を除
去し、上記スイッチ手段の採用によって単位素子セル間
に生ずる不要の結合を減ずるとともにスイッチング動作
を確保することができるように構成した固体撮像装置を
提供することにある。
スイッチとの間に一体化して集積化した単体トランジス
タによるスイッチ手段を設けることにより上記欠点を除
去し、上記スイッチ手段の採用によって単位素子セル間
に生ずる不要の結合を減ずるとともにスイッチング動作
を確保することができるように構成した固体撮像装置を
提供することにある。
（問題点を解決するための手段） 本発明による固体撮像装置は第１の導電形を有する半導
体基板上に第２の導電形により形成され、入射光により
発生した信号電荷を蓄積するための受光部と、信号電荷
を読み出すためのアドレススイッチとを備えた光電変換
素子を１次元、あるいは２次元状に配置し、かつ、アド
レススイッチを時間順次的に選択するためのプラズマ結
合装置による走査回路を備えて構成したものの改良であ
る。
体基板上に第２の導電形により形成され、入射光により
発生した信号電荷を蓄積するための受光部と、信号電荷
を読み出すためのアドレススイッチとを備えた光電変換
素子を１次元、あるいは２次元状に配置し、かつ、アド
レススイッチを時間順次的に選択するためのプラズマ結
合装置による走査回路を備えて構成したものの改良であ
る。
すなわち、本発明による固体撮像装置は、 第１の導電形を有する半導体基板上に第２の導電形によ
り形成され、入射光により発生した信号電荷を蓄積する
ための光電変換素子群と前記光電変換素子群の各信号電
荷を読み出すためのアドレススイッチ群からなる受光部
と、 前記アドレススイッチを時間順次的に選択するためのプ
ラズマ結合シフトレジスタよりなる走査回路と、 前記走査回路の各段の後段にベースが接続された単体ト
ランジスタスイッチ群からなり、スイッチの出力を前記
受光部の前記アドレススイッチに接続できるように前記
アドレススイッチにコレクタが接続され、エミッタが接
地されているバーチカルトランジスタ群からなるスイッ
チ手段とから構成されている。
り形成され、入射光により発生した信号電荷を蓄積する
ための光電変換素子群と前記光電変換素子群の各信号電
荷を読み出すためのアドレススイッチ群からなる受光部
と、 前記アドレススイッチを時間順次的に選択するためのプ
ラズマ結合シフトレジスタよりなる走査回路と、 前記走査回路の各段の後段にベースが接続された単体ト
ランジスタスイッチ群からなり、スイッチの出力を前記
受光部の前記アドレススイッチに接続できるように前記
アドレススイッチにコレクタが接続され、エミッタが接
地されているバーチカルトランジスタ群からなるスイッ
チ手段とから構成されている。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は、本発明による固体撮像装置の主要部分の一実
施例を示す構成図である。
施例を示す構成図である。
第１図において、第３図〜第６図と同様な作用をする要
素には同様な番号を付してある。第１図において、１は
Ｐ形半導体層,2はN+形半導体層,3はＰ形半導体層,4はN+
形半導体層,7は端子,10はシフトレジスタ,11はアドレス
スイッチ,13は本発明を特徴づけるスイッチ手段であ
る。
素には同様な番号を付してある。第１図において、１は
Ｐ形半導体層,2はN+形半導体層,3はＰ形半導体層,4はN+
形半導体層,7は端子,10はシフトレジスタ,11はアドレス
スイッチ,13は本発明を特徴づけるスイッチ手段であ
る。
第２図は、第１図に示すレジスタ10およびスイッチ手段
13の等価回路を示す説明図である。第２図において、ト
ランジスタ111,112はそれぞれ第４図に示すトランジス
タ111,112と同様な作用をする。npnトランジスタ９は、
第１図におけるN+形半導体層５に対して電気的に接続さ
れた半導体基板101の内部領域と、Ｐ形半導体層３と、N
+形半導体層４とによって形成されるものである。
13の等価回路を示す説明図である。第２図において、ト
ランジスタ111,112はそれぞれ第４図に示すトランジス
タ111,112と同様な作用をする。npnトランジスタ９は、
第１図におけるN+形半導体層５に対して電気的に接続さ
れた半導体基板101の内部領域と、Ｐ形半導体層３と、N
+形半導体層４とによって形成されるものである。
第１図において、シフトレジスタ10の後段にはnpnトラ
ンジスタ９がバーティカルトランジスタ構造によって配
置されている。
ンジスタ９がバーティカルトランジスタ構造によって配
置されている。
また、シフトレジスタ10のエミッタ105はnpnトランジス
タ９のベースに接続されている。これによって、PCDに
よるシフトレジスタ10はnpnトランジスタ９をオン／オ
フ制御できるので、コレクタ106の周辺の電位変化はN+
形半導体層５によって取り出され、アドレススイッチ11
に加えられる。
タ９のベースに接続されている。これによって、PCDに
よるシフトレジスタ10はnpnトランジスタ９をオン／オ
フ制御できるので、コレクタ106の周辺の電位変化はN+
形半導体層５によって取り出され、アドレススイッチ11
に加えられる。
第１図に示す実施例では、シフトレジスタ10の後段に設
けられたバーティカル形npnトランジスタ９は素子セル
間を分離することができる。さらに、シフトレジスタ10
とnpnトランジスタ９とを第１図に示すように配列すれ
ば、npnトランジスタ９は或る閾値をもってオン／オフ
制御されるため、アドレス信号の純度を著しく高めるこ
とができる。
けられたバーティカル形npnトランジスタ９は素子セル
間を分離することができる。さらに、シフトレジスタ10
とnpnトランジスタ９とを第１図に示すように配列すれ
ば、npnトランジスタ９は或る閾値をもってオン／オフ
制御されるため、アドレス信号の純度を著しく高めるこ
とができる。
第１図に示す構造配置では、アドレス信号の再生が行な
われるため、アドレススイッチ11の駆動能力はきわめて
高く、オン／オフ制御が非常に効率よく行える。
われるため、アドレススイッチ11の駆動能力はきわめて
高く、オン／オフ制御が非常に効率よく行える。
（発明の効果） 本発明は以上説明したように、PCDによるシフトレジス
タとアドレススイッチとの間に一体化して集積化した単
体トランジスタによるスイッチ手段を設けることによ
り、上記スイッチ手段の採用によって単位素子セル間に
生ずる不要な結合を減ずるとともにスイッチング動作を
確保できるため、得られた光信号の解像度を著しく向上
できるとともに、不要なノイズ成分のレベルを著しく低
くすることができるという効果がある。
タとアドレススイッチとの間に一体化して集積化した単
体トランジスタによるスイッチ手段を設けることによ
り、上記スイッチ手段の採用によって単位素子セル間に
生ずる不要な結合を減ずるとともにスイッチング動作を
確保できるため、得られた光信号の解像度を著しく向上
できるとともに、不要なノイズ成分のレベルを著しく低
くすることができるという効果がある。
第１図は、本発明による固体撮像装置の一実施例を部分
的に示す構造図である。 第２図は、第１図に示す固体撮像装置のシフトレジスタ
およびスイッチ手段の等価回路を示す説明図である。 第３図は、従来技術による半導体プラズマ結合装置（PC
D）の一例を示す構造図である。 第４図は、第３図に示すPCDの等価回路を示す説明図で
ある。 第５図は、第３図に示すPCDの基本要素の電流対電圧特
性の一例を示す説明図である。 第６図は、従来技術により構成したPCDによる固体撮像
装置の一例を示す斜視図である。 1,3,103,104,115,118……Ｐ形半導体層 2,4,5,101,102,105,106,113,116,117……Ｎ形半導体層 ７……端子 10……シフトレジスタ 11……アドレススイッチ 12……ホトダイオード 13……スイッチ手段 107……電源 108〜110……抵抗器 111,112……トランジスタ
的に示す構造図である。 第２図は、第１図に示す固体撮像装置のシフトレジスタ
およびスイッチ手段の等価回路を示す説明図である。 第３図は、従来技術による半導体プラズマ結合装置（PC
D）の一例を示す構造図である。 第４図は、第３図に示すPCDの等価回路を示す説明図で
ある。 第５図は、第３図に示すPCDの基本要素の電流対電圧特
性の一例を示す説明図である。 第６図は、従来技術により構成したPCDによる固体撮像
装置の一例を示す斜視図である。 1,3,103,104,115,118……Ｐ形半導体層 2,4,5,101,102,105,106,113,116,117……Ｎ形半導体層 ７……端子 10……シフトレジスタ 11……アドレススイッチ 12……ホトダイオード 13……スイッチ手段 107……電源 108〜110……抵抗器 111,112……トランジスタ
Claims (1)
- 【請求項１】第１の導電形を有する半導体基板上に第２
の導電形により形成され、入射光により発生した信号電
荷を蓄積するための光電変換素子群と前記光電変換素子
群の各信号電荷を読み出すためのアドレススイッチ群か
らなる受光部と、 前記アドレススイッチを時間順次的に選択するためのプ
ラズマ結合シフトレジスタよりなる走査回路と、 前記走査回路の各段の後段にベースが接続された単体ト
ランジスタスイッチ群からなり、スイッチの出力を前記
受光部の前記アドレススイッチに接続できるように前記
アドレススイッチにコレクタが接続され、エミッタが接
地されているバーチカルトランジスタ群からなるスイッ
チ手段と、 から構成した固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147562A JPH0682818B2 (ja) | 1986-06-24 | 1986-06-24 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147562A JPH0682818B2 (ja) | 1986-06-24 | 1986-06-24 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633456A JPS633456A (ja) | 1988-01-08 |
| JPH0682818B2 true JPH0682818B2 (ja) | 1994-10-19 |
Family
ID=15433148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61147562A Expired - Lifetime JPH0682818B2 (ja) | 1986-06-24 | 1986-06-24 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682818B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
-
1986
- 1986-06-24 JP JP61147562A patent/JPH0682818B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7564512B2 (en) | 1993-12-03 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US7145173B2 (en) | 1994-04-22 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7166862B2 (en) | 1994-04-22 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US7477222B2 (en) | 1994-04-22 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633456A (ja) | 1988-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1270058A (en) | Image sensing apparatus | |
| US4200892A (en) | Solid state image sensor | |
| EP0253678A2 (en) | Photoelectric conversion device | |
| US3660667A (en) | Image sensor array in which each element employs two phototransistors one of which stores charge | |
| US5406332A (en) | Photoelectric converting device | |
| JP3905139B2 (ja) | 電荷結合素子型イメージセンサ | |
| EP0576022B1 (en) | Photoelectric conversion device and method of driving the same | |
| US5016108A (en) | Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough | |
| US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
| US6303919B1 (en) | Linear image sensor | |
| US5262850A (en) | Photoelectric converting device having reduced line sensor space | |
| US4808834A (en) | Solid-state image sensor | |
| US5162885A (en) | Acoustic charge transport imager | |
| JPH0682818B2 (ja) | 固体撮像装置 | |
| JPH0763088B2 (ja) | 固体撮像装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JP2589312B2 (ja) | 光電変換装置 | |
| JPH05275671A (ja) | フォトトランジスタおよびそれを用いたイメージセンサ | |
| JPH0678219A (ja) | 光電変換装置 | |
| JPH0499066A (ja) | 光電変換装置 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPS63128665A (ja) | 光電変換装置 | |
| JPH05304281A (ja) | 半導体装置及び光電変換装置 | |
| JPH0630392B2 (ja) | 一次元半導体撮像装置 | |
| JPH0228271B2 (ja) |