JPH05102532A - 光半導体装置および製造方法 - Google Patents
光半導体装置および製造方法Info
- Publication number
- JPH05102532A JPH05102532A JP3261744A JP26174491A JPH05102532A JP H05102532 A JPH05102532 A JP H05102532A JP 3261744 A JP3261744 A JP 3261744A JP 26174491 A JP26174491 A JP 26174491A JP H05102532 A JPH05102532 A JP H05102532A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- semiconductor device
- external mounting
- mounting
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 光軸が外部実装基板の実装面に平行となるよ
う実装する。 【構成】 面実装型の光半導体装置において、絶縁樹脂
基板１２の素子搭載面２１と直交する隣接面２２の二隅
に外部接続用立体メツキパターン１３，１４を設け、二
隅の間に実装位置決め用の凸部を設ける。
う実装する。 【構成】 面実装型の光半導体装置において、絶縁樹脂
基板１２の素子搭載面２１と直交する隣接面２２の二隅
に外部接続用立体メツキパターン１３，１４を設け、二
隅の間に実装位置決め用の凸部を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、リードレスタイプの樹
脂封止型光半導体装置およびその製造方法に関し、特
に、実装面に対し光軸が平行方向となる実装を可能と
し、さらに実装時の位置決めとして凸部を有する半導体
装置およびその製造方法に係る。
脂封止型光半導体装置およびその製造方法に関し、特
に、実装面に対し光軸が平行方向となる実装を可能と
し、さらに実装時の位置決めとして凸部を有する半導体
装置およびその製造方法に係る。
【０００２】
【従来の技術】従来のリードレスタイプの光半導体装置
（面実装デバイス：以下、ＳＭＤという）の構造および
製造方法を図１７〜図２３に示す。
（面実装デバイス：以下、ＳＭＤという）の構造および
製造方法を図１７〜図２３に示す。
【０００３】使用する基板１ａは、図１７の如く、メツ
キ電極を形成するためのスルーホール１が形成され、ま
た、受光素子や発光素子等の光半導体素子２を搭載する
ためのヘツダー部３および光半導体素子２の電極２ａに
電気的にＡｕワイヤー等４で結線するための結線部５が
メツキ（図中斜線部）にて形成された樹脂基板である。
キ電極を形成するためのスルーホール１が形成され、ま
た、受光素子や発光素子等の光半導体素子２を搭載する
ためのヘツダー部３および光半導体素子２の電極２ａに
電気的にＡｕワイヤー等４で結線するための結線部５が
メツキ（図中斜線部）にて形成された樹脂基板である。
【０００４】この基板をベースに、図１８〜２０の如
く、トランスフアモールドにて透光性樹脂を用いて、レ
ンズ６が形成される。
く、トランスフアモールドにて透光性樹脂を用いて、レ
ンズ６が形成される。
【０００５】その後ダイシングライン７の位置で分割カ
ツトされ、図２１〜２３の如く、単独の光半導体装置が
完成する。
ツトされ、図２１〜２３の如く、単独の光半導体装置が
完成する。
【０００６】
【発明が解決しようとする課題】従来のＳＭＤでは、実
装面に対し光軸で垂直となるよう実装することは可能で
あるが、図２４の如く、実装面に対し光軸が平行方向と
なるように実装することは、位置決めあるいは光半導体
装置の安定性の面から難しかつた。
装面に対し光軸で垂直となるよう実装することは可能で
あるが、図２４の如く、実装面に対し光軸が平行方向と
なるように実装することは、位置決めあるいは光半導体
装置の安定性の面から難しかつた。
【０００７】本発明は、上記課題に鑑み、外部実装基板
への実装時に、光軸を実装面に平行となるよう実装でき
る光半導体装置およびその製造方法の提供を目的とす
る。
への実装時に、光軸を実装面に平行となるよう実装でき
る光半導体装置およびその製造方法の提供を目的とす
る。
【０００８】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、図１〜１５の如く、外部実装基板に面実
装されるものであつて、立体メツキパターン１３，１４
が形成された絶縁基板１２と、前記立体メツキパターン
１３，１４上に搭載された光半導体素子１５と、該光半
導体素子１５を封止してなる透光性の封止体１８とを備
え、前記絶縁基板１２の素子搭載面２１と直交する隣接
面２２の中央部に、前記外部実装基板の凹部に係合する
凸部２３が形成され、該凸部２３を挟んで両側に隣接す
るスルーホール２４に、前記立体メツキパターン１３，
１４と連続形成され外部実装基板の配線回路に接続され
るメツキ電極部２５，２６が形成されたものである。
題解決手段は、図１〜１５の如く、外部実装基板に面実
装されるものであつて、立体メツキパターン１３，１４
が形成された絶縁基板１２と、前記立体メツキパターン
１３，１４上に搭載された光半導体素子１５と、該光半
導体素子１５を封止してなる透光性の封止体１８とを備
え、前記絶縁基板１２の素子搭載面２１と直交する隣接
面２２の中央部に、前記外部実装基板の凹部に係合する
凸部２３が形成され、該凸部２３を挟んで両側に隣接す
るスルーホール２４に、前記立体メツキパターン１３，
１４と連続形成され外部実装基板の配線回路に接続され
るメツキ電極部２５，２６が形成されたものである。
【０００９】本発明請求項２による課題解決手段は、複
数個の絶縁基板１２を一体的連続形成し、該各絶縁基板
１２の素子搭載面２１に立体メツキパターン１３，１４
を形成し、該立体メツキパターン１３，１４上に光半導
体素子１５を搭載し、該各光半導体素子１５を透光性の
封止体１８にて封止して複数のパツケージを形成し、該
パツケージを分離独立させるよう前記絶縁基板１２をダ
イシングライン３１に沿つて多分割に切断する光半導体
装置の製造方法において、前記各パツケージの隣り合う
二隅部にスルーホール２４を形成し、該スルーホール２
４に、前記立体メツキパターン１３，１４と連続形成さ
れ外部実装基板の配線回路に接続されるメツキ電極部２
５，２６を形成し、両スルーホール２４の間に外部実装
基板の凹部に係合する凸部２３を形成するものである。
数個の絶縁基板１２を一体的連続形成し、該各絶縁基板
１２の素子搭載面２１に立体メツキパターン１３，１４
を形成し、該立体メツキパターン１３，１４上に光半導
体素子１５を搭載し、該各光半導体素子１５を透光性の
封止体１８にて封止して複数のパツケージを形成し、該
パツケージを分離独立させるよう前記絶縁基板１２をダ
イシングライン３１に沿つて多分割に切断する光半導体
装置の製造方法において、前記各パツケージの隣り合う
二隅部にスルーホール２４を形成し、該スルーホール２
４に、前記立体メツキパターン１３，１４と連続形成さ
れ外部実装基板の配線回路に接続されるメツキ電極部２
５，２６を形成し、両スルーホール２４の間に外部実装
基板の凹部に係合する凸部２３を形成するものである。
【００１０】
【作用】上記課題解決手段において、外部実装基板への
実装時には、凸部２３を外部実装基板の嵌入孔に嵌入し
て位置決めし、凸部２３に隣接したメツキ電極部２５，
２６を外部実装基板の配線部に接続する。そうすると、
光半導体装置の光軸が外部実装基板の実装面に平行方向
となり、かつ位置決めも正確に行うことができる。
実装時には、凸部２３を外部実装基板の嵌入孔に嵌入し
て位置決めし、凸部２３に隣接したメツキ電極部２５，
２６を外部実装基板の配線部に接続する。そうすると、
光半導体装置の光軸が外部実装基板の実装面に平行方向
となり、かつ位置決めも正確に行うことができる。
【００１１】
【実施例】（第一実施例）図１は本発明の第一実施例に
係る光半導体装置において樹脂封止前の状態を示す図、
図２は同じくその樹脂封止後の状態を示す図、図３は同
じくそのダイシングラインでの切断後の１パツケージの
状態を示す正面図、図４は同じくその側面図、図５は同
じくその底面図である。なお、図１，４，５中の斜線部
はメツキ処理部を示している。
係る光半導体装置において樹脂封止前の状態を示す図、
図２は同じくその樹脂封止後の状態を示す図、図３は同
じくそのダイシングラインでの切断後の１パツケージの
状態を示す正面図、図４は同じくその側面図、図５は同
じくその底面図である。なお、図１，４，５中の斜線部
はメツキ処理部を示している。
【００１２】図示の如く、本実施例の光半導体装置は、
外部実装基板に面実装されるＳＭＤであつて、射出成形
による絶縁樹脂基板１２に、アノード部１３およびカソ
ード部１４からなる立体メツキパターンが形成され、発
光ダイオード等の光半導体素子１５がカソード部１４上
にダイボンドされ、光半導体素子１５の電極１６とアノ
ード部１３とがボンデイングワイヤ１７にて結線され、
これらが透光性エポキシ樹脂等からなる封止体１８にて
レンズ部１９が形成されたものである。
外部実装基板に面実装されるＳＭＤであつて、射出成形
による絶縁樹脂基板１２に、アノード部１３およびカソ
ード部１４からなる立体メツキパターンが形成され、発
光ダイオード等の光半導体素子１５がカソード部１４上
にダイボンドされ、光半導体素子１５の電極１６とアノ
ード部１３とがボンデイングワイヤ１７にて結線され、
これらが透光性エポキシ樹脂等からなる封止体１８にて
レンズ部１９が形成されたものである。
【００１３】そして、前記絶縁樹脂基板１２の素子搭載
面２１と直交する隣接面２２の中央部に、前記外部実装
基板に係合する凸部２３が形成され、該凸部２３を挟ん
で両側に隣接する第一スルーホール２４に、前記立体メ
ツキパターン１３，１４と連続形成され外部実装基板の
配線回路に接続されるメツキ電極部２５，２６が形成さ
れている。
面２１と直交する隣接面２２の中央部に、前記外部実装
基板に係合する凸部２３が形成され、該凸部２３を挟ん
で両側に隣接する第一スルーホール２４に、前記立体メ
ツキパターン１３，１４と連続形成され外部実装基板の
配線回路に接続されるメツキ電極部２５，２６が形成さ
れている。
【００１４】前記凸部２３は外部実装基板に対して位置
決めするためのもので、外部実装基板に形成された凹部
（図示せず）に嵌入されればよく、ゆえにメツキ処理は
されていない。ここで、図１，２中、２８は、専ら凸部
２３の形状を決定するための第二スルーホールである。
該第二スルーホール２８は、絶縁樹脂基板１２の成形時
に第一スルーホール２４に直交して非連続に配される。
決めするためのもので、外部実装基板に形成された凹部
（図示せず）に嵌入されればよく、ゆえにメツキ処理は
されていない。ここで、図１，２中、２８は、専ら凸部
２３の形状を決定するための第二スルーホールである。
該第二スルーホール２８は、絶縁樹脂基板１２の成形時
に第一スルーホール２４に直交して非連続に配される。
【００１５】そして、前記メツキ電極部のアノード側２
５およびカソード側２６は、前述のようにメツキ処理さ
れない凸部２３を介在することにより互いに電気的に絶
縁されている。
５およびカソード側２６は、前述のようにメツキ処理さ
れない凸部２３を介在することにより互いに電気的に絶
縁されている。
【００１６】なお、図１，２中、３１はダイシングライ
ンを示している。したがつて、図中２８ａの部分は、ダ
イシング後切り落とされる。
ンを示している。したがつて、図中２８ａの部分は、ダ
イシング後切り落とされる。
【００１７】次に、上記構成の光半導体装置の製造方法
を説明する。まず、図１の如く、複数個の絶縁樹脂基板
１２を一体的に連続形成する。この際、各絶縁樹脂基板
１２のダイシングライン３１の互いに隣り合う一対の隅
部にスルーホール２４，２８を形成しておく。
を説明する。まず、図１の如く、複数個の絶縁樹脂基板
１２を一体的に連続形成する。この際、各絶縁樹脂基板
１２のダイシングライン３１の互いに隣り合う一対の隅
部にスルーホール２４，２８を形成しておく。
【００１８】また、該各絶縁樹脂基板１２の光半導体素
子１５搭載面に、メツキ処理により立体メツキパターン
１３，１４を形成する。ここで、互いに隣り合う絶縁樹
脂基板１２のアノード部１３とカソード部１４を、ダイ
シングライン３１を挟んで一体的に形成しておく。同時
に第一スルーホール２４に、立体メツキパターン１３，
１４と連続するメツキ電極部２５，２６をメツキ処理に
て形成する。一方、第二スルーホール２８にはメツキ処
理を施さない。
子１５搭載面に、メツキ処理により立体メツキパターン
１３，１４を形成する。ここで、互いに隣り合う絶縁樹
脂基板１２のアノード部１３とカソード部１４を、ダイ
シングライン３１を挟んで一体的に形成しておく。同時
に第一スルーホール２４に、立体メツキパターン１３，
１４と連続するメツキ電極部２５，２６をメツキ処理に
て形成する。一方、第二スルーホール２８にはメツキ処
理を施さない。
【００１９】次に各絶縁樹脂基板１２のカソード部１４
に光半導体素子１５をダイボンドするとともに、光半導
体素子１５の電極１６とアノード部１３とをボンデイン
グワイヤ１７により結線する。
に光半導体素子１５をダイボンドするとともに、光半導
体素子１５の電極１６とアノード部１３とをボンデイン
グワイヤ１７により結線する。
【００２０】そして、図２の如く、封止体１８をモール
ド成型してレンズ部１９を形成する。
ド成型してレンズ部１９を形成する。
【００２１】しかる後、これらをダイシングライン３１
で切断して個別のパツケージに分離し、図３〜５に示す
光半導体装置が完成する。
で切断して個別のパツケージに分離し、図３〜５に示す
光半導体装置が完成する。
【００２２】外部実装基板への実装時には、凸部２３を
外部実装基板の嵌入孔に嵌入して位置決めし、その後、
側部に露出した各メツキ電極部２５，２６を半田付けす
ればよい。そうすると、外部実装基板の実装面に対し光
軸が平行方向となる実装を行い得、しかもその位置決め
を簡単に行い得る。
外部実装基板の嵌入孔に嵌入して位置決めし、その後、
側部に露出した各メツキ電極部２５，２６を半田付けす
ればよい。そうすると、外部実装基板の実装面に対し光
軸が平行方向となる実装を行い得、しかもその位置決め
を簡単に行い得る。
【００２３】（第二実施例）図６は本発明の第二実施例
に係る光半導体装置において樹脂封止前の状態を示す
図、図７は同じくその樹脂封止後の状態を示す図、図８
は同じくそのダイシングラインでの切断後の１パツケー
ジの状態を示す正面図、図９は同じくその側面図、図１
０は同じくその底面図である。なお、図６，９，１０の
斜線部はメツキ処理部を示している。
に係る光半導体装置において樹脂封止前の状態を示す
図、図７は同じくその樹脂封止後の状態を示す図、図８
は同じくそのダイシングラインでの切断後の１パツケー
ジの状態を示す正面図、図９は同じくその側面図、図１
０は同じくその底面図である。なお、図６，９，１０の
斜線部はメツキ処理部を示している。
【００２４】本実施例の光半導体装置は、図６の如く、
複数個の絶縁樹脂基板１２の成形時にスルーホール２４
を十字形とし、上下列の絶縁樹脂基板１２は配線、凸部
を含めてスルーホール２４を中心に回転対称となるよう
形成したものである。この場合のメツキ電極部２５，２
６の範囲は、第一実施例と異なり、スルーホール２４の
全周に渡つて形成され、絶縁部は凸部２３の先端面のみ
とされている。
複数個の絶縁樹脂基板１２の成形時にスルーホール２４
を十字形とし、上下列の絶縁樹脂基板１２は配線、凸部
を含めてスルーホール２４を中心に回転対称となるよう
形成したものである。この場合のメツキ電極部２５，２
６の範囲は、第一実施例と異なり、スルーホール２４の
全周に渡つて形成され、絶縁部は凸部２３の先端面のみ
とされている。
【００２５】本実施例において、図７の如く、トランス
フアーモールドにて封止体１８を形成後、ダイシングラ
イン３１で切断し多分割することで、図８〜１０に示す
ような１パツケージの光半導体装置を得る。そして、前
述のように、絶縁樹脂基板１２の上下列を回転対称と
し、スルーホール２４を共用していることから、スルー
ホール２４の数が少なく、一枚の射出成形樹脂基板でよ
り多くの光半導体装置を得ることができる。
フアーモールドにて封止体１８を形成後、ダイシングラ
イン３１で切断し多分割することで、図８〜１０に示す
ような１パツケージの光半導体装置を得る。そして、前
述のように、絶縁樹脂基板１２の上下列を回転対称と
し、スルーホール２４を共用していることから、スルー
ホール２４の数が少なく、一枚の射出成形樹脂基板でよ
り多くの光半導体装置を得ることができる。
【００２６】（第三実施例）図１１は本発明の第三実施
例に係る光半導体装置において樹脂封止前の状態を示す
図、図１２は同じくその樹脂封止後の状態を示す図、図
１３は同じくそのダイシングラインでの切断後の１パツ
ケージの状態を示す正面図、図１４は同じくその側面
図、図１５は同じくその底面図である。なお、図１１，
１４，１５中の傾斜部はメツキ処理部を示している。
例に係る光半導体装置において樹脂封止前の状態を示す
図、図１２は同じくその樹脂封止後の状態を示す図、図
１３は同じくそのダイシングラインでの切断後の１パツ
ケージの状態を示す正面図、図１４は同じくその側面
図、図１５は同じくその底面図である。なお、図１１，
１４，１５中の傾斜部はメツキ処理部を示している。
【００２７】本実施例の光半導体装置では、図１１の如
く、１パツケージの光半導体装置に立体メツキパターン
１３，１４をそれぞれ二ケ所に形成し、これらが対角と
なる位置に配置されている。図１２に示すダイシングラ
イン３１をダイシングすることで、１パツケージの光半
導体装置が得られる。該光半導体装置は、図１３〜１５
の如く、上下にメツキ電極部２５，２６が露出され、故
に上下の区別がない。したがつて、実装時に光半導体装
置の上下確認等の手間を省くことができる。
く、１パツケージの光半導体装置に立体メツキパターン
１３，１４をそれぞれ二ケ所に形成し、これらが対角と
なる位置に配置されている。図１２に示すダイシングラ
イン３１をダイシングすることで、１パツケージの光半
導体装置が得られる。該光半導体装置は、図１３〜１５
の如く、上下にメツキ電極部２５，２６が露出され、故
に上下の区別がない。したがつて、実装時に光半導体装
置の上下確認等の手間を省くことができる。
【００２８】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００２９】例えば、上記実施例では、スルーホールを
絶縁樹脂基板の側面に設け、メツキ電極部を側方に露出
させていたが、図１６の如く、絶縁樹脂基板の底面の二
隅に設け、底面側にのみメツキ電極部を形成してもよ
い。この場合、外部実装基板３５の凹部３６近傍の上面
に半田３７を予じめ形成し、リフロー工程で半田付けす
ればよい。
絶縁樹脂基板の側面に設け、メツキ電極部を側方に露出
させていたが、図１６の如く、絶縁樹脂基板の底面の二
隅に設け、底面側にのみメツキ電極部を形成してもよ
い。この場合、外部実装基板３５の凹部３６近傍の上面
に半田３７を予じめ形成し、リフロー工程で半田付けす
ればよい。
【００３０】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１，２によると、絶縁樹脂基板の素子搭載面と直交
する隣接面の隅部にスルーホールを設け、このスルーホ
ールにメツキ電極部を形成しているので、このメツキ電
極部を外部実装基板の実装面に接続すれば、実装面に対
し光軸を平行方向とすることができる。
求項１，２によると、絶縁樹脂基板の素子搭載面と直交
する隣接面の隅部にスルーホールを設け、このスルーホ
ールにメツキ電極部を形成しているので、このメツキ電
極部を外部実装基板の実装面に接続すれば、実装面に対
し光軸を平行方向とすることができる。
【００３１】しかも、二隅のスルーホールの間に凸部を
形成しているので、実装時にこの凸部を実装位置決め用
に用いることができ、実装精度を向上させ得るといつた
優れた効果がある。
形成しているので、実装時にこの凸部を実装位置決め用
に用いることができ、実装精度を向上させ得るといつた
優れた効果がある。
【図１】図１は本発明の第一実施例に係る光半導体装置
において封止体による封止前の状態を示す図である。
において封止体による封止前の状態を示す図である。
【図２】図２は同じくその封止体による封止後の状態を
示す図である。
示す図である。
【図３】図３は同じくそのダイシングラインでの切断後
の１パツケージの状態を示す正面図である。
の１パツケージの状態を示す正面図である。
【図４】図４は同じくその側面図である。
【図５】図５は同じくその底面図である。
【図６】図６は本発明の第二実施例に係る光半導体装置
において封止体による封止前の状態を示す図である。
において封止体による封止前の状態を示す図である。
【図７】図７は同じくその封止体による封止後の状態を
示す図である。
示す図である。
【図８】図８は同じくそのダイシングラインでの切断後
の１パツケージの状態を示す正面図である。
の１パツケージの状態を示す正面図である。
【図９】図９は同じくその側面図である。
【図１０】図１０は同じくその底面図である。
【図１１】図１１は本発明の第三実施例に係る光半導体
装置において封止体による封止前の状態を示す図であ
る。
装置において封止体による封止前の状態を示す図であ
る。
【図１２】図１２は同じくその封止体による封止後の状
態を示す図である。
態を示す図である。
【図１３】図１３は同じくそのダイシングラインでの切
断後の１パツケージの状態を示す正面図である。
断後の１パツケージの状態を示す正面図である。
【図１４】図１４は同じくその側面図である。
【図１５】図１５は同じくその底面図である。
【図１６】図１６は本発明の他の実施例にかかる光半導
体装置の外部実装基板への取付動作を示す図である。
体装置の外部実装基板への取付動作を示す図である。
【図１７】図１７は従来の光半導体装置において封止体
による封止前の状態を示す図である。
による封止前の状態を示す図である。
【図１８】図１８は同じくその封止体による封止後の状
態を示す図である。
態を示す図である。
【図１９】図１９は同じく図１８のＡ−Ａ断面図であ
る。
る。
【図２０】図２０は同じく図１８のＢ−Ｂ断面図であ
る。
る。
【図２１】図２１は同じく従来の光半導体装置のダイシ
ングラインでの切断後の１パツケージの状態を示す正面
図である。
ングラインでの切断後の１パツケージの状態を示す正面
図である。
【図２２】図２２は同じくその側面図である。
【図２３】図２３は同じくその底面図である。
【図２４】図２４は光半導体装置を外部実装基板の実装
面に対し光軸が平行方向となるよう実装した状態を示す
図である。
面に対し光軸が平行方向となるよう実装した状態を示す
図である。
１２ 絶縁樹脂基板 １３，１４ 立体メツキパターン １５ 光半導体素子 １８ 封止体 ２１ 搭載面 ２２ 隣接面 ２３ 凸部 ２４ スルーホール ２５，２６ メツキ電極部 ３１ ダイシングライン
Claims (2)
- 【請求項１】 外部実装基板に面実装されるものであつ
て、立体メツキパターンが形成された絶縁基板と、前記
立体メツキパターン上に搭載された光半導体素子と、該
光半導体素子を封止してなる透光性の封止体とを備え、
前記絶縁基板の素子搭載面と直交する隣接面の中央部
に、前記外部実装基板の凹部に係合する凸部が形成さ
れ、該凸部を挟んで両側に隣接するスルーホールに、前
記立体メツキパターンと連続形成され外部実装基板の配
線回路に接続されるメツキ電極部が形成されたことを特
徴とする光半導体装置。 - 【請求項２】 複数個の絶縁基板を一体的連続形成し、
該各絶縁基板の素子搭載面に立体メツキパターンを形成
し、該立体メツキパターン上に光半導体素子を搭載し、
該各光半導体素子を透光性の封止体にて封止して複数の
パツケージを形成し、該パツケージを分離独立させるよ
う前記絶縁基板をダイシングラインに沿つて多分割に切
断する光半導体装置の製造方法において、前記各パツケ
ージの隣り合う二隅部にスルーホールを形成し、該スル
ーホールに、前記立体メツキパターンと連続形成され外
部実装基板の配線回路に接続されるメツキ電極部を形成
し、両スルーホールの間に外部実装基板の凹部に係合す
る凸部を形成することを特徴とする光半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261744A JPH05102532A (ja) | 1991-10-09 | 1991-10-09 | 光半導体装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261744A JPH05102532A (ja) | 1991-10-09 | 1991-10-09 | 光半導体装置および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102532A true JPH05102532A (ja) | 1993-04-23 |
Family
ID=17366108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261744A Pending JPH05102532A (ja) | 1991-10-09 | 1991-10-09 | 光半導体装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010526425A (ja) * | 2008-05-20 | 2010-07-29 | パナソニック株式会社 | 半導体発光装置、並びに、これを用いた光源装置及び照明システム |
-
1991
- 1991-10-09 JP JP3261744A patent/JPH05102532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010526425A (ja) * | 2008-05-20 | 2010-07-29 | パナソニック株式会社 | 半導体発光装置、並びに、これを用いた光源装置及び照明システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970010676B1 (ko) | 반도체 패키지 및 이에 사용되는 리드 프레임 | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US20030234454A1 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
| JP3907145B2 (ja) | チップ電子部品 | |
| JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
| US12622279B2 (en) | Package with dual layer routing including ground return path | |
| JPH07235624A (ja) | Ｌｅｄランプ | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP3139613B2 (ja) | 表面実装型半導体発光装置及びその製造方法 | |
| JPH11307673A (ja) | 半導体装置とその製造方法 | |
| JP2994800B2 (ja) | 表面実装型発光ダイオード及びその製造方法 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JPH11186481A (ja) | リードフレーム | |
| JPH0685327A (ja) | 光半導体装置の製造方法 | |
| JPH06291230A (ja) | 複合半導体装置の製造方法 | |
| JP3741550B2 (ja) | 半導体装置およびその製造方法 | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR100296845B1 (ko) | 반도체패키지및그제조방법 | |
| JP3136274B2 (ja) | 半導体装置 | |
| KR970002136B1 (ko) | 반도체 패키지 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP3405718B2 (ja) | 半導体装置 | |
| JP2001203321A (ja) | 樹脂封止型半導体装置 | |
| KR20010004610A (ko) | 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 |