JPH05102765A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH05102765A JPH05102765A JP3261726A JP26172691A JPH05102765A JP H05102765 A JPH05102765 A JP H05102765A JP 3261726 A JP3261726 A JP 3261726A JP 26172691 A JP26172691 A JP 26172691A JP H05102765 A JPH05102765 A JP H05102765A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- gain control
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 高周波帯域においても、増幅器の利得を広い
範囲にわたって制御し得るようにした利得制御回路を提
供する。 【構成】 入力信号がバイアス電圧と共にベースに印加
される増幅用トランジスタ３に対して電流制御用トラン
ジスタ７および増幅回路負荷１１を直列に接続する。電
流制御用トランジスタ７および増幅回路負荷１１に対し
てバイパス回路である電流制御用トランジスタ６を並列
に接続する。増幅回路負荷１１を流れる電流を制御する
ことにより増幅用トランジスタ３を流れる増幅電流を制
御することなく、利得制御を行なうようにする。
範囲にわたって制御し得るようにした利得制御回路を提
供する。 【構成】 入力信号がバイアス電圧と共にベースに印加
される増幅用トランジスタ３に対して電流制御用トラン
ジスタ７および増幅回路負荷１１を直列に接続する。電
流制御用トランジスタ７および増幅回路負荷１１に対し
てバイパス回路である電流制御用トランジスタ６を並列
に接続する。増幅回路負荷１１を流れる電流を制御する
ことにより増幅用トランジスタ３を流れる増幅電流を制
御することなく、利得制御を行なうようにする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ページャ等の
受信機において使用される高周波増幅器の利得制御回路
に関するものである。
受信機において使用される高周波増幅器の利得制御回路
に関するものである。
【０００２】
【従来の技術】現在、ページャ等の移動体通信において
は、利用者の急激な増加に伴って使用周波数の高密度利
用化が進み、これによって混信や、相互変調による受信
妨害が問題になってきている。このため、高周波増幅器
においては、利得制御回路等で利得を必要最小限に抑制
することにより、受信妨害を回避するようにしている。
は、利用者の急激な増加に伴って使用周波数の高密度利
用化が進み、これによって混信や、相互変調による受信
妨害が問題になってきている。このため、高周波増幅器
においては、利得制御回路等で利得を必要最小限に抑制
することにより、受信妨害を回避するようにしている。
【０００３】このような従来の利得制御回路の一例とし
て、図４に示すような構成が知られている。図４に示す
ように、信号源４１からの信号を、バイアス電源４２に
よりバイアス電圧を印加した後、利得制御用のインピー
ダンス４３、４４を介して第１のトランジスタ４５のベ
ースに入力し、第１のトランジスタ４５をオンオフ制御
することにより、第１のトランジスタ４５に対して直列
に接続され、かつ電源４６に接続された第２のトランジ
スタ４７および増幅回路負荷４８を駆動制御するように
構成されている。そしてインピーダンス４３、４４の各
抵抗値Ｒ１、Ｒ２を適宜に選定することにより、そのイ
ンピーダンス比Ｒ２／（Ｒ１＋Ｒ２）を変化させて利得
制御を行なうようになっている。
て、図４に示すような構成が知られている。図４に示す
ように、信号源４１からの信号を、バイアス電源４２に
よりバイアス電圧を印加した後、利得制御用のインピー
ダンス４３、４４を介して第１のトランジスタ４５のベ
ースに入力し、第１のトランジスタ４５をオンオフ制御
することにより、第１のトランジスタ４５に対して直列
に接続され、かつ電源４６に接続された第２のトランジ
スタ４７および増幅回路負荷４８を駆動制御するように
構成されている。そしてインピーダンス４３、４４の各
抵抗値Ｒ１、Ｒ２を適宜に選定することにより、そのイ
ンピーダンス比Ｒ２／（Ｒ１＋Ｒ２）を変化させて利得
制御を行なうようになっている。
【０００４】また、従来の利得制御回路の他の例とし
て、図５に示すような構成が知られている。本例におい
ては、図５から明らかなように、図４に示した上記従来
例の利得制御回路におけるインピーダンス４３、４４に
代えて第１のトランジスタ４５のエミッタとアースとの
間に電流可変電源４９と、バイパスコンデンサ５０とが
互いに並列に接続されたものであり、その他の構成につ
いては上記従来例と同様である。そして、電源４６から
増幅回路負荷４８、第２のトランジスタ４７、第１のト
ランジスタ４５を通る増幅器全体の電流を電流可変電源
４９で制御することにより、利得制御を行なうようにな
っている。
て、図５に示すような構成が知られている。本例におい
ては、図５から明らかなように、図４に示した上記従来
例の利得制御回路におけるインピーダンス４３、４４に
代えて第１のトランジスタ４５のエミッタとアースとの
間に電流可変電源４９と、バイパスコンデンサ５０とが
互いに並列に接続されたものであり、その他の構成につ
いては上記従来例と同様である。そして、電源４６から
増幅回路負荷４８、第２のトランジスタ４７、第１のト
ランジスタ４５を通る増幅器全体の電流を電流可変電源
４９で制御することにより、利得制御を行なうようにな
っている。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示した前者の構成では、信号線上に抵抗等の素子を挿入
することにより、そのインピーダンス比に基づいて利得
制御を行なうようにしているため、利得制御を行なうこ
となく、信号を通過させる場合であっても、抵抗等によ
って信号の減衰が生ずることとなり、したがって、増幅
器利得が十分に生かされなくなってしまうと共に、特
に、数百ＭＨｚの高周波帯域において、高減衰を得るこ
とが困難であるなどの問題があった。
示した前者の構成では、信号線上に抵抗等の素子を挿入
することにより、そのインピーダンス比に基づいて利得
制御を行なうようにしているため、利得制御を行なうこ
となく、信号を通過させる場合であっても、抵抗等によ
って信号の減衰が生ずることとなり、したがって、増幅
器利得が十分に生かされなくなってしまうと共に、特
に、数百ＭＨｚの高周波帯域において、高減衰を得るこ
とが困難であるなどの問題があった。
【０００６】一方、図５に示した後者の構成では、増幅
器全体の電流を制御することにより、利得制御を行なう
ようにしているため、増幅用のトランジスタを流れる電
流が利得制御によって減少し、雑音指数（ＮＦ）が悪化
するなどの問題があった。
器全体の電流を制御することにより、利得制御を行なう
ようにしているため、増幅用のトランジスタを流れる電
流が利得制御によって減少し、雑音指数（ＮＦ）が悪化
するなどの問題があった。
【０００７】本発明は、以上のような従来例の問題を解
決するものであり、高周波帯域においても、増幅器の利
得を広い範囲にわたって制御することができるようにし
た利得制御回路を提供することを目的とするものであ
る。
決するものであり、高周波帯域においても、増幅器の利
得を広い範囲にわたって制御することができるようにし
た利得制御回路を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力信号がバイアス電圧と共にベースに
印加される増幅用トランジスタと、この増幅用トランジ
スタに対して直列に接続された電流制御用トランジスタ
および増幅回路負荷と、これらの電流制御用トランジス
タおよび増幅回路負荷に対して並列に接続されたバイパ
ス回路とを備え、上記増幅回路負荷を流れる電流を制御
することにより、上記増幅用トランジスタを流れる増幅
電流を制限することなく利得制御を行なうように構成し
たものである。
め、本発明は、入力信号がバイアス電圧と共にベースに
印加される増幅用トランジスタと、この増幅用トランジ
スタに対して直列に接続された電流制御用トランジスタ
および増幅回路負荷と、これらの電流制御用トランジス
タおよび増幅回路負荷に対して並列に接続されたバイパ
ス回路とを備え、上記増幅回路負荷を流れる電流を制御
することにより、上記増幅用トランジスタを流れる増幅
電流を制限することなく利得制御を行なうように構成し
たものである。
【０００９】
【作用】したがって、本発明によれば、増幅用トランジ
スタを流れる電流は、電流制御用トランジスタ、増幅回
路負荷を流れる電流に、バイパス回路を流れる電流を加
えたものであって、増幅回路負荷を流れる電流を制御し
たとしても、増幅用トランジスタを流れる電流は、この
電流制御の影響を受けずに所定値に保持することができ
るので、必要以上に増幅電流が減衰されるようなことが
なく、確実に利得制御を行なうことができる。このよう
に増幅器利得を十分に生かすことができると共に、高周
波帯域に対しても、確実に利得制御を行なうことができ
る。
スタを流れる電流は、電流制御用トランジスタ、増幅回
路負荷を流れる電流に、バイパス回路を流れる電流を加
えたものであって、増幅回路負荷を流れる電流を制御し
たとしても、増幅用トランジスタを流れる電流は、この
電流制御の影響を受けずに所定値に保持することができ
るので、必要以上に増幅電流が減衰されるようなことが
なく、確実に利得制御を行なうことができる。このよう
に増幅器利得を十分に生かすことができると共に、高周
波帯域に対しても、確実に利得制御を行なうことができ
る。
【００１０】
【実施例】（実施例１）以下、本発明の第１の実施例に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
【００１１】図１は本発明の第１の実施例における利得
制御回路を示す回路図である。図１に示すように、利得
制御回路は増幅部１と、電流制御部２とから構成されて
いる。増幅部１においては、増幅用のトランジスタ３の
ベースに信号源４からの信号がバイアス電源５によりバ
イアス電圧を印加された後、入力され、トランジスタ３
のエミッタがアース接続されている。電流制御部２にお
いては、互いにコレクタおよびエミッタが接続されてい
る一対の電流制御用のトランジスタ６、７により差動増
幅器が構成されている。一方のバイパス回路であるトラ
ンジスタ６のベースには、基準電圧電源８から基準電圧
が印加され、他方のトランジスタ７のベースには、電圧
調整可能な制御電源９から制御電圧が印加される。トラ
ンジスタ６、７のコレクタは、共に電源１０に接続され
ていると共に、トランジスタ７のコレクタと電源１０と
の間には、直列に増幅回路負荷１１が接続され、したが
って、バイパス回路であるトランジスタ６がトランジス
タ７および増幅回路負荷１１に対して並列に接続されて
いる。トランジスタ６、７のエミッタは、上記トランジ
スタ５のコレクタに接続されている。
制御回路を示す回路図である。図１に示すように、利得
制御回路は増幅部１と、電流制御部２とから構成されて
いる。増幅部１においては、増幅用のトランジスタ３の
ベースに信号源４からの信号がバイアス電源５によりバ
イアス電圧を印加された後、入力され、トランジスタ３
のエミッタがアース接続されている。電流制御部２にお
いては、互いにコレクタおよびエミッタが接続されてい
る一対の電流制御用のトランジスタ６、７により差動増
幅器が構成されている。一方のバイパス回路であるトラ
ンジスタ６のベースには、基準電圧電源８から基準電圧
が印加され、他方のトランジスタ７のベースには、電圧
調整可能な制御電源９から制御電圧が印加される。トラ
ンジスタ６、７のコレクタは、共に電源１０に接続され
ていると共に、トランジスタ７のコレクタと電源１０と
の間には、直列に増幅回路負荷１１が接続され、したが
って、バイパス回路であるトランジスタ６がトランジス
タ７および増幅回路負荷１１に対して並列に接続されて
いる。トランジスタ６、７のエミッタは、上記トランジ
スタ５のコレクタに接続されている。
【００１２】以上の構成において、増幅回路負荷１１を
流れる電流Ｉは、図２のグラフに示すように、上記基準
電圧と制御電圧の電圧差δＶに対し、この電圧差δＶが
一定の範囲内にある場合には、逆比例の関係にあり、こ
の範囲外の場合には、一定値をとるようになっている。
すなわち、制御電圧が基準電圧に対して高い場合には、
トランジスタ３のコレクタ電流がほとんど増幅回路負荷
１１に対して流れることになり、利得が最大になる。こ
の状態から、制御電圧を低下させていくと、増幅回路負
荷１１に流れる電流Ｉが徐々に減少することになり、こ
れによって増幅回路の利得が低減されることとなる。更
に、制御電圧を低下させて、該制御電圧が基準電圧に対
して十分に低くなると、該増幅回路負荷１１に流れる電
流Ｉがカットされ、これによって利得が最小となる。こ
の場合、利得制御回路はカスコード増幅器として構成さ
れていることから、高周波帯域においても、良好な利得
制御が行なわれ得ることとなる。
流れる電流Ｉは、図２のグラフに示すように、上記基準
電圧と制御電圧の電圧差δＶに対し、この電圧差δＶが
一定の範囲内にある場合には、逆比例の関係にあり、こ
の範囲外の場合には、一定値をとるようになっている。
すなわち、制御電圧が基準電圧に対して高い場合には、
トランジスタ３のコレクタ電流がほとんど増幅回路負荷
１１に対して流れることになり、利得が最大になる。こ
の状態から、制御電圧を低下させていくと、増幅回路負
荷１１に流れる電流Ｉが徐々に減少することになり、こ
れによって増幅回路の利得が低減されることとなる。更
に、制御電圧を低下させて、該制御電圧が基準電圧に対
して十分に低くなると、該増幅回路負荷１１に流れる電
流Ｉがカットされ、これによって利得が最小となる。こ
の場合、利得制御回路はカスコード増幅器として構成さ
れていることから、高周波帯域においても、良好な利得
制御が行なわれ得ることとなる。
【００１３】（実施例２）以下、本発明の第２の実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
【００１４】図３は本発明の第２の実施例における利得
制御回路を示す回路図である。本実施例においては、図
３に示すように、増幅部１および電流制御部２とから構
成され、電流制御部２が同様にカスコード増幅器として
構成されている点については上記第１の実施例と同様で
ある。本実施例の特徴とするところは、電流制御部２が
電源１０に対し、直列に接続された増幅回路負荷１１お
よび電圧制御用のトランジスタ１２と、これらに対して
並列に接続されたバイパス回路である電圧制御電流電源
１３から構成され、トランジスタ１２のベースには、電
源１０からの電圧が印加されるようになっている。
制御回路を示す回路図である。本実施例においては、図
３に示すように、増幅部１および電流制御部２とから構
成され、電流制御部２が同様にカスコード増幅器として
構成されている点については上記第１の実施例と同様で
ある。本実施例の特徴とするところは、電流制御部２が
電源１０に対し、直列に接続された増幅回路負荷１１お
よび電圧制御用のトランジスタ１２と、これらに対して
並列に接続されたバイパス回路である電圧制御電流電源
１３から構成され、トランジスタ１２のベースには、電
源１０からの電圧が印加されるようになっている。
【００１５】以上の構成において、増幅回路負荷１１を
流れる電流は、電圧制御電流電源１３の電流値に基づい
て制御されることにより、図１の場合と同様に、利得制
御が行なわれ得ることとなる。なお、この場合、電圧制
御電流電源１３に印加される制御電圧は、図示しない自
動利得制御回路により得られた電圧を利用するようにな
っている。
流れる電流は、電圧制御電流電源１３の電流値に基づい
て制御されることにより、図１の場合と同様に、利得制
御が行なわれ得ることとなる。なお、この場合、電圧制
御電流電源１３に印加される制御電圧は、図示しない自
動利得制御回路により得られた電圧を利用するようにな
っている。
【００１６】以上説明した実施例においては、電流制御
部２は容易に集積回路化され得るものであって、その
際、例えば、トランジスタ３として、雑音指数の良好な
個別素子を使用することによって、特に、良好な利得制
御特性を有する高周波増幅器を実現することができる。
また、トランジスタ３は個別素子に限定されるものでは
なく、他の回路素子と共に、集積回路化するようにして
もよいことは明らかである。
部２は容易に集積回路化され得るものであって、その
際、例えば、トランジスタ３として、雑音指数の良好な
個別素子を使用することによって、特に、良好な利得制
御特性を有する高周波増幅器を実現することができる。
また、トランジスタ３は個別素子に限定されるものでは
なく、他の回路素子と共に、集積回路化するようにして
もよいことは明らかである。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
高周波帯域に対しても、増幅器の利得を広い範囲にわた
って制御することができる。したがって、雑音指数を改
善することができ、ページャ等の移動体通信用の受信機
における高周波増幅器に組み込んだ場合には、混信、相
互変調による受信妨害を排除することができる。
高周波帯域に対しても、増幅器の利得を広い範囲にわた
って制御することができる。したがって、雑音指数を改
善することができ、ページャ等の移動体通信用の受信機
における高周波増幅器に組み込んだ場合には、混信、相
互変調による受信妨害を排除することができる。
【図１】本発明の第１の実施例における利得制御回路を
示す回路図
示す回路図
【図２】同利得制御回路における電流制御特性図
【図３】本発明の第２の実施例における利得制御回路を
示す回路図
示す回路図
【図４】従来の利得制御回路の一例を示す回路図
【図５】従来の利得制御回路の他の例を示す回路図
１ 増幅部 ２ 電流制御部 ３ 増幅用トランジスタ ４ 信号源 ５ バイアス電源 ６ 電流制御用トランジスタ ７ 電流制御用トランジスタ ８ 基準電源 ９ 制御電源 １０ 電源 １１ 増幅回路負荷 １２ 電流制御用トランジスタ １３ 電圧制御電流電源
Claims (1)
- 【請求項１】入力信号がバイアス電圧と共にベースに印
加される増幅用トランジスタと、この増幅用トランジス
タに対して直列に接続された電流制御用トランジスタお
よび増幅回路負荷と、これらの電流制御用トランジスタ
および増幅回路負荷に対して並列に接続されたバイパス
回路とを備え、上記増幅回路負荷を流れる電流を制御す
ることにより、上記増幅用トランジスタを流れる増幅電
流を制限することなく利得制御を行なうように構成した
ことを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261726A JPH05102765A (ja) | 1991-10-09 | 1991-10-09 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261726A JPH05102765A (ja) | 1991-10-09 | 1991-10-09 | 利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102765A true JPH05102765A (ja) | 1993-04-23 |
Family
ID=17365858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261726A Pending JPH05102765A (ja) | 1991-10-09 | 1991-10-09 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008114311A1 (ja) * | 2007-03-16 | 2010-06-24 | 富士通株式会社 | 低雑音増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147761A (en) * | 1978-05-12 | 1979-11-19 | Hitachi Ltd | Gain control unit |
| JPS568912A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Gain control circuit |
-
1991
- 1991-10-09 JP JP3261726A patent/JPH05102765A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147761A (en) * | 1978-05-12 | 1979-11-19 | Hitachi Ltd | Gain control unit |
| JPS568912A (en) * | 1979-07-05 | 1981-01-29 | Matsushita Electric Ind Co Ltd | Gain control circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008114311A1 (ja) * | 2007-03-16 | 2010-06-24 | 富士通株式会社 | 低雑音増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801089B2 (en) | Continuous variable-gain low-noise amplifier | |
| US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
| US6967528B2 (en) | Variable gain amplifier | |
| JP3228740B2 (ja) | 電力増幅器 | |
| US6239659B1 (en) | Low power gain controlled amplifier with high dynamic range | |
| US5307026A (en) | Variable gain RF amplifier with linear gain control | |
| US6388525B1 (en) | Amplifier with controllable variable signal gain | |
| US4229707A (en) | Automatic gain control circuit | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| US6639469B2 (en) | Variable-gain amplifier circuit | |
| US6052030A (en) | Low voltage variable gain amplifier with feedback | |
| KR910000694B1 (ko) | 고주파증폭장치 | |
| JP3219346B2 (ja) | 自動利得制御増幅器 | |
| JPH05102765A (ja) | 利得制御回路 | |
| JP3607097B2 (ja) | 送信回路 | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| US6693492B2 (en) | Variable gain low-noise amplifier and method | |
| JP2000307365A (ja) | Ｒｆバッファ回路および動作方法 | |
| JP3562977B2 (ja) | 減衰回路 | |
| US6915083B1 (en) | Signal receiver having wide band amplification capability | |
| US6859105B2 (en) | Variable gain control circuit and integrated circuit device having the same | |
| US6452445B1 (en) | Voltage controlled variable gain element | |
| RU2031537C1 (ru) | Усилитель с регулируемым коэффициентом усиления | |
| KR100254881B1 (ko) | 2입력 형태의 알.에프.자동 이득제어기 |