JPH05108210A - スレーブ情報処理装置 - Google Patents
スレーブ情報処理装置Info
- Publication number
- JPH05108210A JPH05108210A JP3264349A JP26434991A JPH05108210A JP H05108210 A JPH05108210 A JP H05108210A JP 3264349 A JP3264349 A JP 3264349A JP 26434991 A JP26434991 A JP 26434991A JP H05108210 A JPH05108210 A JP H05108210A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- communication control
- power supply
- slave
- master device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 32
- 230000010365 information processing Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】マスタ装置からのスレーブ・リセット要求を検
知する。 【構成】システム制御部１１と電源１４，２４を接続す
る電源バス３に通信制御部１３、２４を接続させる各通
信制御部には１台のマスタ装置が接続され、マスタ装置
からのスレーブ・リセット要求はまず通信制御部に入力
する。システム制御部は電源バス３を介してこの通信制
御部をポーリングし、スレーブ・リセット要求に素早く
反応する。
知する。 【構成】システム制御部１１と電源１４，２４を接続す
る電源バス３に通信制御部１３、２４を接続させる各通
信制御部には１台のマスタ装置が接続され、マスタ装置
からのスレーブ・リセット要求はまず通信制御部に入力
する。システム制御部は電源バス３を介してこの通信制
御部をポーリングし、スレーブ・リセット要求に素早く
反応する。
Description
【０００１】
【産業上の利用分野】本発明はスレーブ情報処理装置、
特に複数の情報処理装置がマスタ・スレーブの形態で接
続されたマスタ・スレーブ形情報処理システムにおける
スレーブ情報処理装置に関する。
特に複数の情報処理装置がマスタ・スレーブの形態で接
続されたマスタ・スレーブ形情報処理システムにおける
スレーブ情報処理装置に関する。
【０００２】
【従来の技術】従来のスレーブ情報処理装置は、図２に
一例を示すように、マスタ装置との通信を司どる２つの
通信制御部１３０，２３０と、スレーブとしてのシステ
ム動作を司どるシステム制御部１１０とから構成され、
通信制御部１３０，２３０が受信するマスタ装置からの
スレーブ・リセット要求は、特別に布線された信号線３
００を介してシステム制御部１１０へ伝達されていた。
一例を示すように、マスタ装置との通信を司どる２つの
通信制御部１３０，２３０と、スレーブとしてのシステ
ム動作を司どるシステム制御部１１０とから構成され、
通信制御部１３０，２３０が受信するマスタ装置からの
スレーブ・リセット要求は、特別に布線された信号線３
００を介してシステム制御部１１０へ伝達されていた。
【０００３】なお、通信制御部１３０，２３０が受信す
るマスタ装置からのスレーブ・リセット要求は、通常の
論理通信インターフェースを介してシステム制御部１１
０へ伝達する技法も知られている。
るマスタ装置からのスレーブ・リセット要求は、通常の
論理通信インターフェースを介してシステム制御部１１
０へ伝達する技法も知られている。
【０００４】
【発明が解決しようとする課題】スレーブ・リセット要
求を特別の布線を介して伝達する従来のスレーブ情報処
理装置では、通信制御部とシステム制御部は通常の論理
通信インターフェース以外に常に１対１の布線された信
号線を持たなければならず、通信制御部とシステム制御
部が基本筺体と増設筺体のように別々の筺体に実装され
た場合等においては、筺体間の信号線の布線が常に必要
となるという問題点がある。
求を特別の布線を介して伝達する従来のスレーブ情報処
理装置では、通信制御部とシステム制御部は通常の論理
通信インターフェース以外に常に１対１の布線された信
号線を持たなければならず、通信制御部とシステム制御
部が基本筺体と増設筺体のように別々の筺体に実装され
た場合等においては、筺体間の信号線の布線が常に必要
となるという問題点がある。
【０００５】また、通常の論理通信インターフェースを
介して伝達する従来のスレーブ情報処理装置では、マス
タ装置からのスレーブ・リセット要求にもかかわらず、
その要求をシステム制御部に伝達する為に通常の論理通
信インターフェースを介して伝達しなければならず、常
にその論理通信インターフェースの正常性が求められる
という問題点がある。
介して伝達する従来のスレーブ情報処理装置では、マス
タ装置からのスレーブ・リセット要求にもかかわらず、
その要求をシステム制御部に伝達する為に通常の論理通
信インターフェースを介して伝達しなければならず、常
にその論理通信インターフェースの正常性が求められる
という問題点がある。
【０００６】
【課題を解決するための手段】本発明の装置は、一台の
基本筺体と複数台の増設筺体から構成される情報処理装
置であって、前記基本筺体又は増設筺体内に実装される
通信制御部が前記情報処理装置のマスタとなる情報処理
装置接続され、前記基本筺体と前記常設筺体に設置され
る電源の制御を前記基本筺体内にあるシステム制御部が
行う為の電源バスと、前記通信制御部が前記電源バスに
接続するＩ／Ｏ接続機構とを有し、前記システム制御部
が前記電源バスを介して前記通信制御部のポーリング動
作によりマスタ装置からのスレーブ・リセット要求を認
識する。
基本筺体と複数台の増設筺体から構成される情報処理装
置であって、前記基本筺体又は増設筺体内に実装される
通信制御部が前記情報処理装置のマスタとなる情報処理
装置接続され、前記基本筺体と前記常設筺体に設置され
る電源の制御を前記基本筺体内にあるシステム制御部が
行う為の電源バスと、前記通信制御部が前記電源バスに
接続するＩ／Ｏ接続機構とを有し、前記システム制御部
が前記電源バスを介して前記通信制御部のポーリング動
作によりマスタ装置からのスレーブ・リセット要求を認
識する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例のブロック図であ
る。
る。
【０００９】図１は、２台のマスタ装置（図示せず）が
各々通信制御部１３，２３を介して接続されるスレーブ
情報処理装置の例である。このスレーブ情報処理装置は
基本筺体１と増設筺体２から構成され、基本筺体１内に
システム制御部１１を有し、同一筺体内の通信制御部１
３と増設筺体２内の通信制御部２３とはＩ／Ｏ接続機構
１２を介して接続される。
各々通信制御部１３，２３を介して接続されるスレーブ
情報処理装置の例である。このスレーブ情報処理装置は
基本筺体１と増設筺体２から構成され、基本筺体１内に
システム制御部１１を有し、同一筺体内の通信制御部１
３と増設筺体２内の通信制御部２３とはＩ／Ｏ接続機構
１２を介して接続される。
【００１０】通信制御部１３，２３は独立な一台のマス
タ装置に接続される。即ち、システム制御部１１は、シ
ステム・バス１４→Ｉ／Ｏ接続機構１２→通信制御部１
３のデータ・パスを利用して通信制御部１３にアクセス
し、マスタ装置に情報を送ることができる。反対にマス
タ装置は上述のデータ・パスを逆にたどることによって
システム制御部１１にバス３を持ち、そのシステムを構
成する筺体に設置される全ての電源を接続している。そ
して、電源バス３を介してシステム制御部１１は各筺体
の電源のオン・オフはもちろんの事、電源ステータスを
常時監視することも、電源のマージン試験等を行う事も
可能である。従って電源バス３はシステム全体を接続し
ている１つのデータ・パスであり、かつ電源バス３の管
理者は通常システム全体の管理者、本例の場合はシステ
ム制御部１１である。そして、このような電源バス３を
利用してマスタ装置からのスレーブ・リセット要求を監
視しようというのが本発明の狙いである。
タ装置に接続される。即ち、システム制御部１１は、シ
ステム・バス１４→Ｉ／Ｏ接続機構１２→通信制御部１
３のデータ・パスを利用して通信制御部１３にアクセス
し、マスタ装置に情報を送ることができる。反対にマス
タ装置は上述のデータ・パスを逆にたどることによって
システム制御部１１にバス３を持ち、そのシステムを構
成する筺体に設置される全ての電源を接続している。そ
して、電源バス３を介してシステム制御部１１は各筺体
の電源のオン・オフはもちろんの事、電源ステータスを
常時監視することも、電源のマージン試験等を行う事も
可能である。従って電源バス３はシステム全体を接続し
ている１つのデータ・パスであり、かつ電源バス３の管
理者は通常システム全体の管理者、本例の場合はシステ
ム制御部１１である。そして、このような電源バス３を
利用してマスタ装置からのスレーブ・リセット要求を監
視しようというのが本発明の狙いである。
【００１１】通信制御部１３，２３は、それに接続され
るマスタ装置とシステム制御部の論理インターフェース
・チャネルを実現する為にＩ／Ｏ接続機構にインターフ
ェースする機構を有すると同時に、マスタ装置からのス
レーブ・リセット要求を電源バス３を通して知らせる機
構を有する。
るマスタ装置とシステム制御部の論理インターフェース
・チャネルを実現する為にＩ／Ｏ接続機構にインターフ
ェースする機構を有すると同時に、マスタ装置からのス
レーブ・リセット要求を電源バス３を通して知らせる機
構を有する。
【００１２】電源バス３にはアドレスとデータがあり、
アドレスによって筺体の識別が成され、更に電源ステー
タス等の情報も全てアドレスによって割り手けられてい
る。電源バス３上のアドレスに従ってそれに対応する情
報がデータ・バスに出力される。これを利用して、通信
制御部１３，２３の各々にアドレスを割り当て、それを
リードする事によってその通信制御部に接続されるマス
タ装置がスレーブ・リセット要求を出しているが否かを
調べることが出来る。
アドレスによって筺体の識別が成され、更に電源ステー
タス等の情報も全てアドレスによって割り手けられてい
る。電源バス３上のアドレスに従ってそれに対応する情
報がデータ・バスに出力される。これを利用して、通信
制御部１３，２３の各々にアドレスを割り当て、それを
リードする事によってその通信制御部に接続されるマス
タ装置がスレーブ・リセット要求を出しているが否かを
調べることが出来る。
【００１３】電源バス３の本来の目的である電源制御は
通常のオペレーションが正常に行われている限り、ほと
んど使用される事は無い。従って、システム制御部１１
はこの電源バス３を介して全ての通信制御部１３，２３
を常に監視することが可能である。この監視によりマス
タ装置からのスレーブ・リセット要求に迅速に応答する
ことができる。
通常のオペレーションが正常に行われている限り、ほと
んど使用される事は無い。従って、システム制御部１１
はこの電源バス３を介して全ての通信制御部１３，２３
を常に監視することが可能である。この監視によりマス
タ装置からのスレーブ・リセット要求に迅速に応答する
ことができる。
【００１４】
【発明の効果】以上説明したように本発明は、システム
制御部が電源バスを介して通信制御部をインターフェー
スし、マスタ装置からのスレーブ・リセット要求をモニ
タリング出来るようにしたので、スレーブ・リセット要
求をシステム制御部に伝達する為に特別に布線された信
号線は必要なく、かつ常時モニタリングしている為、マ
スタ装置がスレーブ・リセット要求を発行してから実際
にスレーブがリセット動作にはいるまでの時間を短かく
出来るという効果を有する。
制御部が電源バスを介して通信制御部をインターフェー
スし、マスタ装置からのスレーブ・リセット要求をモニ
タリング出来るようにしたので、スレーブ・リセット要
求をシステム制御部に伝達する為に特別に布線された信
号線は必要なく、かつ常時モニタリングしている為、マ
スタ装置がスレーブ・リセット要求を発行してから実際
にスレーブがリセット動作にはいるまでの時間を短かく
出来るという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来の一例を示すブロック図である。
１，１０ 基本筺体 ２，２０ 増設筺体 ３ 電源バス １１，１１０ システム制御部 １２，１２０ Ｉ／Ｏ接続機構 １３，２３，１３０，２３０ 通信制御部 １４，２４ 電源 １５，１５０ システム・バス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ４２０ Ｓ 9190−5Ｌ
Claims (1)
- 【請求項１】 一台の基本筺体と複数台の増設筺体から
構成される情報処理装置であって、 前記基本筺体又は増設筺体内に実装される通信制御部が
前記情報処理装置のマスタとなる情報処理装置に接続さ
れ、 前記基本筺体と前記常設筺体に設置される電源の制御を
前記基本筺体内にあるシステム制御部が行う為の電源バ
スと、 前記通信制御部が前記電源バスに接続するＩ／Ｏ接続機
構とを有し、 前記システム制御部が前記電源バスを介して前記通信制
御部のポーリング動作によりマスタ装置からのスレーブ
・リセット要求を認識することを特徴とするスレーブ情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264349A JPH05108210A (ja) | 1991-10-14 | 1991-10-14 | スレーブ情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264349A JPH05108210A (ja) | 1991-10-14 | 1991-10-14 | スレーブ情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108210A true JPH05108210A (ja) | 1993-04-30 |
Family
ID=17401927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264349A Pending JPH05108210A (ja) | 1991-10-14 | 1991-10-14 | スレーブ情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108210A (ja) |
-
1991
- 1991-10-14 JP JP3264349A patent/JPH05108210A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0176342B1 (en) | Power control network using reliable communications protocol | |
| US10417167B2 (en) | Implementing sideband control structure for PCIE cable cards and IO expansion enclosures | |
| US6044411A (en) | Method and apparatus for correlating computer system device physical location with logical address | |
| EP0183548A2 (en) | Local power switching control subsystem | |
| US7574540B2 (en) | Managing management controller communications | |
| EP0554982A2 (en) | Environment monitoring system for standard interface bus computer systems | |
| TW200502788A (en) | Redundant external storage virtualization computer system | |
| US6973598B2 (en) | Computer system with improved data capture system | |
| AU768503B2 (en) | Fault tolerant virtual VMEbus backplane design | |
| JPH05108210A (ja) | スレーブ情報処理装置 | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JP2998447B2 (ja) | スレーブ情報処理装置 | |
| CN120596401B (zh) | 一种服务器系统和NVMe卡槽指示灯的控制方法 | |
| JP2752760B2 (ja) | 電源制御方式 | |
| JP2925215B2 (ja) | 回線制御システムおよび該回線制御システムに用いる回線制御装置 | |
| JP2000347706A (ja) | プラント制御装置 | |
| JPH0143336B2 (ja) | ||
| KR100229564B1 (ko) | 자가 진단 가능한 scsi 백패널 | |
| KR100202398B1 (ko) | 이중화구조를 갖는 종합정보통신망 디바이스 제어계 | |
| JP3564406B2 (ja) | システムバス短絡箇所検知システム | |
| JPH05151185A (ja) | 従属情報処理装置 | |
| JPH06202766A (ja) | 電源制御装置 | |
| JPH05250224A (ja) | 監視制御方式 | |
| JPH0558001A (ja) | プリンタ装置の電源ｏｎ，ｏｆｆ方式 | |
| JPS61223970A (ja) | 構成制御装置 |