JP2000347706A - プラント制御装置 - Google Patents
プラント制御装置Info
- Publication number
- JP2000347706A JP2000347706A JP11159657A JP15965799A JP2000347706A JP 2000347706 A JP2000347706 A JP 2000347706A JP 11159657 A JP11159657 A JP 11159657A JP 15965799 A JP15965799 A JP 15965799A JP 2000347706 A JP2000347706 A JP 2000347706A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- process input
- control unit
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 従来のプラント制御装置は、２重化されたＣ
ＰＵ間でプロセス入出力装置の切換を行うのみであり、
初期コストとしてコスト増を招いていた。 【解決手段】 被制御プラントに接続され、被制御プラ
ントとの間でプロセス情報を入出力するように構成され
たプロセス入出力装置１１にネットワーク１４を介して
接続されプロセス情報の演算処理を、マスタカード１３
を介してネットワーク１４に接続されたＣＰＵ１をそれ
ぞれ有する分散Ｂ１〜分散ＢＮで、行うとともに、分散
Ｂ１に異常が発生したとき、分散間を接続して異常情報
を伝送する信号線１５を通じて異常を分散Ｂ２に伝え、
分散Ｂ２によって自身の処理と共に分散Ｂ１の処理をも
行うようにしたものである。
ＰＵ間でプロセス入出力装置の切換を行うのみであり、
初期コストとしてコスト増を招いていた。 【解決手段】 被制御プラントに接続され、被制御プラ
ントとの間でプロセス情報を入出力するように構成され
たプロセス入出力装置１１にネットワーク１４を介して
接続されプロセス情報の演算処理を、マスタカード１３
を介してネットワーク１４に接続されたＣＰＵ１をそれ
ぞれ有する分散Ｂ１〜分散ＢＮで、行うとともに、分散
Ｂ１に異常が発生したとき、分散間を接続して異常情報
を伝送する信号線１５を通じて異常を分散Ｂ２に伝え、
分散Ｂ２によって自身の処理と共に分散Ｂ１の処理をも
行うようにしたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、被制御プラント
を制御する複数の演算制御装置（以下、分散という）間
でプラント入出力装置を共有するプラント制御装置に関
するものである。
を制御する複数の演算制御装置（以下、分散という）間
でプラント入出力装置を共有するプラント制御装置に関
するものである。
【０００２】
【従来の技術】図１０は、例えば特公平５−８６５８２
号公報に示された従来の２重化コントローラの構成図で
ある。図において、１Ａ、１Ｂは中央演算処理装置（Ｃ
ＰＵ）、２Ａ、２Ｂはメモリ、３Ａ、３Ｂは伝送Ｉ／
Ｆ、４Ａ、４Ｂは伝送コントローラ、５Ａ、５Ｂはシス
テムバスで、各々のＣＰＵ、メモリ、伝送コントローラ
が接続されている。６Ａ、６Ｂは診断回路、７Ａ、７Ｂ
はプロセス入出力装置インターフェイス、８Ａ、８Ｂは
切換回路、９は切換ロジック用バスで、診断回路６Ａ、
６Ｂが接続されている。１０はプロセス入出力装置バス
で、プロセス入出力装置インターフェイス７Ａ、７Ｂが
接続されている。１１はプロセス入出力装置である。１
２は伝送Ｉ／Ｆ３Ａ、３Ｂに接続されたデータウェーで
ある。なお、Ａ、Ｂはコントローラであり、各々、１Ａ
〜８Ａ、１Ｂ〜８Ｂを有している。
号公報に示された従来の２重化コントローラの構成図で
ある。図において、１Ａ、１Ｂは中央演算処理装置（Ｃ
ＰＵ）、２Ａ、２Ｂはメモリ、３Ａ、３Ｂは伝送Ｉ／
Ｆ、４Ａ、４Ｂは伝送コントローラ、５Ａ、５Ｂはシス
テムバスで、各々のＣＰＵ、メモリ、伝送コントローラ
が接続されている。６Ａ、６Ｂは診断回路、７Ａ、７Ｂ
はプロセス入出力装置インターフェイス、８Ａ、８Ｂは
切換回路、９は切換ロジック用バスで、診断回路６Ａ、
６Ｂが接続されている。１０はプロセス入出力装置バス
で、プロセス入出力装置インターフェイス７Ａ、７Ｂが
接続されている。１１はプロセス入出力装置である。１
２は伝送Ｉ／Ｆ３Ａ、３Ｂに接続されたデータウェーで
ある。なお、Ａ、Ｂはコントローラであり、各々、１Ａ
〜８Ａ、１Ｂ〜８Ｂを有している。
【０００３】次に動作について説明する。プロセス入出
力装置１１を共有した２台のＣＰＵ１Ａ、１Ｂをプロセ
ス入出力装置バス１０で接続する。２台のＣＰＵ１Ａ、
１Ｂは、それぞれのメモリ２Ａ、２Ｂの内容に基づき、
制御演算を行う。２台のＣＰＵの内、制御権を有する制
御側ＣＰＵ１Ａは、予め定められた制御周期毎にプロセ
ス入出力装置１１からプロセスデータを取り込んで制御
演算処理を行うと共に、プロセス入出力装置１１から入
力したプロセスデータを制御権を持たない待機側ＣＰＵ
１Ｂへ制御周期毎に送信し、待機側ＣＰＵ１Ｂは、制御
側ＣＰＵ１Ａからプロセスデータを受信する毎にその受
信データに基づいて制御演算を１制御周期分だけ行う。
制御側ＣＰＵ１Ａに異常が発生した場合は、診断回路６
Ａが異常を検出し、自分の側の切換回路８Ａに故障信号
を出力して、プロセス入出力装置バス１０とのインター
フェイスをディスイネーブルにする。また、故障発生を
切換ロジック用バス９に出力して待機側ＣＰＵ１Ｂに伝
達する。その情報を受け取った待機側ＣＰＵ１Ｂは、制
御権を獲得し、プロセス入出力装置バス１０をドライブ
し始める。
力装置１１を共有した２台のＣＰＵ１Ａ、１Ｂをプロセ
ス入出力装置バス１０で接続する。２台のＣＰＵ１Ａ、
１Ｂは、それぞれのメモリ２Ａ、２Ｂの内容に基づき、
制御演算を行う。２台のＣＰＵの内、制御権を有する制
御側ＣＰＵ１Ａは、予め定められた制御周期毎にプロセ
ス入出力装置１１からプロセスデータを取り込んで制御
演算処理を行うと共に、プロセス入出力装置１１から入
力したプロセスデータを制御権を持たない待機側ＣＰＵ
１Ｂへ制御周期毎に送信し、待機側ＣＰＵ１Ｂは、制御
側ＣＰＵ１Ａからプロセスデータを受信する毎にその受
信データに基づいて制御演算を１制御周期分だけ行う。
制御側ＣＰＵ１Ａに異常が発生した場合は、診断回路６
Ａが異常を検出し、自分の側の切換回路８Ａに故障信号
を出力して、プロセス入出力装置バス１０とのインター
フェイスをディスイネーブルにする。また、故障発生を
切換ロジック用バス９に出力して待機側ＣＰＵ１Ｂに伝
達する。その情報を受け取った待機側ＣＰＵ１Ｂは、制
御権を獲得し、プロセス入出力装置バス１０をドライブ
し始める。
【０００４】
【発明が解決しようとする課題】従来のプラント制御装
置は、以上のように構成されているので、２重化された
ＣＰＵ間でプロセス入出力装置の切換を行うのみであ
り、原子力発電プラントのように各分散毎に多数のプラ
ント制御装置を必要とする場合、ＣＰＵの数はその２倍
必要であり、初期コストとしてコスト増を招いている。
また、定期点検などで両方のＣＰＵの電源を断った場
合、その期間中のプラント制御や監視が出来なくなるな
どの問題点があった。
置は、以上のように構成されているので、２重化された
ＣＰＵ間でプロセス入出力装置の切換を行うのみであ
り、原子力発電プラントのように各分散毎に多数のプラ
ント制御装置を必要とする場合、ＣＰＵの数はその２倍
必要であり、初期コストとしてコスト増を招いている。
また、定期点検などで両方のＣＰＵの電源を断った場
合、その期間中のプラント制御や監視が出来なくなるな
どの問題点があった。
【０００５】この発明は、上記のような課題を解決する
ためになされたものであり、待機側ＣＰＵの数を減らし
てコスト削減できると共に、プロセス入出力装置を含め
たプラント制御装置の定期点検期間中も、プラントの運
転・監視が可能なプラント制御装置を得ることを目的と
する。
ためになされたものであり、待機側ＣＰＵの数を減らし
てコスト削減できると共に、プロセス入出力装置を含め
たプラント制御装置の定期点検期間中も、プラントの運
転・監視が可能なプラント制御装置を得ることを目的と
する。
【０００６】
【課題を解決するための手段】この発明に係わるプラン
ト制御装置においては、被制御プラントに接続され、被
制御プラントとの間でプロセス情報を入出力するように
構成されたプロセス入出力装置と、このプロセス入出力
装置にネットワークを介して接続されプロセス入出力装
置によって取得されたプロセス情報の演算処理をそれぞ
れ行う、少なくとも第一の演算制御装置及び第二の演算
制御装置を含む複数の演算制御装置と、この複数の演算
制御装置間を接続して異常情報を伝送する信号線を備
え、第一の演算制御装置に異常が発生したとき、信号線
を通じて異常を第二の演算制御装置に伝え、第二の演算
制御装置は自身の処理と共に第一の演算制御装置の処理
をも行うものである。
ト制御装置においては、被制御プラントに接続され、被
制御プラントとの間でプロセス情報を入出力するように
構成されたプロセス入出力装置と、このプロセス入出力
装置にネットワークを介して接続されプロセス入出力装
置によって取得されたプロセス情報の演算処理をそれぞ
れ行う、少なくとも第一の演算制御装置及び第二の演算
制御装置を含む複数の演算制御装置と、この複数の演算
制御装置間を接続して異常情報を伝送する信号線を備
え、第一の演算制御装置に異常が発生したとき、信号線
を通じて異常を第二の演算制御装置に伝え、第二の演算
制御装置は自身の処理と共に第一の演算制御装置の処理
をも行うものである。
【０００７】また、被制御プラントに接続され、被制御
プラントとの間でそれぞれプロセス情報を入出力するよ
うに構成された少なくとも第一のプロセス入出力装置を
含む複数のプロセス入出力装置と、この複数のプロセス
入出力装置のそれぞれに対応して接続されプロセス入出
力装置によって取得されたプロセス情報の演算処理を行
う、少なくとも第一の演算制御装置及び第二の演算制御
装置を含む複数の演算制御装置と、この複数の演算制御
装置間を接続して異常情報を伝送する信号線を備え、第
一のプロセス入出力装置には第一の演算制御装置及び第
二の演算制御装置が接続され、第一の演算制御装置に異
常が発生したとき、信号線を通じて異常を第二の演算制
御装置に伝え、第二の演算制御装置によって第一の演算
制御装置の処理を行うものである。
プラントとの間でそれぞれプロセス情報を入出力するよ
うに構成された少なくとも第一のプロセス入出力装置を
含む複数のプロセス入出力装置と、この複数のプロセス
入出力装置のそれぞれに対応して接続されプロセス入出
力装置によって取得されたプロセス情報の演算処理を行
う、少なくとも第一の演算制御装置及び第二の演算制御
装置を含む複数の演算制御装置と、この複数の演算制御
装置間を接続して異常情報を伝送する信号線を備え、第
一のプロセス入出力装置には第一の演算制御装置及び第
二の演算制御装置が接続され、第一の演算制御装置に異
常が発生したとき、信号線を通じて異常を第二の演算制
御装置に伝え、第二の演算制御装置によって第一の演算
制御装置の処理を行うものである。
【０００８】また、被制御プラントに接続され、被制御
プラントとの間でプロセス情報を入出力するように構成
された複数の第一のプロセス入出力装置と、この複数の
第一のプロセス入出力装置のそれぞれに対応して接続さ
れ第一のプロセス入出力装置によって取得されたプロセ
ス情報の演算処理を行う複数の第一の演算制御装置と、
この複数の第一の演算制御装置をバックアップする第三
の演算制御装置と、複数の第一の演算制御装置及び第三
の演算制御装置間を接続して異常情報を伝送する信号線
を備え、各第一のプロセス入出力装置には第一の演算制
御装置及び第三の演算制御装置が接続され、第一の演算
制御装置に異常が発生したとき、信号線を通じて異常を
第三の演算制御装置に伝え、第三の演算制御装置によっ
て異常が発生した第一の演算制御装置の処理を代替する
ものである。
プラントとの間でプロセス情報を入出力するように構成
された複数の第一のプロセス入出力装置と、この複数の
第一のプロセス入出力装置のそれぞれに対応して接続さ
れ第一のプロセス入出力装置によって取得されたプロセ
ス情報の演算処理を行う複数の第一の演算制御装置と、
この複数の第一の演算制御装置をバックアップする第三
の演算制御装置と、複数の第一の演算制御装置及び第三
の演算制御装置間を接続して異常情報を伝送する信号線
を備え、各第一のプロセス入出力装置には第一の演算制
御装置及び第三の演算制御装置が接続され、第一の演算
制御装置に異常が発生したとき、信号線を通じて異常を
第三の演算制御装置に伝え、第三の演算制御装置によっ
て異常が発生した第一の演算制御装置の処理を代替する
ものである。
【０００９】さらに、第三の演算制御装置は、リピータ
を介して第一のプロセス入出力装置と接続されているも
のである。また、第一のプロセス入出力装置に切換ユニ
ットを接続し、切換ユニットには、第三の演算制御装置
に対応して設けられた第三のプロセス入出力装置の入出
力端が接続されているものである。
を介して第一のプロセス入出力装置と接続されているも
のである。また、第一のプロセス入出力装置に切換ユニ
ットを接続し、切換ユニットには、第三の演算制御装置
に対応して設けられた第三のプロセス入出力装置の入出
力端が接続されているものである。
【００１０】また、第三の演算制御装置に対応した第三
のプロセス入出力装置を複数設け、複数の第三のプロセ
ス入出力装置のそれぞれの入出力端に、複数の第一のプ
ロセス入出力装置にそれぞれ接続された複数の切換ユニ
ットを接続し、第三の演算制御装置の制御指令によって
切換ユニットを操作して複数の第一のプロセス入出力装
置の一つが選択されるものである。加えて、信号線は、
各演算制御装置が接続された伝送バスであるものであ
る。
のプロセス入出力装置を複数設け、複数の第三のプロセ
ス入出力装置のそれぞれの入出力端に、複数の第一のプ
ロセス入出力装置にそれぞれ接続された複数の切換ユニ
ットを接続し、第三の演算制御装置の制御指令によって
切換ユニットを操作して複数の第一のプロセス入出力装
置の一つが選択されるものである。加えて、信号線は、
各演算制御装置が接続された伝送バスであるものであ
る。
【００１１】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図に基づいて説明する。図１は、この発
明の実施の形態１によるプラント制御装置を示す構成図
である。図１において、１はＣＰＵ、１１は複数のＣＰ
Ｕ１で共有されるプロセス入出力装置で、被制御プラン
トとの間でプロセス情報を入出力する。１３はプロセス
入出力装置１１とインターフェイスするためのマスタカ
ード、１４はマスタカード１３及びプロセス入出力装置
１１が接続されたプロセス入出力ネットワーク、１５は
プロセス入出力ネットワーク１４の制御権をＣＰＵ間で
裁定するためのハードワイヤドの信号線である。Ｂ１〜
ＢＮは、各々ＣＰＵ１とマスタカード１３を有する分散
である。
実施の形態１を図に基づいて説明する。図１は、この発
明の実施の形態１によるプラント制御装置を示す構成図
である。図１において、１はＣＰＵ、１１は複数のＣＰ
Ｕ１で共有されるプロセス入出力装置で、被制御プラン
トとの間でプロセス情報を入出力する。１３はプロセス
入出力装置１１とインターフェイスするためのマスタカ
ード、１４はマスタカード１３及びプロセス入出力装置
１１が接続されたプロセス入出力ネットワーク、１５は
プロセス入出力ネットワーク１４の制御権をＣＰＵ間で
裁定するためのハードワイヤドの信号線である。Ｂ１〜
ＢＮは、各々ＣＰＵ１とマスタカード１３を有する分散
である。
【００１２】次に動作について説明する。分散Ｂ１のＣ
ＰＵ１がプロセス入出力装置１１にアクセスする場合、
まず裁定のための信号線１５にプロセス入出力ネットワ
ーク１４の獲得要求を出力する。その時、他の分散がプ
ロセス入出力ネットワーク１４を既に獲得していれば、
許可信号が出力されず、分散Ｂ１のＣＰＵ１はプロセス
入出力装置１１へのアクセスを待たされる。プロセス入
出力ネットワーク１４を使用していた分散の処理が終了
した時点で、分散Ｂ１に対する許可信号が出力され、分
散Ｂ１のＣＰＵ１はプロセス入出力装置１１へのアクセ
スを開始する。通常、分散Ｂ１から分散ＢＮまで、各々
別の制御演算処理を行っているが、ここで、第一の分散
Ｂ１のＣＰＵ１が故障でダウンした場合、信号線１５の
中にＣＰＵ１の健全性を示す信号を入れておくことによ
り、他の分散で分散Ｂ１の異常を判定できる。
ＰＵ１がプロセス入出力装置１１にアクセスする場合、
まず裁定のための信号線１５にプロセス入出力ネットワ
ーク１４の獲得要求を出力する。その時、他の分散がプ
ロセス入出力ネットワーク１４を既に獲得していれば、
許可信号が出力されず、分散Ｂ１のＣＰＵ１はプロセス
入出力装置１１へのアクセスを待たされる。プロセス入
出力ネットワーク１４を使用していた分散の処理が終了
した時点で、分散Ｂ１に対する許可信号が出力され、分
散Ｂ１のＣＰＵ１はプロセス入出力装置１１へのアクセ
スを開始する。通常、分散Ｂ１から分散ＢＮまで、各々
別の制御演算処理を行っているが、ここで、第一の分散
Ｂ１のＣＰＵ１が故障でダウンした場合、信号線１５の
中にＣＰＵ１の健全性を示す信号を入れておくことによ
り、他の分散で分散Ｂ１の異常を判定できる。
【００１３】分散Ｂ１の異常を検出した場合は、例えば
第二の分散Ｂ２が、予め分散Ｂ１のバックアップをする
ようにプログラムされておれば、分散Ｂ１の異常検出と
共に、分散Ｂ２は、分散Ｂ２分の制御演算処理に加えて
分散Ｂ１の制御演算処理を行う。これにより、ＣＰＵ１
の数は、従来装置では分散数の２倍必要であったもの
が、分散数分で済み、初期コストの低減を図れる。ま
た、例えば、分散Ｂ１の定期点検中にも分散Ｂ２でバッ
クアップできるため、プラントの制御、監視が途絶える
ことはない。
第二の分散Ｂ２が、予め分散Ｂ１のバックアップをする
ようにプログラムされておれば、分散Ｂ１の異常検出と
共に、分散Ｂ２は、分散Ｂ２分の制御演算処理に加えて
分散Ｂ１の制御演算処理を行う。これにより、ＣＰＵ１
の数は、従来装置では分散数の２倍必要であったもの
が、分散数分で済み、初期コストの低減を図れる。ま
た、例えば、分散Ｂ１の定期点検中にも分散Ｂ２でバッ
クアップできるため、プラントの制御、監視が途絶える
ことはない。
【００１４】実施の形態２．図２は、この発明の実施の
形態２によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１６は分散間の裁定情
報、健全性を示す情報を伝送する伝送バスである。実施
の形態１では、ハードワイヤドの信号線１５により、プ
ロセス入出力ネットワーク１４の裁定、ＣＰＵ部の異常
発生の報知をする場合について述べたが、実施の形態２
では、図２に示すように、伝送バス１６を設け、プロセ
ス入出力ネットワーク１４の裁定を行う情報や、ＣＰＵ
１の健全性を示す情報を伝送バス１６経由で分散間でや
りとりするようにしたので、分散間の信号線の本数を低
減でき、更なるコスト低減が可能である。
形態２によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１６は分散間の裁定情
報、健全性を示す情報を伝送する伝送バスである。実施
の形態１では、ハードワイヤドの信号線１５により、プ
ロセス入出力ネットワーク１４の裁定、ＣＰＵ部の異常
発生の報知をする場合について述べたが、実施の形態２
では、図２に示すように、伝送バス１６を設け、プロセ
ス入出力ネットワーク１４の裁定を行う情報や、ＣＰＵ
１の健全性を示す情報を伝送バス１６経由で分散間でや
りとりするようにしたので、分散間の信号線の本数を低
減でき、更なるコスト低減が可能である。
【００１５】実施の形態３．図３は、この発明の実施の
形態３によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１７は異常報知の信号
線である。実施の形態１では、全分散のＣＰＵ１と全て
のプロセス入出力装置１１を１つのプロセス入出力ネッ
トワーク１４により接続する場合について述べたが、実
施の形態３は、図３に示すように、１つのプロセス入出
力装置１１をアクセスできる分散を２つまでとし、例え
ば、通常は第一の分散Ｂ１により第一のプロセス入出力
装置１１をドライブし、分散Ｂ１に異常が発生した場合
は、異常報知の信号線１７により第二の分散Ｂ２にその
情報を出力し、分散Ｂ２は自分の制御演算処理に加え
て、分散Ｂ１に代わってプロセス入出力装置１１をドラ
イブする。これにより、プロセス入出力ネットワーク１
４に接続されるプロセス入出力装置１１の数が限定でき
るために、プロセスデータの授受の高速化、プロセス入
出力ネットワーク１４の故障時の影響範囲の限定が可能
となる。なお、このため分散Ｂ２はマスタカード１３を
２つ有している。
形態３によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１７は異常報知の信号
線である。実施の形態１では、全分散のＣＰＵ１と全て
のプロセス入出力装置１１を１つのプロセス入出力ネッ
トワーク１４により接続する場合について述べたが、実
施の形態３は、図３に示すように、１つのプロセス入出
力装置１１をアクセスできる分散を２つまでとし、例え
ば、通常は第一の分散Ｂ１により第一のプロセス入出力
装置１１をドライブし、分散Ｂ１に異常が発生した場合
は、異常報知の信号線１７により第二の分散Ｂ２にその
情報を出力し、分散Ｂ２は自分の制御演算処理に加え
て、分散Ｂ１に代わってプロセス入出力装置１１をドラ
イブする。これにより、プロセス入出力ネットワーク１
４に接続されるプロセス入出力装置１１の数が限定でき
るために、プロセスデータの授受の高速化、プロセス入
出力ネットワーク１４の故障時の影響範囲の限定が可能
となる。なお、このため分散Ｂ２はマスタカード１３を
２つ有している。
【００１６】実施の形態４．図４は、この発明の実施の
形態４によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１８はバックアップ専
用の分散ＢＮに異常報知を行うハードワイヤドの信号線
である。実施の形態３では、各分散間でバックアップを
行う場合について述べたが、実施の形態４は図４に示す
ように、バックアップ専用の第三の分散ＢＮを設け、第
一の分散Ｂ１または分散Ｂ２、−−−に異常が発生した
場合に、バックアップ専用の分散ＢＮに信号線１８を介
して異常を伝え、分散ＢＮでバックアップするようにし
たので、１つの分散のＣＰＵ負荷を常に一定に保つこと
ができ、負荷の均一化を図ることができる。このため、
バックアップ専用の分散Ｎには、分散数分のマスタカー
ド１３が実装されている。
形態４によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは図１に
おけるものと同一のものである。１８はバックアップ専
用の分散ＢＮに異常報知を行うハードワイヤドの信号線
である。実施の形態３では、各分散間でバックアップを
行う場合について述べたが、実施の形態４は図４に示す
ように、バックアップ専用の第三の分散ＢＮを設け、第
一の分散Ｂ１または分散Ｂ２、−−−に異常が発生した
場合に、バックアップ専用の分散ＢＮに信号線１８を介
して異常を伝え、分散ＢＮでバックアップするようにし
たので、１つの分散のＣＰＵ負荷を常に一定に保つこと
ができ、負荷の均一化を図ることができる。このため、
バックアップ専用の分散Ｎには、分散数分のマスタカー
ド１３が実装されている。
【００１７】実施の形態５．図５は、この発明の実施の
形態５によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは、図４
におけるものと同一のものである。１９は異常報知を行
う伝送バスである。実施の形態４では、分散Ｂ１、Ｂ
２、−−−の異常を分散ＢＮに報知する手段としてハー
ドワイヤドの信号線１８を用いたが、実施の形態５は、
これを図５に示すようにネットワーク化した伝送バス１
９とすることにより、ケーブル本数の低減が可能であ
る。
形態５によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、Ｂ１〜ＢＮは、図４
におけるものと同一のものである。１９は異常報知を行
う伝送バスである。実施の形態４では、分散Ｂ１、Ｂ
２、−−−の異常を分散ＢＮに報知する手段としてハー
ドワイヤドの信号線１８を用いたが、実施の形態５は、
これを図５に示すようにネットワーク化した伝送バス１
９とすることにより、ケーブル本数の低減が可能であ
る。
【００１８】実施の形態６．図６は、この発明の実施の
形態６によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、Ｂ１〜ＢＮは
図５におけるものと同一のものである。２０は各分散の
Ｉ／Ｏに対応して設けられ、該当する分散（Ｂ1 ，Ｂ2
，・・・ＢN-1 ）とバックアップ専用の分散ＢＮのプ
ロセス入出力ネットワーク１４の切替えを行うためのリ
ピータである。実施の形態５では、分散ＢＮでバックア
ップするために、分散ＢＮに、分散数分のマスタカード
１３を実装する場合について述べたが、実施の形態６
は、図６に示すように、各分散に対応してリピータ２０
を設け、バックアップすべき分散のリピータのみをイネ
ーブルとすることにより、第三の分散ＢＮに実装するマ
スタカード１３を１枚のみとすることが出来、設備の簡
素化、コスト低減を図ることが出来る。
形態６によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、Ｂ１〜ＢＮは
図５におけるものと同一のものである。２０は各分散の
Ｉ／Ｏに対応して設けられ、該当する分散（Ｂ1 ，Ｂ2
，・・・ＢN-1 ）とバックアップ専用の分散ＢＮのプ
ロセス入出力ネットワーク１４の切替えを行うためのリ
ピータである。実施の形態５では、分散ＢＮでバックア
ップするために、分散ＢＮに、分散数分のマスタカード
１３を実装する場合について述べたが、実施の形態６
は、図６に示すように、各分散に対応してリピータ２０
を設け、バックアップすべき分散のリピータのみをイネ
ーブルとすることにより、第三の分散ＢＮに実装するマ
スタカード１３を１枚のみとすることが出来、設備の簡
素化、コスト低減を図ることが出来る。
【００１９】実施の形態７．図７は、この発明の実施の
形態７によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、Ｂ１〜ＢＮは
図５におけるものと同一のものである。２１は各プロセ
ス入出力装置１１に接続され、バックアップ専用の第三
の分散に対応する第三のプロセス入出力装置１１と接続
を切換える切換ユニットである。実施の形態１〜６で
は、ＣＰＵ部のみのバックアップを行う場合について述
べたが、実施の形態７は、図７に示すように、プロセス
入出力装置１１に切換ユニット２１を接続し、プロセス
入出力装置１１のバックアップをも分散ＢＮで可能とす
るようにしたので、分散とプロセス入出力装置１１を含
めた定期点検を可能とする。この場合、バックアップ用
の分散ＢＮの第三のプロセス入出力装置１１の入出力端
をバックアップしたい分散の切換ユニット２１に繋ぎ込
むことにより、バックアップしたい第一の分散の第一の
プロセス入出力装置１１を含めたバックアップを可能と
する。
形態７によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、Ｂ１〜ＢＮは
図５におけるものと同一のものである。２１は各プロセ
ス入出力装置１１に接続され、バックアップ専用の第三
の分散に対応する第三のプロセス入出力装置１１と接続
を切換える切換ユニットである。実施の形態１〜６で
は、ＣＰＵ部のみのバックアップを行う場合について述
べたが、実施の形態７は、図７に示すように、プロセス
入出力装置１１に切換ユニット２１を接続し、プロセス
入出力装置１１のバックアップをも分散ＢＮで可能とす
るようにしたので、分散とプロセス入出力装置１１を含
めた定期点検を可能とする。この場合、バックアップ用
の分散ＢＮの第三のプロセス入出力装置１１の入出力端
をバックアップしたい分散の切換ユニット２１に繋ぎ込
むことにより、バックアップしたい第一の分散の第一の
プロセス入出力装置１１を含めたバックアップを可能と
する。
【００２０】実施の形態８．図８は、この発明の実施の
形態８によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、２１、Ｂ１〜
ＢＮは、図７におけるものと、２０は図６におけるもの
とそれぞれ同一のものである。実施の形態７では、分散
のプロセス入出力装置１１を含めたバックアップ方式に
ついて記載したが、実施の形態８は、図８に示すように
これと実施の形態６を組み合わせることにより、通常使
用する分散の故障時のバックアップと、定期点検時のプ
ロセス入出力装置１１を含めたバックアップの両方に対
応が可能となる。このため、バックアップ専用の分散Ｂ
Ｎには、リピータ２０に接続されるマスタカード１３
と、切換ユニット２１にプロセス入出力装置１１を介し
て接続されるマスタカード１３とを実装している。
形態８によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、２１、Ｂ１〜
ＢＮは、図７におけるものと、２０は図６におけるもの
とそれぞれ同一のものである。実施の形態７では、分散
のプロセス入出力装置１１を含めたバックアップ方式に
ついて記載したが、実施の形態８は、図８に示すように
これと実施の形態６を組み合わせることにより、通常使
用する分散の故障時のバックアップと、定期点検時のプ
ロセス入出力装置１１を含めたバックアップの両方に対
応が可能となる。このため、バックアップ専用の分散Ｂ
Ｎには、リピータ２０に接続されるマスタカード１３
と、切換ユニット２１にプロセス入出力装置１１を介し
て接続されるマスタカード１３とを実装している。
【００２１】実施の形態９．図９は、この発明の実施の
形態９によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、２０、２１、
Ｂ１〜ＢＮは図８におけるものと同一のものである。２
２は、バックアップ専用の分散ＢＮから切換ユニット２
１へ送る切換指令である。実施の形態８では、プロセス
入出力装置１１を含めたバックアップのために、分散の
切換ユニット２１に、分散ＢＮのプロセス入出力装置１
１の入出力端を繋ぎ込む必要があった。これを、実施の
形態９は、図９に示すように、第三の分散ＢＮのプロセ
ス入出力装置１１の数を、分散１、２、−−−の最小公
倍数分実装し、各分散の切換ユニット２１内の配線で、
各分散のプロセス入出力装置１１をバックアップ可能と
した。これにより、常時分散ＢＮの第三のプロセス入出
力装置１１の入出力端を全分散の切換ユニット２１に接
続しておき、分散ＢＮがバックアップすべき分散の切換
ユニット２１に切換指令を出力して自動切換を可能とす
る。
形態９によるプラント制御装置を示す構成図である。図
において、１、１１、１３、１４、１９、２０、２１、
Ｂ１〜ＢＮは図８におけるものと同一のものである。２
２は、バックアップ専用の分散ＢＮから切換ユニット２
１へ送る切換指令である。実施の形態８では、プロセス
入出力装置１１を含めたバックアップのために、分散の
切換ユニット２１に、分散ＢＮのプロセス入出力装置１
１の入出力端を繋ぎ込む必要があった。これを、実施の
形態９は、図９に示すように、第三の分散ＢＮのプロセ
ス入出力装置１１の数を、分散１、２、−−−の最小公
倍数分実装し、各分散の切換ユニット２１内の配線で、
各分散のプロセス入出力装置１１をバックアップ可能と
した。これにより、常時分散ＢＮの第三のプロセス入出
力装置１１の入出力端を全分散の切換ユニット２１に接
続しておき、分散ＢＮがバックアップすべき分散の切換
ユニット２１に切換指令を出力して自動切換を可能とす
る。
【００２２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。被制御
プラントに接続され、被制御プラントとの間でプロセス
情報を入出力するように構成されたプロセス入出力装置
と、このプロセス入出力装置にネットワークを介して接
続されプロセス入出力装置によって取得されたプロセス
情報の演算処理をそれぞれ行う、少なくとも第一の演算
制御装置及び第二の演算制御装置を含む複数の演算制御
装置と、この複数の演算制御装置間を接続して異常情報
を伝送する信号線を備え、第一の演算制御装置に異常が
発生したとき、信号線を通じて異常を第二の演算制御装
置に伝え、第二の演算制御装置は自身の処理と共に第一
の演算制御装置の処理をも行うので、余分のＣＰＵを設
ける必要がなく、第一の演算制御装置の点検中でもバッ
クアップできる。
れているので、以下に示すような効果を奏する。被制御
プラントに接続され、被制御プラントとの間でプロセス
情報を入出力するように構成されたプロセス入出力装置
と、このプロセス入出力装置にネットワークを介して接
続されプロセス入出力装置によって取得されたプロセス
情報の演算処理をそれぞれ行う、少なくとも第一の演算
制御装置及び第二の演算制御装置を含む複数の演算制御
装置と、この複数の演算制御装置間を接続して異常情報
を伝送する信号線を備え、第一の演算制御装置に異常が
発生したとき、信号線を通じて異常を第二の演算制御装
置に伝え、第二の演算制御装置は自身の処理と共に第一
の演算制御装置の処理をも行うので、余分のＣＰＵを設
ける必要がなく、第一の演算制御装置の点検中でもバッ
クアップできる。
【００２３】また、被制御プラントに接続され、被制御
プラントとの間でそれぞれプロセス情報を入出力するよ
うに構成された少なくとも第一のプロセス入出力装置を
含む複数のプロセス入出力装置と、この複数のプロセス
入出力装置のそれぞれに対応して接続されプロセス入出
力装置によって取得されたプロセス情報の演算処理を行
う、少なくとも第一の演算制御装置及び第二の演算制御
装置を含む複数の演算制御装置と、この複数の演算制御
装置間を接続して異常情報を伝送する信号線を備え、第
一のプロセス入出力装置には第一の演算制御装置及び第
二の演算制御装置が接続され、第一の演算制御装置に異
常が発生したとき、信号線を通じて異常を第二の演算制
御装置に伝え、第二の演算制御装置によって第一の演算
制御装置の処理を行うので、第一のプロセス入出力装置
の数が限定できる。
プラントとの間でそれぞれプロセス情報を入出力するよ
うに構成された少なくとも第一のプロセス入出力装置を
含む複数のプロセス入出力装置と、この複数のプロセス
入出力装置のそれぞれに対応して接続されプロセス入出
力装置によって取得されたプロセス情報の演算処理を行
う、少なくとも第一の演算制御装置及び第二の演算制御
装置を含む複数の演算制御装置と、この複数の演算制御
装置間を接続して異常情報を伝送する信号線を備え、第
一のプロセス入出力装置には第一の演算制御装置及び第
二の演算制御装置が接続され、第一の演算制御装置に異
常が発生したとき、信号線を通じて異常を第二の演算制
御装置に伝え、第二の演算制御装置によって第一の演算
制御装置の処理を行うので、第一のプロセス入出力装置
の数が限定できる。
【００２４】また、被制御プラントに接続され、被制御
プラントとの間でプロセス情報を入出力するように構成
された複数の第一のプロセス入出力装置と、この複数の
第一のプロセス入出力装置のそれぞれに対応して接続さ
れ第一のプロセス入出力装置によって取得されたプロセ
ス情報の演算処理を行う複数の第一の演算制御装置と、
この複数の第一の演算制御装置をバックアップする第三
の演算制御装置と、複数の第一の演算制御装置及び第三
の演算制御装置間を接続して異常情報を伝送する信号線
を備え、各第一のプロセス入出力装置には第一の演算制
御装置及び第三の演算制御装置が接続され、第一の演算
制御装置に異常が発生したとき、信号線を通じて異常を
第三の演算制御装置に伝え、第三の演算制御装置によっ
て異常が発生した第一の演算制御装置の処理を代替する
ので、第一の演算制御装置の負荷を一定に保つことがで
き、負荷の均一化を図ることができる。
プラントとの間でプロセス情報を入出力するように構成
された複数の第一のプロセス入出力装置と、この複数の
第一のプロセス入出力装置のそれぞれに対応して接続さ
れ第一のプロセス入出力装置によって取得されたプロセ
ス情報の演算処理を行う複数の第一の演算制御装置と、
この複数の第一の演算制御装置をバックアップする第三
の演算制御装置と、複数の第一の演算制御装置及び第三
の演算制御装置間を接続して異常情報を伝送する信号線
を備え、各第一のプロセス入出力装置には第一の演算制
御装置及び第三の演算制御装置が接続され、第一の演算
制御装置に異常が発生したとき、信号線を通じて異常を
第三の演算制御装置に伝え、第三の演算制御装置によっ
て異常が発生した第一の演算制御装置の処理を代替する
ので、第一の演算制御装置の負荷を一定に保つことがで
き、負荷の均一化を図ることができる。
【００２５】さらに、第三の演算制御装置は、リピータ
を介して第一のプロセス入出力装置と接続されているの
で、第三の演算制御装置のマスターカードを一枚のみと
することができる。また、第一のプロセス入出力装置に
切換ユニットを接続し、切換ユニットには、第三の演算
制御装置に対応して設けられた第三のプロセス入出力装
置の入出力端が接続されているので、第一のプロセス入
出力装置を含めたバックアップができる。
を介して第一のプロセス入出力装置と接続されているの
で、第三の演算制御装置のマスターカードを一枚のみと
することができる。また、第一のプロセス入出力装置に
切換ユニットを接続し、切換ユニットには、第三の演算
制御装置に対応して設けられた第三のプロセス入出力装
置の入出力端が接続されているので、第一のプロセス入
出力装置を含めたバックアップができる。
【００２６】また、第三の演算制御装置に対応した第三
のプロセス入出力装置を複数設け、複数の第三のプロセ
ス入出力装置のそれぞれの入出力端に、複数の第一のプ
ロセス入出力装置にそれぞれ接続された複数の切換ユニ
ットを接続し、第三の演算制御装置の制御指令によって
切換ユニットを操作して複数の第一のプロセス入出力装
置の一つが選択されるので、切換ユニットの自動切替を
可能としている。加えて、信号線は、各演算制御装置が
接続された伝送バスであるので、演算制御装置間の信号
線の本数を低減することができる。
のプロセス入出力装置を複数設け、複数の第三のプロセ
ス入出力装置のそれぞれの入出力端に、複数の第一のプ
ロセス入出力装置にそれぞれ接続された複数の切換ユニ
ットを接続し、第三の演算制御装置の制御指令によって
切換ユニットを操作して複数の第一のプロセス入出力装
置の一つが選択されるので、切換ユニットの自動切替を
可能としている。加えて、信号線は、各演算制御装置が
接続された伝送バスであるので、演算制御装置間の信号
線の本数を低減することができる。
【図１】 この発明の実施の形態１によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図２】 この発明の実施の形態２によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図３】 この発明の実施の形態３によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図４】 この発明の実施の形態４によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図５】 この発明の実施の形態５によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図６】 この発明の実施の形態６によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図７】 この発明の実施の形態７によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図８】 この発明の実施の形態８によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図９】 この発明の実施の形態９によるプラント制御
装置を示す構成図である。
装置を示す構成図である。
【図１０】 従来のプラント制御装置を示す構成図であ
る。
る。
１ ＣＰＵ、 １１ プロセス入出力装置、 １３ マ
スタカード、１４ プロセス入出力ネットワーク、 １
５、１７、１８ 信号線、１６、１９ 伝送バス、 ２
０ リピータ、 ２１ 切換ユニット、２２ 切換指
令、 Ｂ１〜ＢＮ 分散。
スタカード、１４ プロセス入出力ネットワーク、 １
５、１７、１８ 信号線、１６、１９ 伝送バス、 ２
０ リピータ、 ２１ 切換ユニット、２２ 切換指
令、 Ｂ１〜ＢＮ 分散。
Claims (7)
- 【請求項１】 プロセス入出力装置を介してプロセス情
報を入出力して被制御プラントの制御を行う演算制御装
置を有するプラント制御装置において、被制御プラント
に接続され、被制御プラントとの間でプロセス情報を入
出力するように構成されたプロセス入出力装置、このプ
ロセス入出力装置にネットワークを介して接続され上記
プロセス入出力装置によって取得されたプロセス情報の
演算処理をそれぞれ行う、少なくとも第一の演算制御装
置及び第二の演算制御装置を含む複数の演算制御装置、
この複数の演算制御装置間を接続して異常情報を伝送す
る信号線を備え、第一の演算制御装置に異常が発生した
とき、信号線を通じて上記異常を第二の演算制御装置に
伝え、上記第二の演算制御装置は自身の処理と共に第一
の演算制御装置の処理をも行うことを特徴とするプラン
ト制御装置。 - 【請求項２】 プロセス入出力装置を介してプロセス情
報を入出力して被制御プラントの制御を行う演算制御装
置を有するプラント制御装置において、被制御プラント
に接続され、被制御プラントとの間でそれぞれプロセス
情報を入出力するように構成された少なくとも第一のプ
ロセス入出力装置を含む複数のプロセス入出力装置、こ
の複数のプロセス入出力装置のそれぞれに対応して接続
され上記プロセス入出力装置によって取得されたプロセ
ス情報の演算処理を行う、少なくとも第一の演算制御装
置及び第二の演算制御装置を含む複数の演算制御装置、
この複数の演算制御装置間を接続して異常情報を伝送す
る信号線を備え、第一のプロセス入出力装置には第一の
演算制御装置及び第二の演算制御装置が接続され、第一
の演算制御装置に異常が発生したとき、信号線を通じて
上記異常を第二の演算制御装置に伝え、上記第二の演算
制御装置によって第一の演算制御装置の処理を行うこと
を特徴とするプラント制御装置。 - 【請求項３】 プロセス入出力装置を介してプロセス情
報を入出力して被制御プラントの制御を行う演算制御装
置を有するプラント制御装置において、被制御プラント
に接続され、被制御プラントとの間でプロセス情報を入
出力するように構成された複数の第一のプロセス入出力
装置、この複数の第一のプロセス入出力装置のそれぞれ
に対応して接続され上記第一のプロセス入出力装置によ
って取得されたプロセス情報の演算処理を行う複数の第
一の演算制御装置、この複数の第一の演算制御装置をバ
ックアップする第三の演算制御装置、上記複数の第一の
演算制御装置及び第三の演算制御装置間を接続して異常
情報を伝送する信号線を備え、各第一のプロセス入出力
装置には第一の演算制御装置及び第三の演算制御装置が
接続され、第一の演算制御装置に異常が発生したとき、
信号線を通じて上記異常を第三の演算制御装置に伝え、
上記第三の演算制御装置によって上記異常が発生した第
一の演算制御装置の処理を代替することを特徴とするプ
ラント制御装置。 - 【請求項４】 第三の演算制御装置は、リピータを介し
て第一のプロセス入出力装置と接続されていることを特
徴とする請求項３記載のプラント制御装置。 - 【請求項５】 第一のプロセス入出力装置に切換ユニッ
トを接続し、上記切換ユニットには、第三の演算制御装
置に対応して設けられた第三のプロセス入出力装置の入
出力端が接続されていることを特徴とする請求項３また
は請求項４記載のプラント制御装置。 - 【請求項６】 第三の演算制御装置に対応した第三のプ
ロセス入出力装置を複数設け、上記複数の第三のプロセ
ス入出力装置のそれぞれの入出力端に、複数の第一のプ
ロセス入出力装置にそれぞれ接続された複数の切換ユニ
ットを接続し、第三の演算制御装置の制御指令によって
上記切換ユニットを操作して上記複数の第一のプロセス
入出力装置の一つが選択されることを特徴とする請求項
３または請求項４記載のプラント制御装置。 - 【請求項７】 信号線は、各演算制御装置が接続された
伝送バスであることを特徴とする請求項１〜請求項６の
いずれか一項記載のプラント制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159657A JP2000347706A (ja) | 1999-06-07 | 1999-06-07 | プラント制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159657A JP2000347706A (ja) | 1999-06-07 | 1999-06-07 | プラント制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000347706A true JP2000347706A (ja) | 2000-12-15 |
Family
ID=15698502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159657A Pending JP2000347706A (ja) | 1999-06-07 | 1999-06-07 | プラント制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000347706A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010250435A (ja) * | 2009-04-13 | 2010-11-04 | Mitsubishi Electric Corp | プラント監視制御システム |
| US8359529B2 (en) | 2005-01-28 | 2013-01-22 | Yokogawa Electric Corporation | Information processing apparatus and information processing method |
| JP2013073503A (ja) * | 2011-09-28 | 2013-04-22 | Toshiba Corp | 分散監視制御装置及び分散監視制御装置における制御方法 |
-
1999
- 1999-06-07 JP JP11159657A patent/JP2000347706A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8359529B2 (en) | 2005-01-28 | 2013-01-22 | Yokogawa Electric Corporation | Information processing apparatus and information processing method |
| JP2010250435A (ja) * | 2009-04-13 | 2010-11-04 | Mitsubishi Electric Corp | プラント監視制御システム |
| JP2013073503A (ja) * | 2011-09-28 | 2013-04-22 | Toshiba Corp | 分散監視制御装置及び分散監視制御装置における制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313386A (en) | Programmable controller with backup capability | |
| EP1690186B1 (en) | Protective bus interface and method | |
| US5392424A (en) | Apparatus for detecting parity errors among asynchronous digital signals | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| JP2013235300A (ja) | 安全信号処理システム | |
| JP2009003862A (ja) | 複数コンポーネントシステム | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JP2000347706A (ja) | プラント制御装置 | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| JP3794088B2 (ja) | プロセス入出力装置 | |
| GB2146810A (en) | Achieving redundancy in a distributed process control system | |
| KR100202398B1 (ko) | 이중화구조를 갖는 종합정보통신망 디바이스 제어계 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| EP0577431B1 (en) | Method of resetting coupled modules and a system using the method | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPH1011102A (ja) | 二重化方式 | |
| JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JPS6321217B2 (ja) | ||
| JP3976958B2 (ja) | 複数のマスタデバイスを有する冗長化装置及びバス制御権切り換え方法 | |
| JPS62103756A (ja) | 複合計算機システム | |
| JPH0830477A (ja) | 二重化制御システムのデータ等値化方法 | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPH06187184A (ja) | ２重系システムの入出力制御装置 |