JPH05108503A - 停電処理方式 - Google Patents
停電処理方式Info
- Publication number
- JPH05108503A JPH05108503A JP3167355A JP16735591A JPH05108503A JP H05108503 A JPH05108503 A JP H05108503A JP 3167355 A JP3167355 A JP 3167355A JP 16735591 A JP16735591 A JP 16735591A JP H05108503 A JPH05108503 A JP H05108503A
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- cpu
- power
- circuit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000011084 recovery Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 この発明は、停電期間が非常に短い瞬時停電
や、ノイズ等の外乱による停電検出回路５の誤動作によ
ってＣＰＵ１が停電を検知しても制御回路は正常な動作
を継続し、かつ通常の停電によりＣＰＵの動作が停止し
た場合も停電回復時には正しい動作シーケンスにより制
御回路を動作させることを目的とする。 【構成】 本発明は、ＣＰＵの入力端子を一つ増加させ
るのみで瞬時停電やノイズによる停電信号の変化と、通
常の停電とを判別し、瞬時停電やノイズによる停電信号
の一瞬の変化にはデータの待避の処理を行い、瞬時停電
の場合はそのままプログラムを継続させて動作させ、通
常の停電の場合は停電回復時には規定のシーケンス通り
に制御回路を制御する様に構成された停電処理方式であ
る。
や、ノイズ等の外乱による停電検出回路５の誤動作によ
ってＣＰＵ１が停電を検知しても制御回路は正常な動作
を継続し、かつ通常の停電によりＣＰＵの動作が停止し
た場合も停電回復時には正しい動作シーケンスにより制
御回路を動作させることを目的とする。 【構成】 本発明は、ＣＰＵの入力端子を一つ増加させ
るのみで瞬時停電やノイズによる停電信号の変化と、通
常の停電とを判別し、瞬時停電やノイズによる停電信号
の一瞬の変化にはデータの待避の処理を行い、瞬時停電
の場合はそのままプログラムを継続させて動作させ、通
常の停電の場合は停電回復時には規定のシーケンス通り
に制御回路を制御する様に構成された停電処理方式であ
る。
Description
【０００１】
【産業上の利用分野】本発明は落雷，高負荷モータの起
動等による瞬時の電源電圧の低下（以下、瞬時停電とい
う）と長時間の電源電圧低下（以下、停電という）とを
判別し、マイクロコンピュータのデータの破壊を防止
し、制御回路の誤動作を未然に防ぐことを目的とした停
電処理方式に関するものである。
動等による瞬時の電源電圧の低下（以下、瞬時停電とい
う）と長時間の電源電圧低下（以下、停電という）とを
判別し、マイクロコンピュータのデータの破壊を防止
し、制御回路の誤動作を未然に防ぐことを目的とした停
電処理方式に関するものである。
【０００２】
【従来の技術】一般にマイクロコンピュータ（以下、Ｃ
ＰＵという）を用いた制御回路において、停電が起こっ
た場合は、電源回復時に必要なデータをメモリ上に保存
し、電源回復時にはＣＰＵがそれらのデータをもとに制
御回路を規定のシーケンス通り動作させるように停電処
理回路を設けることが通常となっている。
ＰＵという）を用いた制御回路において、停電が起こっ
た場合は、電源回復時に必要なデータをメモリ上に保存
し、電源回復時にはＣＰＵがそれらのデータをもとに制
御回路を規定のシーケンス通り動作させるように停電処
理回路を設けることが通常となっている。
【０００３】従来、この停電処理回路は図３に一例を示
すように、停電時には商用電源の低下を検出する停電検
出回路５からの停電信号を、「Ｈ」レベルから「Ｌ」レ
ベルへの変化を検知できるＣＰＵ１の入力端子６に入力
する構成となっていた。通常、商用電源が停電してから
直流電源回路４の出力電圧がＣＰＵ１の動作電圧以下に
低下するまでに数十［ｍｓ］程度の時間がある。停電が
起こると停電検出回路５が停電を検知し、ＣＰＵ１の入
力端子６に停電検知信号が入力される。するとＣＰＵ１
は現在実行中のプログラムを中断し、停電回復時に必要
なデータをメモリ２に書き込み、そのデータが変化しな
い様、自身の動作を停止せしめることをこの時間内に行
う。一方、停電回復時にはリセット回路８からのリセッ
ト信号がＣＰＵ１のリセット端子９に入力されるためＣ
ＰＵ１は動作を開始する。これらの一連の動作を図４及
び図５により説明する。
すように、停電時には商用電源の低下を検出する停電検
出回路５からの停電信号を、「Ｈ」レベルから「Ｌ」レ
ベルへの変化を検知できるＣＰＵ１の入力端子６に入力
する構成となっていた。通常、商用電源が停電してから
直流電源回路４の出力電圧がＣＰＵ１の動作電圧以下に
低下するまでに数十［ｍｓ］程度の時間がある。停電が
起こると停電検出回路５が停電を検知し、ＣＰＵ１の入
力端子６に停電検知信号が入力される。するとＣＰＵ１
は現在実行中のプログラムを中断し、停電回復時に必要
なデータをメモリ２に書き込み、そのデータが変化しな
い様、自身の動作を停止せしめることをこの時間内に行
う。一方、停電回復時にはリセット回路８からのリセッ
ト信号がＣＰＵ１のリセット端子９に入力されるためＣ
ＰＵ１は動作を開始する。これらの一連の動作を図４及
び図５により説明する。
【０００４】図４は、従来の停電処理回路を用いた場合
の動作タイミングを示すタイミング図、図５はＣＰＵの
動作フローチャート図である。図４に示すように、停電
が起こると停電検出回路５の停電信号は「Ｈ」レベルか
ら「Ｌ」レベルに変化する。この変化が入力端子６に入
力されるとＣＰＵ１は直ちに現在実行中のプログラムを
中断し、停電回復時に必要なデータをメモリ２に書き込
み、自身の動作を停止せしめる。その後、停電が継続し
た場合は、直流電源回路４の出力電圧がＣＰＵ１の動作
電圧以下まで低下する。一方、停電回復時には、直流電
源回路４の出力電圧がＣＰＵ１の動作電圧以下になり、
その後、数十ｍｓ遅れてリセット回路８が動作し、
「Ｌ」レベルから「Ｈ」レベルへ変化するリセット信号
８をＣＰＵ１のリセット入力端子９に入力する。リセッ
ト入力端子にリセット信号が入力されるとＣＰＵ１は動
作を開始し、バックアップ回路３により保持されている
メモリ２のデータをもとに規定のシーケンスに従い、制
御回路を動作せしめるようになっている。
の動作タイミングを示すタイミング図、図５はＣＰＵの
動作フローチャート図である。図４に示すように、停電
が起こると停電検出回路５の停電信号は「Ｈ」レベルか
ら「Ｌ」レベルに変化する。この変化が入力端子６に入
力されるとＣＰＵ１は直ちに現在実行中のプログラムを
中断し、停電回復時に必要なデータをメモリ２に書き込
み、自身の動作を停止せしめる。その後、停電が継続し
た場合は、直流電源回路４の出力電圧がＣＰＵ１の動作
電圧以下まで低下する。一方、停電回復時には、直流電
源回路４の出力電圧がＣＰＵ１の動作電圧以下になり、
その後、数十ｍｓ遅れてリセット回路８が動作し、
「Ｌ」レベルから「Ｈ」レベルへ変化するリセット信号
８をＣＰＵ１のリセット入力端子９に入力する。リセッ
ト入力端子にリセット信号が入力されるとＣＰＵ１は動
作を開始し、バックアップ回路３により保持されている
メモリ２のデータをもとに規定のシーケンスに従い、制
御回路を動作せしめるようになっている。
【０００５】また、図示しないが、実開昭６０−２５０
０２号公報に見られるように、電源電圧が低下する時間
Ｔ1 とＣＰＵが停電処理に必要な時間Ｔ2 とを計数可能
なタイマーなどを用いて、ＣＰＵが瞬断か否か判断し、
瞬断の場合は元の処理を継続し、一定時間経過後も停電
信号が存在していれば瞬時停電ではなく停電であったと
判断し停電処理を行うように構成された制御装置もあ
る。
０２号公報に見られるように、電源電圧が低下する時間
Ｔ1 とＣＰＵが停電処理に必要な時間Ｔ2 とを計数可能
なタイマーなどを用いて、ＣＰＵが瞬断か否か判断し、
瞬断の場合は元の処理を継続し、一定時間経過後も停電
信号が存在していれば瞬時停電ではなく停電であったと
判断し停電処理を行うように構成された制御装置もあ
る。
【０００６】さらに、図示しないが、特開昭５８−１０
１３４８公報に見られるように、強制割込みが発生した
ときに割込み要因を調べて割り込み処理を行うか否かを
判定し、割込み要因が不明の場合は無処理で元のルーチ
ンへ戻り、雑音などの影響を最小限にとどめることを目
的とした強制割込処理方式もある。
１３４８公報に見られるように、強制割込みが発生した
ときに割込み要因を調べて割り込み処理を行うか否かを
判定し、割込み要因が不明の場合は無処理で元のルーチ
ンへ戻り、雑音などの影響を最小限にとどめることを目
的とした強制割込処理方式もある。
【０００７】
【考案が解決しようとする課題】しかしながら、図３に
示した従来の停電処理回路では、図５のフローチャート
のように、停電が停電検出回路５によって検出され直流
電源電圧がＣＰＵ１の動作電圧以下に低下するまで継続
すればよいが、停電が非常に短時間であったり、ノイズ
等の外乱により停電信号が瞬間的に「Ｈ」から「Ｌ」に
変化した場合には、ＣＰＵ１は必要なデータをメモリに
書き込み、自身の動作を停止するにもかかわらず直流電
源回路４の出力電圧が低下しない。このため電源電圧回
復時にしか動作しないリセット回路８が動作せず、リセ
ット入力端子９にリセット信号が入力されない。したが
って制御回路は停止したまま、全く動作しないという致
命的な欠点があった。
示した従来の停電処理回路では、図５のフローチャート
のように、停電が停電検出回路５によって検出され直流
電源電圧がＣＰＵ１の動作電圧以下に低下するまで継続
すればよいが、停電が非常に短時間であったり、ノイズ
等の外乱により停電信号が瞬間的に「Ｈ」から「Ｌ」に
変化した場合には、ＣＰＵ１は必要なデータをメモリに
書き込み、自身の動作を停止するにもかかわらず直流電
源回路４の出力電圧が低下しない。このため電源電圧回
復時にしか動作しないリセット回路８が動作せず、リセ
ット入力端子９にリセット信号が入力されない。したが
って制御回路は停止したまま、全く動作しないという致
命的な欠点があった。
【０００８】また、実開昭６０−２５００２号公報に示
されるような停電処理を行う制御装置では、通常、商用
電源の停電が発生してからＣＰＵの作動電源である直流
電源回路の電源電圧が、ＣＰＵの動作電圧の下限まで低
下するまでの時間（これをＴ1 とする。）は数１０［ｍ
ｓ］であり、かつ制御装置の負荷の状態などにより大き
く変動する場合がある。従って、タイマー時間Ｔの設定
は、この電源電圧が低下する時間Ｔ1 とＣＰＵが停電処
理に必要な時間（これをＴ2 とする。）の和よりも短く
しなければならない。すなわち、Ｔ＜Ｔ1 ＋Ｔ2 が必要
条件にとなる。ところで、前述のようにＴ1 は大きく変
動するため、タイマー時間の設定によってはこの条件を
満足することができない場合が発生し、正常な停電処理
ができない可能性がある。すなわち、停電が瞬時停電か
通常の停電かを判断するのにタイマー時間を用いる方式
のものは、瞬時停電がタイマー時間より十分短い場合は
よいが、これ以外の場合は正常な停電処理ができず、停
電回復時に正しい制御が保証されないという致命的な欠
点を有していた。
されるような停電処理を行う制御装置では、通常、商用
電源の停電が発生してからＣＰＵの作動電源である直流
電源回路の電源電圧が、ＣＰＵの動作電圧の下限まで低
下するまでの時間（これをＴ1 とする。）は数１０［ｍ
ｓ］であり、かつ制御装置の負荷の状態などにより大き
く変動する場合がある。従って、タイマー時間Ｔの設定
は、この電源電圧が低下する時間Ｔ1 とＣＰＵが停電処
理に必要な時間（これをＴ2 とする。）の和よりも短く
しなければならない。すなわち、Ｔ＜Ｔ1 ＋Ｔ2 が必要
条件にとなる。ところで、前述のようにＴ1 は大きく変
動するため、タイマー時間の設定によってはこの条件を
満足することができない場合が発生し、正常な停電処理
ができない可能性がある。すなわち、停電が瞬時停電か
通常の停電かを判断するのにタイマー時間を用いる方式
のものは、瞬時停電がタイマー時間より十分短い場合は
よいが、これ以外の場合は正常な停電処理ができず、停
電回復時に正しい制御が保証されないという致命的な欠
点を有していた。
【０００９】また、特開昭５８−１０１３４８公報に示
されるような強制割込処理方式では、電源断による割込
み発生時データをバッテリーサポートされたＲＡＭメモ
リ上に写すという処理は可能であっても停電回復時の処
理に対しては何ら考慮されていない。すなわち、電源断
による強制割込み発生時に電源断であることを認識して
バックアップされたメモリ上にデータを退避させた後、
メインルーチンへ戻り元のプログラムを実行するのであ
れば当然通常使用するＲＡＭ内のデータとバックアップ
されたＲＡＭ内のデータは違うものとならざるを得な
い。従って、通常停電回復後にはバックアップされたＲ
ＡＭ内のデータを使用し、プログラムを実行するようプ
ログラムされていると考えると、停電時には次の流れで
プログラムは実行される。 (1) 停電（割込み発生）→(2) データ退避（割込み処
理）→(3) 元のメインルーチン実行→(4) ＭＰＵ（ＣＰ
Ｕ）停止→(5) 電源回復→(6) バックアップされたＲＡ
Ｍ内のデータを使用してメインルーチン実行となる。従
って、前記(3) 番目の元のメインルーチン実行時におけ
るデータは失われることになり、電源回復時点では前記
(3) 番目元のメインルーチン実行前の時点のデータによ
りメインルーチンを実行することになるため、正常に停
電バックアップできないという問題点があった。
されるような強制割込処理方式では、電源断による割込
み発生時データをバッテリーサポートされたＲＡＭメモ
リ上に写すという処理は可能であっても停電回復時の処
理に対しては何ら考慮されていない。すなわち、電源断
による強制割込み発生時に電源断であることを認識して
バックアップされたメモリ上にデータを退避させた後、
メインルーチンへ戻り元のプログラムを実行するのであ
れば当然通常使用するＲＡＭ内のデータとバックアップ
されたＲＡＭ内のデータは違うものとならざるを得な
い。従って、通常停電回復後にはバックアップされたＲ
ＡＭ内のデータを使用し、プログラムを実行するようプ
ログラムされていると考えると、停電時には次の流れで
プログラムは実行される。 (1) 停電（割込み発生）→(2) データ退避（割込み処
理）→(3) 元のメインルーチン実行→(4) ＭＰＵ（ＣＰ
Ｕ）停止→(5) 電源回復→(6) バックアップされたＲＡ
Ｍ内のデータを使用してメインルーチン実行となる。従
って、前記(3) 番目の元のメインルーチン実行時におけ
るデータは失われることになり、電源回復時点では前記
(3) 番目元のメインルーチン実行前の時点のデータによ
りメインルーチンを実行することになるため、正常に停
電バックアップできないという問題点があった。
【００１０】
【課題を解決するための手段】本発明はこれらの問題点
を解決するもので、ＣＰＵの入力端子を一つ増加させる
のみで瞬時停電やノイズによる停電信号の変化と、通常
の停電とを停電処理プログラム内で判別し、瞬時停電の
場合はそのまま通常の処理プログラムに戻り制御回路を
継続させて動作させ、通常の停電の場合は停電回復時に
規定のシーケンス通りに制御回路を動作せしめる様に構
成された停電処理方式を提供するものである。すなわ
ち、本発明は、電気信号の「Ｈ」レベルから「Ｌ」レベ
ルへの変化を検知できる入力端子６と、電気信号の
「Ｈ」レベルか「Ｌ」レベルかを検知できる入力端子７
と、リセット端子９とを具備した比較判断機能を有し、
商用電源の停電を検出した後プログラムは停止せずに、
停電回復を入力する停電処理プログラムを実行するよう
にしたＣＰＵ１と、該ＣＰＵ１のデータを記憶するメモ
リ２と、停電時にメモリ２の内容を保持するためのバッ
クアップ回路３と、商用電源の停電を検出し、入力端子
６、７へ信号を発する停電検出回路５と、停電回復時に
ＣＰＵ１の動作を開始せしめるべくＣＰＵ１のリセット
端子９にリセット信号を発するリセット回路８およびこ
れらの回路に電圧，電流を供給する直流電源回路４より
構成されており、停電による停電信号が入力端子６に入
力された場合に、直ちに停電処理（データの退避の処
理）を行い、その停電処理プログラム内で電源回復をす
るか否かを別の入力端子７によりＣＰＵ１で監視し、瞬
時停電の場合はそのまま通常の処理プログラムを継続さ
せて動作させ、通常の停電の場合は停電前の仕事の内容
をメモリ２にて保持し、停電回復時に保持した仕事の内
容に従って制御回路を規定のシーケンス通り動作せしめ
るべく構成された停電処理方式である。
を解決するもので、ＣＰＵの入力端子を一つ増加させる
のみで瞬時停電やノイズによる停電信号の変化と、通常
の停電とを停電処理プログラム内で判別し、瞬時停電の
場合はそのまま通常の処理プログラムに戻り制御回路を
継続させて動作させ、通常の停電の場合は停電回復時に
規定のシーケンス通りに制御回路を動作せしめる様に構
成された停電処理方式を提供するものである。すなわ
ち、本発明は、電気信号の「Ｈ」レベルから「Ｌ」レベ
ルへの変化を検知できる入力端子６と、電気信号の
「Ｈ」レベルか「Ｌ」レベルかを検知できる入力端子７
と、リセット端子９とを具備した比較判断機能を有し、
商用電源の停電を検出した後プログラムは停止せずに、
停電回復を入力する停電処理プログラムを実行するよう
にしたＣＰＵ１と、該ＣＰＵ１のデータを記憶するメモ
リ２と、停電時にメモリ２の内容を保持するためのバッ
クアップ回路３と、商用電源の停電を検出し、入力端子
６、７へ信号を発する停電検出回路５と、停電回復時に
ＣＰＵ１の動作を開始せしめるべくＣＰＵ１のリセット
端子９にリセット信号を発するリセット回路８およびこ
れらの回路に電圧，電流を供給する直流電源回路４より
構成されており、停電による停電信号が入力端子６に入
力された場合に、直ちに停電処理（データの退避の処
理）を行い、その停電処理プログラム内で電源回復をす
るか否かを別の入力端子７によりＣＰＵ１で監視し、瞬
時停電の場合はそのまま通常の処理プログラムを継続さ
せて動作させ、通常の停電の場合は停電前の仕事の内容
をメモリ２にて保持し、停電回復時に保持した仕事の内
容に従って制御回路を規定のシーケンス通り動作せしめ
るべく構成された停電処理方式である。
【００１１】
【実施例】本発明の実施例を図１及び図２により説明す
る。停電検出回路５の出力は、ＣＰＵ１の「Ｈ」レベル
から「Ｌ」レベルへの変化を検出できる入力端子６と、
「Ｈ」か「Ｌ」かのレベルを検出できる入力端子７とに
接続されており、停電が起こると、ＣＰＵ１は、入力端
子６に入力されている停電検出回路５の出力である停電
信号の「Ｈ」→「Ｌ」の変化を検出することによって、
停電がおきたことを認識し、直ちに現在実行中のプログ
ラムを中断し、停電回復時に必要なデータをメモリ２に
書き込み、その後入力端子７に入力されている停電信号
のレベルを監視する。つまり、図２の動作フローチャー
ト図に示すように、所定のデータをメモリ２に書き込ん
だ後、停電信号が「Ｈ」レベルか「Ｌ」レベルかをチェ
ックすることにより停電が非常に短時間で回復したかど
うかを判別することが可能となる。入力端子７に入力さ
れている停電信号レベルが「Ｈ」レベルであった場合に
はＣＰＵ１は停電が非常に短時間であったと判断し、中
断していたプログラムを再開し、通常の制御回路の制御
を続ける。また停電信号レベルが「Ｌ」レベルのままで
あった場合は、そのまま停電信号のレベルの監視を続
け、停電信号が「Ｌ」レベルのまま直流電源回路４の出
力電圧がＣＰＵ１の動作電圧以下に低下した場合は、Ｃ
ＰＵ１の動作が停止する。停電回復時にはリセット回路
８からのリセット信号によりＣＰＵ１は動作を再開し、
バックアップ回路３により保持されているメモリ２のデ
ータをもとに制御回路を規定のシーケンス通りに制御す
る。
る。停電検出回路５の出力は、ＣＰＵ１の「Ｈ」レベル
から「Ｌ」レベルへの変化を検出できる入力端子６と、
「Ｈ」か「Ｌ」かのレベルを検出できる入力端子７とに
接続されており、停電が起こると、ＣＰＵ１は、入力端
子６に入力されている停電検出回路５の出力である停電
信号の「Ｈ」→「Ｌ」の変化を検出することによって、
停電がおきたことを認識し、直ちに現在実行中のプログ
ラムを中断し、停電回復時に必要なデータをメモリ２に
書き込み、その後入力端子７に入力されている停電信号
のレベルを監視する。つまり、図２の動作フローチャー
ト図に示すように、所定のデータをメモリ２に書き込ん
だ後、停電信号が「Ｈ」レベルか「Ｌ」レベルかをチェ
ックすることにより停電が非常に短時間で回復したかど
うかを判別することが可能となる。入力端子７に入力さ
れている停電信号レベルが「Ｈ」レベルであった場合に
はＣＰＵ１は停電が非常に短時間であったと判断し、中
断していたプログラムを再開し、通常の制御回路の制御
を続ける。また停電信号レベルが「Ｌ」レベルのままで
あった場合は、そのまま停電信号のレベルの監視を続
け、停電信号が「Ｌ」レベルのまま直流電源回路４の出
力電圧がＣＰＵ１の動作電圧以下に低下した場合は、Ｃ
ＰＵ１の動作が停止する。停電回復時にはリセット回路
８からのリセット信号によりＣＰＵ１は動作を再開し、
バックアップ回路３により保持されているメモリ２のデ
ータをもとに制御回路を規定のシーケンス通りに制御す
る。
【００１２】
【発明の効果】以上の説明から容易に理解されるよう
に、本発明は停電期間が非常に短い瞬時停電や、ノイズ
等の外乱による停電検出回路５の誤動作によってＣＰＵ
１が停電を検知しても制御回路は正常な動作を継続し、
かつ通常の停電によりＣＰＵの動作が停止した場合も停
電回復時には正しい動作シーケンスにより制御回路を動
作させるという信頼性の高い停電処理方式が得られる。
に、本発明は停電期間が非常に短い瞬時停電や、ノイズ
等の外乱による停電検出回路５の誤動作によってＣＰＵ
１が停電を検知しても制御回路は正常な動作を継続し、
かつ通常の停電によりＣＰＵの動作が停止した場合も停
電回復時には正しい動作シーケンスにより制御回路を動
作させるという信頼性の高い停電処理方式が得られる。
【図１】 本発明の停電処理回路のブロック図。
【図２】 本発明の停電処理回路を用いた場合の動作フ
ローチャート図。
ローチャート図。
【図３】 従来の停電処理回路のブロック図。
【図４】 従来の停電処理回路を用いた場合の動作タイ
ミング図。
ミング図。
【図５】 従来の停電処理回路を用いた場合の動作フロ
ーチャート図。
ーチャート図。
１ ＣＰＵ。 ２ メモ
リ。 ３ バツクアップ回路。 ４ 直流電
源回路。 ５停電検出回路。 ６ 入力端
子。 ７ 入力端子。 ８ リセッ
ト回路。 ９ 入力端子。
リ。 ３ バツクアップ回路。 ４ 直流電
源回路。 ５停電検出回路。 ６ 入力端
子。 ７ 入力端子。 ８ リセッ
ト回路。 ９ 入力端子。
Claims (1)
- 【請求項１】 電気信号の「Ｈ」レベルから「Ｌ」レベ
ルへの変化を検知できる入力端子６と、電気信号の
「Ｈ」レベルか「Ｌ」レベルかを検知できる入力端子７
と、リセット端子９とを具備した比較判断機能を有し、
商用電源の停電を検出した後プログラムは停止せずに、
停電回復を入力する停電処理プログラムを実行するよう
にしたＣＰＵ１と、該ＣＰＵ１のデータを記憶するメモ
リ２と、停電時にメモリ２の内容を保持するためのバッ
クアップ回路３と、商用電源の停電を検出し、入力端子
６、７へ信号を発する停電検出回路５と、停電回復時に
ＣＰＵ１の動作を開始せしめるべくＣＰＵ１のリセット
端子９にリセット信号を発するリセット回路８およびこ
れらの回路に電圧，電流を供給する直流電源回路４より
構成されており、停電による停電信号が入力端子６に入
力された場合に、直ちに停電処理（データの退避の処
理）を行い、その停電処理プログラム内で電源回復をす
るか否かを別の入力端子７によりＣＰＵ１で監視し、瞬
時停電の場合はそのまま通常の処理プログラムを継続さ
せて動作させ、通常の停電の場合は停電前の仕事の内容
をメモリ２にて保持し、停電回復時に保持した仕事の内
容に従って制御回路を規定のシーケンス通り動作せしめ
るべく構成された停電処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167355A JPH06103480B2 (ja) | 1991-04-26 | 1991-04-26 | 停電処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167355A JPH06103480B2 (ja) | 1991-04-26 | 1991-04-26 | 停電処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05108503A true JPH05108503A (ja) | 1993-04-30 |
| JPH06103480B2 JPH06103480B2 (ja) | 1994-12-14 |
Family
ID=15848188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167355A Expired - Lifetime JPH06103480B2 (ja) | 1991-04-26 | 1991-04-26 | 停電処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103480B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882903B2 (en) | 2003-03-07 | 2005-04-19 | Orion Electric Company Ltd. | Electric device |
| JP2008052440A (ja) * | 2006-08-23 | 2008-03-06 | Toyota Motor Corp | データ保持装置 |
| AU2015250193B2 (en) * | 2014-04-25 | 2017-01-12 | Siemens Healthcare Diagnostics Inc. | Sample collection unit |
-
1991
- 1991-04-26 JP JP3167355A patent/JPH06103480B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882903B2 (en) | 2003-03-07 | 2005-04-19 | Orion Electric Company Ltd. | Electric device |
| JP2008052440A (ja) * | 2006-08-23 | 2008-03-06 | Toyota Motor Corp | データ保持装置 |
| AU2015250193B2 (en) * | 2014-04-25 | 2017-01-12 | Siemens Healthcare Diagnostics Inc. | Sample collection unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103480B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827149A (en) | Operation halting circuit | |
| CN107197380A (zh) | 智能电视及其欠压保护容错方法 | |
| JP7063692B2 (ja) | ウォッチドッグタイマ監視システム | |
| JPH05108503A (ja) | 停電処理方式 | |
| CN112269463A (zh) | 一种掉电保护电路、方法及电能表 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| WO2023185016A1 (zh) | 一种存储阵列的供电方法、装置及服务器 | |
| JPS6230442B2 (ja) | ||
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JP2556442B2 (ja) | 電源監視装置 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS589525A (ja) | 直流電源装置 | |
| JP2982294B2 (ja) | プログラマブルコントローラの瞬時停電時間検出方法 | |
| JPH05108389A (ja) | 無停止型コンピユータにおける電源切断／投入シーケンスの試験方法 | |
| JPH09274524A (ja) | 自動復電方式 | |
| CN120928272A (zh) | 电能表的上下电检测方法、系统和电子设备 | |
| JPS63103311A (ja) | マイクロコンピユ−タシステムの停電時の処理方法 | |
| JPH02264317A (ja) | データ処理装置 | |
| JPH04291610A (ja) | マイクロコンピュータのリセット回路 | |
| JPH1027041A (ja) | リセット機能付き制御装置 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPS61114323A (ja) | 情報処理装置の電源異常処理方法 | |
| JPH02275515A (ja) | 電子機器及びバックアップ電圧監視方法 |