JPH0510911B2 - - Google Patents

Info

Publication number
JPH0510911B2
JPH0510911B2 JP60014730A JP1473085A JPH0510911B2 JP H0510911 B2 JPH0510911 B2 JP H0510911B2 JP 60014730 A JP60014730 A JP 60014730A JP 1473085 A JP1473085 A JP 1473085A JP H0510911 B2 JPH0510911 B2 JP H0510911B2
Authority
JP
Japan
Prior art keywords
output
switching element
stage switch
drive stage
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60014730A
Other languages
Japanese (ja)
Other versions
JPS61173678A (en
Inventor
Hiroshi Minami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP60014730A priority Critical patent/JPS61173678A/en
Publication of JPS61173678A publication Critical patent/JPS61173678A/en
Publication of JPH0510911B2 publication Critical patent/JPH0510911B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、他励振直列形直流交流インバータに
係り、特に直流電圧を入力して交流電圧を発生さ
せる直流交流インバータの内、他励振直列形にお
ける出力スイツチング素子の同時点弧による損失
を防止して効率改善を図つた他励振直列形直流交
流インバータに関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a separately excited series type DC/AC inverter, and particularly to a separately excited series type DC/AC inverter that generates an AC voltage by inputting a DC voltage. The present invention relates to a separately excited series type DC/AC inverter that improves efficiency by preventing losses due to simultaneous firing of output switching elements in a device.

〈従来の技術〉 以下、図面によりこの種の従来の技術を説明す
る。第3図は従来の技術である他励振直列形直流
交流インバータの概要を示すブロツク線図、第4
図は第3図のタイムチヤートである。
<Prior Art> This type of conventional technology will be explained below with reference to the drawings. Figure 3 is a block diagram showing an overview of a conventional separately excited series type DC/AC inverter.
The figure is the time chart of Figure 3.

以下、第3図及び第4図について説明する。 Below, FIGS. 3 and 4 will be explained.

1a,1b,1c(以下1とする)は、他励振
形の1つの出力段(ここではU相の詳細を示す
が、他の相の回路構成も同様なので省略する)で
ある。2は、発振回路である。この発振回路2
は、例えば第4図に示すような反転信号を出力
する。その構成は、反転端子に基準電圧が接続さ
れ非反転端子に比較電圧が接続された比較器Q1
から成るが、これに限定されない。3は、例えば
ベースが抵抗を介して発振回路2に接続され、エ
ミツタが共に共通電位に接続される第1駆動段ス
イツチ要素31としてのドライバトランジスタ
(npnトランジスタTr3)と第2駆動段スイツチ要
素32としてのドライバトランジスタ(pnpトラ
ンジスタTr4)から成る駆動段である。4は、例
えば駆動段3の第1駆動段スイツチ要素31のコ
レクタが抵抗を介してベースに接続され、エミツ
タに直流電源+VCCが接続された出力トランジス
タである(pnpトランジスタTr5で構成)第1の
交流出力用スイツチング素子(以下、第1スイツ
チング素子という)である。5は、例えば駆動段
3の第2駆動段スイツチ要素32のコレクタが抵
抗を介してベースに接続され、エミツタに直流電
源−VEEが接続された出力トランジスタである
(npnトランジスタTr6で構成)第2の交流出力用
スイツチング素子(以下、第2スイツチング素子
という)である。この第1スイツチング素子4及
び第2スイツチング素子5はコレクタが互いに接
続され、この接続点からU相の交流電圧が出力す
る。
1a, 1b, and 1c (hereinafter referred to as 1) are one output stage of separately excited type (details of the U phase are shown here, but the circuit configurations of the other phases are also the same, so they are omitted). 2 is an oscillation circuit. This oscillation circuit 2
outputs an inverted signal as shown in FIG. 4, for example. Its configuration consists of a comparator Q 1 with a reference voltage connected to its inverting terminal and a comparison voltage connected to its non-inverting terminal.
It consists of, but is not limited to. 3 is a driver transistor (npn transistor Tr 3 ) as a first drive stage switch element 31 whose base is connected to the oscillation circuit 2 via a resistor and whose emitters are both connected to a common potential, and a second drive stage switch element. The drive stage consists of a driver transistor (pnp transistor Tr 4 ) as 32. 4 is an output transistor (composed of a pnp transistor Tr 5 ) whose collector is connected to the base via a resistor and whose emitter is connected to the DC power supply +V CC of the first drive stage switch element 31 of the drive stage 3, for example. This is a switching element for alternating current output (hereinafter referred to as a first switching element). 5 is an output transistor (consisting of an npn transistor Tr 6 ) whose collector is connected to the base of the second drive stage switch element 32 of the drive stage 3 via a resistor, and whose emitter is connected to the DC power supply -V EE . This is a second AC output switching element (hereinafter referred to as a second switching element). The collectors of the first switching element 4 and the second switching element 5 are connected to each other, and a U-phase AC voltage is output from this connection point.

第3図において駆動段3は、発振回路2から第
4図のような反転信号を入力すると、同図,
のような駆動出力を第1スイツチング素子4及
び第2スイツチング素子5に出力する。第1スイ
ツチング素子4及び第2スイツチイング素子5
は、第4図,図に示すように交互にON−
OFFの点弧動作を行ない、直列接続された接続
点から同図に示すような交流電圧を出力する。
In FIG. 3, when the drive stage 3 receives an inverted signal as shown in FIG. 4 from the oscillation circuit 2,
A drive output such as the following is output to the first switching element 4 and the second switching element 5. First switching element 4 and second switching element 5
are alternately turned on and off as shown in Figure 4.
It performs an OFF ignition operation and outputs an AC voltage as shown in the figure from the series-connected connection points.

ところで、第1スイツチング素子4及び第2ス
イツチング素子5は、駆動信号が0となつても直
にOFF状態とはなり得ず、接合部の電荷が消失
するまでの間(一般にTstg,Toffという)は電
流が流れ続けるので、第4図,に示すように
両交流出力用スイツチング素子(以下、スイツチ
ング素子という)が同時にON状態の時間τが発
生する。このため直流電源+VCC,−VEEは第1,
2スイツチング素子4,5により短絡されるた
め、第4図に示すような極めて大きな電流(貫
通電流)が流れる。この結果第1,2スイツチン
グ素子4,5は、破壊又は大きな損失が発生する
恐れがある。このことを防止する為に、この従来
の技術においては、第5図の休止期間設定による
一対のスイツチング素子の同時ON防止がほどこ
された場合のインバータの動作図(Aはスイツチ
ング素子の動作波形図及び休止期間δを示した
図。Bはこれによる出力波形図)に示すような、
スイツチング素子の入力に休止期間を設定し、一
対のスイツチ素子の同時点弧を防止するようにし
ていた。
By the way, the first switching element 4 and the second switching element 5 cannot turn off immediately even when the drive signal becomes 0, but remain in the OFF state until the electric charge at the junction disappears (generally referred to as Tstg and Toff). Since the current continues to flow, as shown in FIG. 4, there is a time τ during which both AC output switching elements (hereinafter referred to as switching elements) are simultaneously in the ON state. Therefore, the DC power supplies +V CC and -V EE are the first,
Since the two switching elements 4 and 5 are short-circuited, an extremely large current (through current) as shown in FIG. 4 flows. As a result, the first and second switching elements 4 and 5 may be destroyed or suffer a large loss. In order to prevent this, in this conventional technology, the operation diagram of the inverter when the simultaneous ON of a pair of switching elements is prevented by setting the idle period as shown in Fig. 5 (A is the operation waveform diagram of the switching elements) and the rest period δ.B is the output waveform diagram).
A pause period was set for the input of the switching elements to prevent the pair of switching elements from firing at the same time.

〈発明が解決しようとする問題点〉 しかしながら、この従来の他励振直列形直流イ
ンバータには、以下に述べる問題点がある。
<Problems to be Solved by the Invention> However, this conventional separately excited series DC inverter has the following problems.

Tstg,Toffは温度、負荷電流によって変動す
るため、どのような動作状態下においても両スイ
ツチング素子の同時ONを防止するためには、休
止期間を十分余裕あるものとしなければならず、
このことは逆に一般的な動作条件下では、休止期
間は同時ONを防止するに必要な時間幅より広く
なつてしまうという欠点となる。即ち、両スイツ
チング素子は同時にOFFとなつてしまう期間が
発生し、その期間負荷電流が流れなくなつてしま
う。これは、モータ等の負荷を駆動する交流電源
としては極めて不都合であることを意味する。
Since Tstg and Toff vary depending on temperature and load current, in order to prevent both switching elements from turning on at the same time under any operating conditions, the rest period must be sufficiently long.
On the other hand, this has the disadvantage that under normal operating conditions, the idle period becomes wider than the time width required to prevent simultaneous ON. That is, a period occurs in which both switching elements are turned off at the same time, and no load current flows during that period. This means that it is extremely inconvenient as an AC power source for driving a load such as a motor.

本発明はこの従来の技術の問題点に鑑みてなさ
れたものであつて、従来の他励振直列形直流イン
バータに両スイツチング素子の同時点弧を防止す
るインターロツク機能を付加し、動作条件の変化
にかかわらず常に両スイツチング素子の最適動作
を実現した他励振直列形直流インバータを提供す
ることを目的とする。
The present invention has been made in view of the problems of the conventional technology, and it adds an interlock function to the conventional separately excited series type DC inverter to prevent both switching elements from firing at the same time. The object of the present invention is to provide a separately excited series type DC inverter that always realizes optimal operation of both switching elements regardless of the switching elements.

〈問題点を解決するための手段〉 このような目的を達成するために、本発明は、
一定周期で交互に極が反転する信号を出力する発
振回路2、この発振回路の出力信号が入力端に印
加されていて交互にオンオフ動作する第1駆動段
スイツチ要素31及び第2駆動段スイツチ要素3
2、前記第1駆動段スイツチ要素31の出力で制
御される第1の交流出力用スイツチング素子4、
及び前記第2駆動段スイツチ32の出力で制御さ
れる第2の交流出力用スイツチング素子5からな
り前記第1の交流出力用スイツチング素子の一端
が正の直流電源、前記第2の交流出力用スイツチ
ング素子の一端が負の直流電源にそれぞれ接続さ
れ、前記第1の交流出力用スイツチング素子の他
端と前記第2の交流出力用スイツチング素子の他
端とが接続され、この接続端から交流電圧を得る
他励振直列形直流交流インバータにおいて、 非反転端子に共通電位が接続され、反転端子に
前記交流電圧が接続される反転比較器からなる検
出回路61と、 入力端子が共通接続されて前記検出回路の出力
端に接続し、出力端が夫々前記第1の駆動段スイ
ツチ要素及び前記第2駆動段スイツチ要素の入力
端に接続し、その動作が互いに逆動作する組み合
わせとされる第1及び第2のスイツチング要素
(Tr1,Tr2)から成り、前記検出回路の出力が正
の場合には前記第1のスイツチング要素をオンす
ることにより前記第1の交流出力用スイツチング
素子をオフ状態に保持し、前記検出回路の出力が
負の場合には、前記第2のスイツチング要素をオ
ンとすることにより、前記第2の交流出力用スイ
ツチング素子をオフ状態に保持して同時点弧を防
止する同時点弧防止回路62と、から成るインタ
ロツク回路6を設けたことを特徴としている。
<Means for solving the problems> In order to achieve such an object, the present invention has the following features:
An oscillation circuit 2 that outputs a signal whose polarity is alternately inverted at a constant period; a first drive stage switch element 31 and a second drive stage switch element to which the output signal of this oscillation circuit is applied to the input terminal and which alternately operate on and off. 3
2. a first AC output switching element 4 controlled by the output of the first drive stage switching element 31;
and a second AC output switching element 5 controlled by the output of the second drive stage switch 32, one end of the first AC output switching element being a positive DC power source, and the second AC output switching element One end of each element is connected to a negative DC power source, the other end of the first AC output switching element and the other end of the second AC output switching element are connected, and an AC voltage is applied from these connection ends. A separately excited series type DC/AC inverter to be obtained includes: a detection circuit 61 comprising an inverting comparator having a non-inverting terminal connected to a common potential and an inverting terminal connected to the AC voltage; and an input terminal commonly connected to the detection circuit 61. first and second drive stage switch elements whose output ends are connected to the input ends of the first drive stage switch element and the second drive stage switch element, respectively, and whose operations are opposite to each other. switching elements (Tr 1 , Tr 2 ), and when the output of the detection circuit is positive, turning on the first switching element keeps the first alternating current output switching element in the off state. , when the output of the detection circuit is negative, the second switching element is turned on to maintain the second AC output switching element in the off state to prevent simultaneous firing. The present invention is characterized in that an interlock circuit 6 consisting of an arc prevention circuit 62 and an arc prevention circuit 62 are provided.

〈作用〉 一対のスイツチング素子の前段に、一対のスイ
ツチング素子が同時に点弧することを防止するイ
ンタロツク回路を設けたことを構成上の特徴とす
る。そしてこのインタロツク回路は、第1スイツ
チング素子及び第2スイツチング素子の接続点か
らの出力である交流電圧が中点に復帰したことを
検出回路で検出し、この検出回路の検出値で一方
のスイツチング素子(例えば、第1スイツチング
素子)の入力がON状態からOFF状態に切り替わ
つた時に、この第1スイツチング素子が確実に
OFF状態となるまで他方のスイツチング素子
(例えば、第2スイツチング素子)をOFF状態に
同時点弧防止回路で保持し、前記一対のスイツチ
ング素子が同時に点弧することを防止する動作を
する。
<Operation> The structure is characterized in that an interlock circuit is provided in front of the pair of switching elements to prevent the pair of switching elements from firing at the same time. This interlock circuit uses a detection circuit to detect that the AC voltage, which is the output from the connection point of the first switching element and the second switching element, has returned to the midpoint, and uses the detection value of this detection circuit to switch one of the switching elements. When the input of the first switching element (for example, the first switching element) switches from the ON state to the OFF state, the first switching element
The other switching element (for example, the second switching element) is held in the OFF state by a simultaneous firing prevention circuit until the switching element becomes OFF, thereby preventing the pair of switching elements from firing at the same time.

さらにいえば、発信回路と駆動段の間に、(イ)交
流電圧をフイードバツク入力してこの交流電圧が
共通電位に対していずれの領域に入つているかを
検出してその反転出力を出力する検出回路と、(ロ)
駆動段の一対の第1駆動段スイツチ要素および第
2駆動段スイツチ要素間に配置されて、前記検出
回路からの検出値により互いに逆動作する組み合
わせとされる一対のスイツチング要素で構成した
同時点弧防止回路とから成るインタロツク回路を
設ける。そして、第1駆動段スイツチ要素の出力
で制御される第1スイツチング素子又は第2駆動
段スイツチ要素の出力で制御される第2スイツチ
ング素子のいずれか一方の入力がON状態から
OFF状態に切り替わつたときに、そのときのス
イツチング素子そのものがOFF状態となるまで
の間は他方をOFF状態に保持する。これによつ
て第1スイツチング素子と第2スイツチング素子
との同時点弧を防止するようにする。
Furthermore, between the oscillation circuit and the drive stage, (a) a detection method that inputs AC voltage as feedback, detects which region this AC voltage falls into with respect to the common potential, and outputs the inverted output; circuit and (b)
A simultaneous firing device comprising a pair of switching elements disposed between a pair of first drive stage switch elements and a second drive stage switch element, the combination of which operates in opposite directions depending on the detection value from the detection circuit. An interlock circuit consisting of a prevention circuit is provided. Then, the input of either the first switching element controlled by the output of the first drive stage switch element or the second switching element controlled by the output of the second drive stage switch element changes from the ON state.
When the switching element switches to the OFF state, the other switching element is held in the OFF state until the switching element itself becomes the OFF state. This prevents the first switching element and the second switching element from firing at the same time.

〈実施例〉 以下、本発明を図面に基づき詳細に説明する。
尚、以下の図面において第3図乃至第5図と重複
する部分は同一番号を付してその説明は省略す
る。第1図は本発明の具体的一実施例である他励
振直列形直流交流インバータの回路図である。
<Example> Hereinafter, the present invention will be described in detail based on the drawings.
In the following drawings, parts that overlap with those in FIGS. 3 to 5 are given the same numbers, and their explanations will be omitted. FIG. 1 is a circuit diagram of a separately excited series type DC/AC inverter which is a specific embodiment of the present invention.

6は、検出回路61と同時点弧防止回路62か
ら構成されるインタロツク回路である。検出回路
61は、反転比較器で構成することができる。こ
の反転比較器は、入出力が入力0で反転するよう
に、非反転端子に共通電位が接続され、反転端子
に交流電圧が接続され、共通電位に対しいずれの
領域にはいつてるかを検出してその反転出力をす
るように構成され、第1スイツチング素子4及び
第2スイツチング素子5の接続点(この点の出力
をとする)からの交流電圧が中点に復帰したこ
とを検出する。同時点弧防止回路62は、検出回
路61の検出値(この点の出力をとする)で第
1スイツチング素子4の入力がON状態からOFF
状態に切替わつた時に第1スイツチング素子4が
確実にOFF状態となるまで第2スイツチング素
子5をOFF状態に保持し、第1スイツチング素
子4と第2スイツチング素子5が同時に点弧する
ことを防止する回路であつて、例えばベースが抵
抗を介して検出回路61に接続され、コレクタが
駆動段3の第1,2駆動段スイツチ要素31,3
2の夫々のベースに接続され(この点の出力を
,とする)、エミツタが共に共通電位に接続
されて成る第1のスイツチング要素Tr1(以下、
npnトランジスタTr1という)と第2のスイツチ
ング要素Tr2(pnpトランジスタTr2という)から
構成される。
Reference numeral 6 denotes an interlock circuit composed of a detection circuit 61 and a simultaneous firing prevention circuit 62. The detection circuit 61 can be configured with an inverting comparator. This inverting comparator has a common potential connected to the non-inverting terminal and an AC voltage to the inverting terminal so that the input/output is inverted when the input is 0, and detects which region it is in with respect to the common potential. It detects that the AC voltage from the connection point between the first switching element 4 and the second switching element 5 (the output at this point is assumed to be the output from this point) has returned to the midpoint. The simultaneous firing prevention circuit 62 changes the input of the first switching element 4 from the ON state to the OFF state based on the detection value of the detection circuit 61 (assuming the output at this point).
When switching to the switching state, the second switching element 5 is held in the OFF state until the first switching element 4 is definitely in the OFF state, thereby preventing the first switching element 4 and the second switching element 5 from firing at the same time. For example, the base is connected to the detection circuit 61 via a resistor, and the collector is connected to the first and second drive stage switch elements 31 and 3 of the drive stage 3.
A first switching element Tr 1 (hereinafter referred to as
It consists of an npn transistor Tr 1 ) and a second switching element Tr 2 (pnp transistor Tr 2 ).

第2図に第1図のタイムチヤートを表わす。 FIG. 2 shows the time chart of FIG. 1.

今、例えば、発振回路2の出力が、負から正に
反転した時点(第2図a点参照)で、第2駆動
段スイツチ要素32及び第2スイツチング素子5
はOFFとなる(第2図参照)。しかしながら、
第2スイツチング素子5はTstg,Toffのため直
ちにOFF状態とならず(以下これをOFFタイム
λとして示す)、この第2スイツチング素子5に
はこのOFFタイムλ(第2図参照)中に電流が
流れ続ける。この為、点の電圧は負の状態を継
続する。従つて、検出回路61の出力は正を維
持し続け、npnトランジスタTr1はONとなつてお
り、第1駆動段スイツチ要素31と第1スイツチ
素子4がONとなることを防止している。
Now, for example, at the point in time when the output of the oscillation circuit 2 is inverted from negative to positive (see point a in FIG. 2), the second driving stage switching element 32 and the second switching element 5
becomes OFF (see Figure 2). however,
The second switching element 5 does not immediately turn off due to Tstg and Toff (hereinafter referred to as OFF time λ), and current flows through this second switching element 5 during this OFF time λ (see Figure 2). Keep flowing. Therefore, the voltage at the point continues to be negative. Therefore, the output of the detection circuit 61 continues to be positive, and the npn transistor Tr 1 is turned on, preventing the first drive stage switch element 31 and the first switch element 4 from turning on.

次に、第2スイツチング素子5の電流がOFF
タイムλ時間経過後に消失し、が中点に復帰す
る(第2図b点参照)と検出回路61の出力が
反転する(第2図参照)。故にnpnトランジス
タTr1がOFFとなり、発振回路2の出力がONな
ので第1駆動段スイツチ要素31と第1スイツチ
素子4はONとなり(第2図参照)、点の電
圧は急速に正となる。
Next, the current of the second switching element 5 is turned OFF.
It disappears after the time λ has elapsed, and returns to the midpoint (see point b in FIG. 2), and the output of the detection circuit 61 is inverted (see FIG. 2). Therefore, the npn transistor Tr 1 is turned off and the output of the oscillation circuit 2 is turned on, so the first drive stage switch element 31 and the first switch element 4 are turned on (see FIG. 2), and the voltage at the point quickly becomes positive.

同様の動作が、発振回路2の出力が正から負に
反転した場合にも行なわれる(この時点をc点及
びd点としOFFタイムをμとして表わす)。
A similar operation is performed when the output of the oscillation circuit 2 is reversed from positive to negative (these points are taken as points c and d, and the OFF time is expressed as μ).

尚、第1,2スイツチング素子4,5を制御し
ている第1,2駆動段スイツチ要素31,32
は、,の休止期間ρとξとして表わすよう
に、OFFになる時に逆バイアス入力が加えられ
る(スイツチング素子がONからOFFに反転する
スイツチングノイズ発生時にOFF側の駆動スイ
ツチング要素を逆バイアスすることは動作の安定
化に有効である為)。この休止期間ρとξは、ス
イツチング素子のON状態を検出し、自動的に作
り出されたものである。
Note that the first and second drive stage switching elements 31 and 32 controlling the first and second switching elements 4 and 5
When the switching element turns OFF, a reverse bias input is applied, as expressed as the rest period ρ and ξ. is effective for stabilizing operation). The pause periods ρ and ξ are automatically created by detecting the ON state of the switching element.

以上の動作の繰返しによつて、出力波形はに
示すように従来の技術の欠点を解決した理想的な
交流波形を得ることができる。
By repeating the above operations, it is possible to obtain an ideal AC waveform which solves the drawbacks of the conventional technology as shown in FIG.

尚、第1図において、スイツチング素子や駆動
スイツチング要素は、ここに記載されたものに限
定されるものではなく、例えばFET等を用いて
も構成することが可能である。又、第1および第
2スイツチング素子等の呼称は、便宜的に付けた
ものであつて、これに固執するものではない。要
は、交流出力を検出してフイードバツクし、この
フイードバツクされた値に応じて一方のスイツチ
ング素子入力がON状態からOFF状態に切替わつ
た時に、このスイツチング素子が確実にOFF状
態となるまで他方のスイツチング素子をOFF状
態に保持する機能を有するようにすればよい。
In FIG. 1, the switching elements and drive switching elements are not limited to those described here, and can be constructed using, for example, FETs or the like. Further, the names such as the first and second switching elements are given for convenience, and are not intended to be rigid. In short, the AC output is detected and fed back, and when one switching element input switches from the ON state to the OFF state according to this feedback value, the other switching element input is switched from the ON state to the OFF state according to the feedback value. It is sufficient if the switching element has a function of keeping the switching element in an OFF state.

〈発明の効果〉 以上、実施例と共に具体的に本発明を説明した
ように、一対のスイツチング素子によつて構成さ
れる他励振直列形直流交流インバータにおいて、
前記一対のスイツチング素子の前段に、交流出力
をフイードバツク入力して一方のスイツチング素
子の入力がONからOFFに切替わつた時にこのス
イツチング素子が確実にOFFとなるまでは他方
のスイツチング素子がONにならないようにする
インタロツク回路を設けた本発明は、スイツチン
グ素子のOFFタイムのバラツキや変動の影響を
受けず高効率で直流交流変換ができ、一対のスイ
ツチング素子の同時点弧による損失が防止できる
構成の他励振直列形直流交流インバータが実現で
きる。又、出力端子を誤つて+VCC,−VEEに接触
させた場合でも自動的に動作が停止する回路構成
とすることができるので、高信頼性を得ることが
できる(例えば、第1スイツチング素子4がON
の時に出力を+VCCに接触させた場合は、第2ス
イツチング素子5により+VCCと−VEEが短絡す
ることはないことが判る。又、第2スイツチング
素子5がONの時に出力を+VCCに接触させた場
合も、Tr2がONとなる為直ちに第2スイツチン
グ素子5がOFFとなり保護される)。という効果
がある。
<Effects of the Invention> As described above in detail with reference to the embodiments, in a separately excited series DC/AC inverter configured by a pair of switching elements,
When the input of one switching element is switched from ON to OFF by feeding back the AC output to the front stage of the pair of switching elements, the other switching element will not turn ON until this switching element is definitely turned OFF. The present invention is equipped with an interlock circuit that enables highly efficient DC/AC conversion without being affected by variations or fluctuations in the OFF time of switching elements, and has a configuration that prevents losses due to simultaneous firing of a pair of switching elements. A separately excited series DC/AC inverter can be realized. Furthermore, even if the output terminal is accidentally brought into contact with +V CC or -V EE , the circuit can be configured to automatically stop operation, so high reliability can be achieved (for example, when the first switching element 4 is ON
It can be seen that if the output is brought into contact with +V CC at the time of , +V CC and -V EE will not be short-circuited by the second switching element 5. Also, if the output is brought into contact with +V CC while the second switching element 5 is ON, Tr 2 is turned ON, so the second switching element 5 is immediately turned OFF and protected). There is an effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の具体的一実施例である他励振
直列形直流交流インバータの回路図、第2図は第
1図のタイムチヤート、第3図は従来の技術であ
る他励振直列形直流交流インバータの概要を示す
ブロツク線図、第4図は第3図のタイムチヤー
ト、第5図は休止期間設定による一対のスイツチ
ング素子の同時ON防止がほどこされた場合のイ
ンバータの動作図である。 2……発振回路、3……駆動段、6……インタ
ロツク回路、61……検出回路、62……同時点
弧防止回路。
Fig. 1 is a circuit diagram of a separately excited series DC/AC inverter which is a specific embodiment of the present invention, Fig. 2 is a time chart of Fig. 1, and Fig. 3 is a conventional separately excited series DC inverter. FIG. 4 is a block diagram showing an outline of an AC inverter, FIG. 4 is a time chart of FIG. 3, and FIG. 5 is an operation diagram of the inverter when a pair of switching elements is prevented from being turned on simultaneously by setting a pause period. 2... Oscillation circuit, 3... Drive stage, 6... Interlock circuit, 61... Detection circuit, 62... Simultaneous firing prevention circuit.

Claims (1)

【特許請求の範囲】 1 一定周期で交互に極が反転する信号を出力す
る発振回路2、この発振回路の出力信号が入力端
に印加されていて交互にオンオフ動作する第1駆
動段スイツチ要素31及び第2駆動段スイツチ要
素32、前記第1駆動段スイツチ要素31の出力
で制御される第1の交流出力用スイツチング素子
4、及び前記第2駆動段スイツチ32の出力で制
御される第2の交流出力用スイツチング素子5か
らなり、前記第1の交流出力用スイツチング素子
の一端が正の直流電源、前記第2の交流出力用ス
イツチング素子の一端が負の直流電源にそれぞれ
接続され、前記第1の交流出力用スイツチング素
子の他端と前記第2の交流出力用スイツチング素
子の他端とが接続され、この接続端から交流電圧
を得る他励振直列形直流交流インバータにおい
て、 非反転端子に共通電位が接続され、反転端子に
前記交流電圧が接続される反転比較器からなる検
出回路61と、 入力端子が共通接続されて前記検出回路の出力
端に接続し、出力端が夫々前記第1の駆動段スイ
ツチ要素及び前記第2駆動段スイツチ要素の入力
端に接続し、その動作が互いに逆動作する組み合
わせとされる第1及び第2のスイツチング要素
(Tr1,Tr2)から成り、前記検出回路の出力が正
の場合には前記第1のスイツチング要素をオンす
ることにより前記第1の交流出力用スイツチング
素子をオフ状態に保持し、前記検出回路の出力が
負の場合には、前記第2のスイツチング要素をオ
ンとすることにより、前記第2の交流出力用スイ
ツチング素子をオフ状態に保持して同時点弧を防
止する同時点弧防止回路62と、から成るインタ
ロツク回路6を設けたことを特徴とした他励振直
列形直流交流インバータ。
[Scope of Claims] 1. An oscillation circuit 2 that outputs a signal whose poles are alternately inverted at a constant cycle, and a first drive stage switch element 31 to which the output signal of this oscillation circuit is applied to the input terminal and alternately operates on and off. and a second drive stage switch element 32, a first AC output switching element 4 controlled by the output of the first drive stage switch element 31, and a second drive stage switch element 4 controlled by the output of the second drive stage switch 32. It consists of a switching element 5 for AC output, one end of the first switching element for AC output is connected to a positive DC power supply, one end of the second switching element for AC output is connected to a negative DC power supply, and the first switching element for AC output is connected to a negative DC power supply. In a separately excited series type DC-AC inverter in which the other end of the AC output switching element and the other end of the second AC output switching element are connected and AC voltage is obtained from this connection end, a common potential is applied to the non-inverting terminal. a detection circuit 61 consisting of an inverting comparator to which the AC voltage is connected and whose inverting terminal is connected to the alternating current voltage, and whose input terminals are commonly connected and connected to the output terminal of the detection circuit, and the output terminals are respectively connected to the first drive The detection circuit comprises first and second switching elements (Tr 1 , Tr 2 ) connected to the input terminals of the stage switch element and the second drive stage switch element, and whose operations are inverse to each other. When the output of the detection circuit is positive, the first switching element is turned on to maintain the first AC output switching element in the off state, and when the output of the detection circuit is negative, the second switching element is turned on. and a simultaneous firing prevention circuit 62 which holds the second AC output switching element in an OFF state to prevent simultaneous firing by turning on the switching element. Characteristic separately excited series type DC/AC inverter.
JP60014730A 1985-01-29 1985-01-29 Separately-excited series dc/ac inverter Granted JPS61173678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60014730A JPS61173678A (en) 1985-01-29 1985-01-29 Separately-excited series dc/ac inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60014730A JPS61173678A (en) 1985-01-29 1985-01-29 Separately-excited series dc/ac inverter

Publications (2)

Publication Number Publication Date
JPS61173678A JPS61173678A (en) 1986-08-05
JPH0510911B2 true JPH0510911B2 (en) 1993-02-12

Family

ID=11869243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60014730A Granted JPS61173678A (en) 1985-01-29 1985-01-29 Separately-excited series dc/ac inverter

Country Status (1)

Country Link
JP (1) JPS61173678A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679514B2 (en) * 2011-01-28 2015-03-04 トヨタ自動車株式会社 Inverter drive circuit

Also Published As

Publication number Publication date
JPS61173678A (en) 1986-08-05

Similar Documents

Publication Publication Date Title
US4128793A (en) Power circuit for variable frequency, variable magnitude power conditioning system
JPH0728537B2 (en) Inverter output voltage error correction device
USRE29788E (en) Inverter having forced turn-off
JP3824189B2 (en) PWM cycloconverter and driving method thereof
US4891532A (en) Darlington connected switch having base drive with active turn-off
JPH055837Y2 (en)
JPS61173678A (en) Separately-excited series dc/ac inverter
GB2031669A (en) Circuits for brushless dc motors
JPH08317647A (en) Drive circuit for partial-resonance converter circuit
JPH1155851A (en) Dc/ac inverter
JP3273744B2 (en) Switching element drive circuit
JPH0739351Y2 (en) Inverter oscillator
JP2506644Y2 (en) Voltage regulator for pulse width modulation control inverter
JP2002335678A (en) Inverter
JPS611116A (en) Load short-circuit protection circuit of pulse output circuit
JPH0640480Y2 (en) Stepping motor drive circuit
JP2828658B2 (en) Discharge lamp lighting device
JPH0318269A (en) Precharge circuit
KR100738889B1 (en) DC motor half-wave drive control device and cleaner including the device
JPS6271473A (en) Detecting circuit for output current
JP3332046B2 (en) Discharge lamp circuit device
JPS5850101B2 (en) Thyristano Tenko Cairo
JPS60125193A (en) Electronic commutator motor drive circuit
JP2000333490A (en) Dc motor drive
JPH0711891U (en) Power supply circuit