JPH05109709A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05109709A JPH05109709A JP27116091A JP27116091A JPH05109709A JP H05109709 A JPH05109709 A JP H05109709A JP 27116091 A JP27116091 A JP 27116091A JP 27116091 A JP27116091 A JP 27116091A JP H05109709 A JPH05109709 A JP H05109709A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- tungsten
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 abstract description 54
- 239000011229 interlayer Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 description 30
- 239000010937 tungsten Substances 0.000 description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 半導体装置の配線構造において、配線層の形
をＴ字型に形成する。 【効果】配線層幅を変えることなく、配線層の信頼性を
損なわず、第１導電膜からなる配線層の電流密度を減少
させ、なおかつ層間容量を減少させることで動作速度の
速い半導体装置を供給できる。
をＴ字型に形成する。 【効果】配線層幅を変えることなく、配線層の信頼性を
損なわず、第１導電膜からなる配線層の電流密度を減少
させ、なおかつ層間容量を減少させることで動作速度の
速い半導体装置を供給できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線構造に
関する。
関する。
【０００２】
【従来の技術】現在半導体集積回路（ＩＣ，ＬＳＩ）配
線材料としては、拡散層、ポリシリコン及びアルミニュ
ウム等の金属の３種類がおもに使われている。
線材料としては、拡散層、ポリシリコン及びアルミニュ
ウム等の金属の３種類がおもに使われている。
【０００３】このような配線材料を用いた半導体装置と
しては、図１のようなものがある。図１に於て第１導電
型の不純物を含む半導体基板１上に、フォトレジストを
マスクとして第２導電型の不純物をイオン打ち込み法に
より不純物を注入し、熱拡散させることで拡散層２を形
成する。次に前記フォトレジストを硫酸剥離により除去
し、ＣＶＤ法でタングステンを堆積させ前記タングステ
ンをフォトレジストを用いパターニングしドライエッチ
ングする事により、前記拡散層２上にタングステン配線
層を形成する。
しては、図１のようなものがある。図１に於て第１導電
型の不純物を含む半導体基板１上に、フォトレジストを
マスクとして第２導電型の不純物をイオン打ち込み法に
より不純物を注入し、熱拡散させることで拡散層２を形
成する。次に前記フォトレジストを硫酸剥離により除去
し、ＣＶＤ法でタングステンを堆積させ前記タングステ
ンをフォトレジストを用いパターニングしドライエッチ
ングする事により、前記拡散層２上にタングステン配線
層を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら前記のよ
うな構造を持つ半導体装置に於て、素子を微細化しよう
とした場合、前記タングステン配線層４の幅を小さくす
る必要がある。しかし、前記タングステン配線層４の幅
を小さくしても配線中を流れる電流は変わらないため、
配線中の電流密度は増加する。前記配線中の電流密度が
増加すると素子の信頼性を低下させてしまう。また図１
のように前記タングステン配線層４が前記拡散層２上に
ある場合、前記タングステン配線層４と前記拡散層２の
間の層か容量により素子の動作速度を低下させてしま
う。
うな構造を持つ半導体装置に於て、素子を微細化しよう
とした場合、前記タングステン配線層４の幅を小さくす
る必要がある。しかし、前記タングステン配線層４の幅
を小さくしても配線中を流れる電流は変わらないため、
配線中の電流密度は増加する。前記配線中の電流密度が
増加すると素子の信頼性を低下させてしまう。また図１
のように前記タングステン配線層４が前記拡散層２上に
ある場合、前記タングステン配線層４と前記拡散層２の
間の層か容量により素子の動作速度を低下させてしま
う。
【０００５】前述のような問題を解決するためには、
電流密度の減少のため、前記タングステン配線層４の幅
を変えずに配線層の厚さを増やすことで断面積を増加さ
せる、層間容量の減少のために、前記拡散層２上に前
記タングステン配線層４を形成しない等の方法が考えら
れる。 しかしのような方法では、タングステン配線
４と第１絶縁膜層３との接触面積が同じなのに対して、
前記タングステン配線層４の厚さが厚くなるので、配線
層がエッチング後のフォトレジスト除去のための硫酸剥
離や、洗浄工程などで接触面が剥離して配線層が倒れて
しまうという不良の原因となる等の問題がある。また仮
にの問題が解決された場合でも、のような方法で
は、素子の微細化という観点から考えると、配線位置を
選択的に形成する方法はふさわしくない。
電流密度の減少のため、前記タングステン配線層４の幅
を変えずに配線層の厚さを増やすことで断面積を増加さ
せる、層間容量の減少のために、前記拡散層２上に前
記タングステン配線層４を形成しない等の方法が考えら
れる。 しかしのような方法では、タングステン配線
４と第１絶縁膜層３との接触面積が同じなのに対して、
前記タングステン配線層４の厚さが厚くなるので、配線
層がエッチング後のフォトレジスト除去のための硫酸剥
離や、洗浄工程などで接触面が剥離して配線層が倒れて
しまうという不良の原因となる等の問題がある。また仮
にの問題が解決された場合でも、のような方法で
は、素子の微細化という観点から考えると、配線位置を
選択的に形成する方法はふさわしくない。
【０００６】そこで本発明の目的は、素子の集積度を低
下することなく、しかも配線層の信頼性を損なわず、な
おかつ層間容量を減少させることで動作速度を速くする
ことにある。
下することなく、しかも配線層の信頼性を損なわず、な
おかつ層間容量を減少させることで動作速度を速くする
ことにある。
【０００７】
【課題を解決するための手段】半導体基板上に形成され
た第１絶縁膜、前記第１絶縁膜上に形成された第１導電
膜からなる配線層を有する半導体装置に於て、前記第１
導電膜からなる配線層の形状をＴ字型であることをを特
徴とする半導体装置。
た第１絶縁膜、前記第１絶縁膜上に形成された第１導電
膜からなる配線層を有する半導体装置に於て、前記第１
導電膜からなる配線層の形状をＴ字型であることをを特
徴とする半導体装置。
【０００８】
【実施例】以下、本発明のタングステン配線層の形成方
法の１実施例を図面と共に説明する。
法の１実施例を図面と共に説明する。
【０００９】図２は本発明を適用して形成したタングス
テン配線層の縦断側面図を示したものである。また図３
（ａ）〜図３（ｃ）までは、図２中の前記タングステン
配線層４をＴ形に形成する過程を示した縦断側面図であ
る。
テン配線層の縦断側面図を示したものである。また図３
（ａ）〜図３（ｃ）までは、図２中の前記タングステン
配線層４をＴ形に形成する過程を示した縦断側面図であ
る。
【００１０】なお図中の符号について、１は半導体基
板、２は拡散層、３は第１絶縁膜、４はタングステン配
線層である。
板、２は拡散層、３は第１絶縁膜、４はタングステン配
線層である。
【００１１】以下図２の示す実施例を図３（ａ）〜図３
（ｃ）を用い詳しく説明する。
（ｃ）を用い詳しく説明する。
【００１２】図３（ａ）に示すように、第１導電型の不
純物半導体基板１上にフォトレジストを塗布し、投影露
光法を用い前記フォトレジストをパターニングした後
に、第２導電型の不純物をイオン打ち込み法を用い前記
半導体基板上１に注入し、前記半導体基板を窒素雰囲気
中で、１０００゜C、３０分アニールする事により拡散層
２を形成する。次に前記フォトレジストを硫酸剥離で除
去した後に、ＣＶＤ法で４０００Åのシリコン酸化膜を
堆積させ、第１絶縁膜層３を形成する。
純物半導体基板１上にフォトレジストを塗布し、投影露
光法を用い前記フォトレジストをパターニングした後
に、第２導電型の不純物をイオン打ち込み法を用い前記
半導体基板上１に注入し、前記半導体基板を窒素雰囲気
中で、１０００゜C、３０分アニールする事により拡散層
２を形成する。次に前記フォトレジストを硫酸剥離で除
去した後に、ＣＶＤ法で４０００Åのシリコン酸化膜を
堆積させ、第１絶縁膜層３を形成する。
【００１３】その後フォトレジストを塗布し、投影露光
法を用い前記フォトレジストをパターニングした後に前
記フォトレジストをマスクにして、ＣＨＦ3−Ｃ2Ｆ6等
の弗素系のエッチングガスを用い、幅０．５μｍ、深さ
２０００∂ドライエッチングする。そして硫酸剥離でマ
スクに用いた上記フォトレジストを除去した後を図３
（ｂ）に示す。
法を用い前記フォトレジストをパターニングした後に前
記フォトレジストをマスクにして、ＣＨＦ3−Ｃ2Ｆ6等
の弗素系のエッチングガスを用い、幅０．５μｍ、深さ
２０００∂ドライエッチングする。そして硫酸剥離でマ
スクに用いた上記フォトレジストを除去した後を図３
（ｂ）に示す。
【００１４】次に、図３（ｃ）に示すように、スパッタ
リング法でタングステンを５０００Å堆積させ、その後
フォトレジストを塗布し、投影露光法を用い前記フォト
レジストをパターニングした後に前記フォトレジストを
マスクにして、配線幅１．５μｍで、配線形状がＴ字に
なるようにパターニングする。その後ＢＣｌ2−Ｃｌ2等
の塩素系のエッチングガスを用いドライエッチングし、
マスクに用いた前記フォトレジストを硫酸剥離で除去す
ることにより、図２に示すような前記タングステン配線
層４を形成する。
リング法でタングステンを５０００Å堆積させ、その後
フォトレジストを塗布し、投影露光法を用い前記フォト
レジストをパターニングした後に前記フォトレジストを
マスクにして、配線幅１．５μｍで、配線形状がＴ字に
なるようにパターニングする。その後ＢＣｌ2−Ｃｌ2等
の塩素系のエッチングガスを用いドライエッチングし、
マスクに用いた前記フォトレジストを硫酸剥離で除去す
ることにより、図２に示すような前記タングステン配線
層４を形成する。
【００１５】前記のような工程で、Ｔ字型タングステン
配線層４を形成した場合、図１に示すような従来の長方
形のタングステン配線幅が、本発明に実施例と同じ１．
５μｍで、また第１絶縁膜層の膜厚が２０００Åとして
考えると、前記タングステン配線層４と前記拡散層２の
間に生ずる層間容量は、前記タングステン配線層４をＴ
字型に形成した場合、従来の２／３に減少する。さらに
前記タングステン配線層４をＴ字型に形成することによ
り、断面積は、７．５μｍ2 から８．５μｍ2に増加す
ることにより、前記タングステン配線層４に同一の電流
を流した場合電流密度は１５／１７倍に減少する。
配線層４を形成した場合、図１に示すような従来の長方
形のタングステン配線幅が、本発明に実施例と同じ１．
５μｍで、また第１絶縁膜層の膜厚が２０００Åとして
考えると、前記タングステン配線層４と前記拡散層２の
間に生ずる層間容量は、前記タングステン配線層４をＴ
字型に形成した場合、従来の２／３に減少する。さらに
前記タングステン配線層４をＴ字型に形成することによ
り、断面積は、７．５μｍ2 から８．５μｍ2に増加す
ることにより、前記タングステン配線層４に同一の電流
を流した場合電流密度は１５／１７倍に減少する。
【００１６】また本発明では前記タングステン配線層４
が、前記第１絶縁膜３中に埋め込まれた形で形成されて
いるため、エッチング後のフォトレジスト除去のための
硫酸剥離や洗浄の工程で、前記タングステン配線層４が
前記第１絶縁膜３との接触面が剥離して、倒れてしまう
ことは言うまでもない。
が、前記第１絶縁膜３中に埋め込まれた形で形成されて
いるため、エッチング後のフォトレジスト除去のための
硫酸剥離や洗浄の工程で、前記タングステン配線層４が
前記第１絶縁膜３との接触面が剥離して、倒れてしまう
ことは言うまでもない。
【００１７】また本発明では配線層にタングステンを用
いた場合について記載しているが、ポリシリコン配線や
Ａｌ配線、ポリシリコン上にＭｏや、Ｗ，Ｔｉ等の高融
点金属化合物を堆積させ９００゜Cから１０００゜C程度の
高温でシリサイド化させた配線でもよい。
いた場合について記載しているが、ポリシリコン配線や
Ａｌ配線、ポリシリコン上にＭｏや、Ｗ，Ｔｉ等の高融
点金属化合物を堆積させ９００゜Cから１０００゜C程度の
高温でシリサイド化させた配線でもよい。
【００１８】また本発明では、タングステン配線層４下
の導電膜を半導体基板上に形成した拡散層２を用い説明
したが、前記配線４下にさらに配線が存在する多層配線
型の半導体装置に於いても広く適用される。
の導電膜を半導体基板上に形成した拡散層２を用い説明
したが、前記配線４下にさらに配線が存在する多層配線
型の半導体装置に於いても広く適用される。
【００１９】
【発明の効果】このような、本発明の第１導電膜からな
る配線層の形成方法によれば、前記第１導電膜の形をＴ
字型に形成することで第１導電膜幅を変えることなく、
配線層の信頼性を損なわず、前記第１導電膜からなる配
線層の電流密度を減少させ、なおかつ層間容量を減少さ
せることで動作速度の速い半導体装置を供給することが
できる。
る配線層の形成方法によれば、前記第１導電膜の形をＴ
字型に形成することで第１導電膜幅を変えることなく、
配線層の信頼性を損なわず、前記第１導電膜からなる配
線層の電流密度を減少させ、なおかつ層間容量を減少さ
せることで動作速度の速い半導体装置を供給することが
できる。
【図１】従来の半導体装置のタングステン配線構造を示
す縦断側面図。
す縦断側面図。
【図２】本発明の実施例を示す縦断側面図。
【図３】（ａ）〜（ｃ） 第１導電膜からなる配線層を
Ｔ字型に形成する工程を示す縦断断面図。
Ｔ字型に形成する工程を示す縦断断面図。
１・・・・・半導体基板 ２・・・・・拡散層 ３・・・・・第１絶縁膜層 ４・・・・・タングステン配線層 ５・・・・・フォトレジスト
Claims (1)
- 【請求項１】半導体基板上に形成された第１絶縁膜、前
記第１絶縁膜上に形成された第１導電膜からなる配線層
を有する半導体装置に於て、前記第１導電膜からなる配
線層の形状がＴ字型であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27116091A JPH05109709A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27116091A JPH05109709A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109709A true JPH05109709A (ja) | 1993-04-30 |
Family
ID=17496178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27116091A Pending JPH05109709A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109709A (ja) |
-
1991
- 1991-10-18 JP JP27116091A patent/JPH05109709A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900501B2 (en) | Silicon on insulator device with improved heat removal | |
| JP3906037B2 (ja) | 半導体装置の製造方法 | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| JPH05109709A (ja) | 半導体装置 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2004273600A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JP2004158821A (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPH05109729A (ja) | 半導体装置 | |
| JP2001196463A (ja) | 半導体装置の製造方法 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPH1197440A (ja) | 半導体装置の製造方法 | |
| JP2000068228A (ja) | 半導体装置およびその製造方法 | |
| JPH09116013A (ja) | 半導体装置およびその製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 |