JPH05109720A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109720A JPH05109720A JP3270832A JP27083291A JPH05109720A JP H05109720 A JPH05109720 A JP H05109720A JP 3270832 A JP3270832 A JP 3270832A JP 27083291 A JP27083291 A JP 27083291A JP H05109720 A JPH05109720 A JP H05109720A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- substrate
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 基板上全面に不純物を含む第１の絶縁膜を形
成した後、表面反応性の強い反応により第２の絶縁膜を
形成することによって、第２の絶縁膜の表面反応の安定
化を図り、第２の絶縁膜によって基板表面を平坦化す
る。 【構成】 回路素子と第１のＡｌ配線４の形成されたＳ
ｉ基板１上に、ＢＰＳＧ膜６を堆積し、つぎに常圧ＣＶ
Ｄ法でＴＥＯＳとオゾンを含む酸素の熱分解反応により
不純物を含まないＳｉＯ2膜８を堆積する。このとき、
Ａｌ配線４の段差部においてＳｉＯ2膜８が緩やかな傾
斜を有し平坦化された形状が得られるのであるが、Ｓｉ
Ｏ2膜８を堆積する前にＢＰＳＧ膜６が基板表面全面に
形成されていることによって、平坦化された形状のＳｉ
Ｏ2膜８が安定して均一性良く得られる。次に、ＳｉＯ2
膜８及びＢＰＳＧ膜６の所望の領域をエッチングしてス
ル−ホ−ルを形成する工程と、第２の配線としてのＡｌ
配線１０を形成する工程を行って、２層Ａｌ配線が得ら
れる。
成した後、表面反応性の強い反応により第２の絶縁膜を
形成することによって、第２の絶縁膜の表面反応の安定
化を図り、第２の絶縁膜によって基板表面を平坦化す
る。 【構成】 回路素子と第１のＡｌ配線４の形成されたＳ
ｉ基板１上に、ＢＰＳＧ膜６を堆積し、つぎに常圧ＣＶ
Ｄ法でＴＥＯＳとオゾンを含む酸素の熱分解反応により
不純物を含まないＳｉＯ2膜８を堆積する。このとき、
Ａｌ配線４の段差部においてＳｉＯ2膜８が緩やかな傾
斜を有し平坦化された形状が得られるのであるが、Ｓｉ
Ｏ2膜８を堆積する前にＢＰＳＧ膜６が基板表面全面に
形成されていることによって、平坦化された形状のＳｉ
Ｏ2膜８が安定して均一性良く得られる。次に、ＳｉＯ2
膜８及びＢＰＳＧ膜６の所望の領域をエッチングしてス
ル−ホ−ルを形成する工程と、第２の配線としてのＡｌ
配線１０を形成する工程を行って、２層Ａｌ配線が得ら
れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
かかり、多層配線における層間絶縁膜に用いられ、段部
を有する基板上に絶縁膜を形成し平坦化するのに有効な
半導体装置の製造方法に関するものである。
かかり、多層配線における層間絶縁膜に用いられ、段部
を有する基板上に絶縁膜を形成し平坦化するのに有効な
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化及び高速化に伴
って、多層配線構造が一般に用いられている。多層配線
構造では、微細な配線間のリ−ク電流を低減する為に配
線間に絶縁膜を埋め込むとともに、上層配線を形成する
際のエッチングマスク材としてのレジスト膜パタ−ンの
形成を容易にしパタ−ン不良による上層配線の断線及び
短絡を防止する為に、平坦な層間絶縁膜を形成する必要
がある。一般に気相成長法（ＣＶＤ法）で形成した絶縁
膜が層間絶縁膜として用いられており、その平坦化技術
が種々検討されている。
って、多層配線構造が一般に用いられている。多層配線
構造では、微細な配線間のリ−ク電流を低減する為に配
線間に絶縁膜を埋め込むとともに、上層配線を形成する
際のエッチングマスク材としてのレジスト膜パタ−ンの
形成を容易にしパタ−ン不良による上層配線の断線及び
短絡を防止する為に、平坦な層間絶縁膜を形成する必要
がある。一般に気相成長法（ＣＶＤ法）で形成した絶縁
膜が層間絶縁膜として用いられており、その平坦化技術
が種々検討されている。
【０００３】例えば図４に示すように、素子及び絶縁膜
（ＳｉＯ2膜２１）の形成されたＳｉ基板２０上に、Ａ
ｌ配線パタ−ン２２（２２Ａ〜２２Ｃ）が形成され、そ
の上にテトラエトキシシラン（ＴＥＯＳ）のような有機
シラン類とオゾンを含む酸素を常圧下において熱分解反
応させ、ＳｉＯ2膜２４を堆積する。このとき、このガ
スの反応においては表面反応性が強く、Ａｌ配線パタ−
ン２２の段差部においてＳｉＯ2膜２４がなだらかな傾
斜を有し平坦化された形状が得られる。（例えば、「ア
イ・イ・イ・イ インタ−ナショナル エレクトロン
デバイス ミ−ティング［ＩＥＥＥ ＩＮＴＥＲＮＡＴ
ＩＯＮＡＬ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥ
ＥＴＩＮＧ （１９８９ ｐｐ.６６９−６７
１）］）。
（ＳｉＯ2膜２１）の形成されたＳｉ基板２０上に、Ａ
ｌ配線パタ−ン２２（２２Ａ〜２２Ｃ）が形成され、そ
の上にテトラエトキシシラン（ＴＥＯＳ）のような有機
シラン類とオゾンを含む酸素を常圧下において熱分解反
応させ、ＳｉＯ2膜２４を堆積する。このとき、このガ
スの反応においては表面反応性が強く、Ａｌ配線パタ−
ン２２の段差部においてＳｉＯ2膜２４がなだらかな傾
斜を有し平坦化された形状が得られる。（例えば、「ア
イ・イ・イ・イ インタ−ナショナル エレクトロン
デバイス ミ−ティング［ＩＥＥＥ ＩＮＴＥＲＮＡＴ
ＩＯＮＡＬ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥ
ＥＴＩＮＧ （１９８９ ｐｐ.６６９−６７
１）］）。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の方法においては、有機シランとオゾンの反応
が基板表面の状態に強く依存する為に、金属膜（Ａｌ配
線２２）と絶縁膜（ＳｉＯ2 膜２１）が基板表面に混在
する場合は平坦化された形状のＳｉＯ2 膜２４が安定し
て得られない。すなわち、基板上に平坦化された部分と
平坦化されない部分が混在したり、全く平坦化されなか
ったりすることが生じる。そしてその為に、上層の配線
パタ−ンを形成した際に、下層配線の段差部において上
層配線が断線や短絡を生じるという問題点を有してい
た。
うな従来の方法においては、有機シランとオゾンの反応
が基板表面の状態に強く依存する為に、金属膜（Ａｌ配
線２２）と絶縁膜（ＳｉＯ2 膜２１）が基板表面に混在
する場合は平坦化された形状のＳｉＯ2 膜２４が安定し
て得られない。すなわち、基板上に平坦化された部分と
平坦化されない部分が混在したり、全く平坦化されなか
ったりすることが生じる。そしてその為に、上層の配線
パタ−ンを形成した際に、下層配線の段差部において上
層配線が断線や短絡を生じるという問題点を有してい
た。
【０００５】本発明は上記問題点に鑑み、上記問題点を
解決し、量産性及び製造歩留まりに優れ、高集積化を可
能とする半導体装置の製造方法を提供するものである。
解決し、量産性及び製造歩留まりに優れ、高集積化を可
能とする半導体装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板上に
形成された第１の導体パタ−ン上に不純物を含む第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上に有機シ
ランを主原料とする気相化学反応で第２の絶縁膜を形成
することにより前記第１の導体パタ−ン上を平坦化する
工程と、前記第２の絶縁膜上の所定領域に第２の導体パ
タ−ンを形成する工程とを備えたものである。
めに本発明の半導体装置の製造方法は、半導体基板上に
形成された第１の導体パタ−ン上に不純物を含む第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上に有機シ
ランを主原料とする気相化学反応で第２の絶縁膜を形成
することにより前記第１の導体パタ−ン上を平坦化する
工程と、前記第２の絶縁膜上の所定領域に第２の導体パ
タ−ンを形成する工程とを備えたものである。
【０００７】
【作用】本発明は上記構成により、表面反応性の強い第
２の絶縁膜を形成することによって、半導体基板上の第
１の導体パタ−ンによる凹凸を絶縁膜を堆積する工程の
みで平坦化することができ、工程の簡略化が図れる。ま
た、表面反応性の強い第２の絶縁膜を形成する前に第１
の絶縁膜を形成することによって、半導体基板表面が第
１の絶縁膜で覆われているので、第１の導体パタ−ン上
に第２の絶縁膜を形成する場合に比べ、第２の絶縁膜を
形成する際の表面反応が安定しており、平坦化された形
状の第２の絶縁膜を安定して得ることが可能となる。そ
のため、断線や短絡を生じることなく第２の導体パタ−
ンを形成することができる。
２の絶縁膜を形成することによって、半導体基板上の第
１の導体パタ−ンによる凹凸を絶縁膜を堆積する工程の
みで平坦化することができ、工程の簡略化が図れる。ま
た、表面反応性の強い第２の絶縁膜を形成する前に第１
の絶縁膜を形成することによって、半導体基板表面が第
１の絶縁膜で覆われているので、第１の導体パタ−ン上
に第２の絶縁膜を形成する場合に比べ、第２の絶縁膜を
形成する際の表面反応が安定しており、平坦化された形
状の第２の絶縁膜を安定して得ることが可能となる。そ
のため、断線や短絡を生じることなく第２の導体パタ−
ンを形成することができる。
【０００８】
【実施例】本発明の半導体装置の製造方法の実施例を具
体例に基づいて説明する。
体例に基づいて説明する。
【０００９】図１〜図３は本発明による実施例の製造工
程で２層配線の形成工程を示す。まず、図１に示すＳｉ
基板１に回路素子が作製され、Ａｌによってパッドや配
線となる第１のＡｌ配線４（４Ａ〜４Ｃ）が形成された
基板を、常圧ＣＶＤ装置中で基板温度を３７０℃〜４０
０℃に保ち、不純物ド−ピングガスとしてトリメチルほ
う素（ＴＭＢ）及びトリメチルリン（ＴＭＰ）を用い、
ＴＥＯＳとオゾンを含む酸素の熱分解反応によりＢＰＳ
Ｇ膜６を１０〜１００ｎｍ程度全面に堆積する。
程で２層配線の形成工程を示す。まず、図１に示すＳｉ
基板１に回路素子が作製され、Ａｌによってパッドや配
線となる第１のＡｌ配線４（４Ａ〜４Ｃ）が形成された
基板を、常圧ＣＶＤ装置中で基板温度を３７０℃〜４０
０℃に保ち、不純物ド−ピングガスとしてトリメチルほ
う素（ＴＭＢ）及びトリメチルリン（ＴＭＰ）を用い、
ＴＥＯＳとオゾンを含む酸素の熱分解反応によりＢＰＳ
Ｇ膜６を１０〜１００ｎｍ程度全面に堆積する。
【００１０】しかる後に、図２に示すように、図１で示
す基板を常圧ＣＶＤ装置中で基板温度を３７０℃〜４０
０℃に保ち、ＴＥＯＳとオゾンを４％以上の濃度で含む
酸素との熱分解反応により、不純物を含まないＳｉＯ2
膜８を５００〜８００ｎｍ程度全面に堆積する。このと
き、Ａｌ配線４の段差部においてＳｉＯ2膜８が緩やか
な傾斜を有し平坦化された形状が得られるのであるが、
ＳｉＯ2膜８を堆積する前にＢＰＳＧ膜６が基板表面全
面に形成されていることが本発明の重要な点の一つであ
り、従来技術のように金属膜と絶縁膜が基板表面に混在
する場合に比べ、平坦化された形状のＳｉＯ2膜８が安
定して均一性良く得られるという特徴がある。さらに、
このＳｉＯ2膜８の下層に形成する膜は上記のようにＢ
ＰＳＧ膜やＰＳＧ膜のような不純物を含んだ絶縁膜の場
合が、ＳｉＯ2膜８の平坦化形状が得られやすいという
特徴もある。このようにして、ＣＶＤ法によって絶縁膜
を形成する工程のみで基板表面が平坦化できるので、平
坦化工程が極めて簡単である。
す基板を常圧ＣＶＤ装置中で基板温度を３７０℃〜４０
０℃に保ち、ＴＥＯＳとオゾンを４％以上の濃度で含む
酸素との熱分解反応により、不純物を含まないＳｉＯ2
膜８を５００〜８００ｎｍ程度全面に堆積する。このと
き、Ａｌ配線４の段差部においてＳｉＯ2膜８が緩やか
な傾斜を有し平坦化された形状が得られるのであるが、
ＳｉＯ2膜８を堆積する前にＢＰＳＧ膜６が基板表面全
面に形成されていることが本発明の重要な点の一つであ
り、従来技術のように金属膜と絶縁膜が基板表面に混在
する場合に比べ、平坦化された形状のＳｉＯ2膜８が安
定して均一性良く得られるという特徴がある。さらに、
このＳｉＯ2膜８の下層に形成する膜は上記のようにＢ
ＰＳＧ膜やＰＳＧ膜のような不純物を含んだ絶縁膜の場
合が、ＳｉＯ2膜８の平坦化形状が得られやすいという
特徴もある。このようにして、ＣＶＤ法によって絶縁膜
を形成する工程のみで基板表面が平坦化できるので、平
坦化工程が極めて簡単である。
【００１１】つぎに、上記のように平坦化した基板に多
層配線を形成する為に以下の工程を行った。図２で示す
基板上にレジスト膜を塗布し所望の領域を露光してレジ
スト膜パタ−ン（図示せず）を得る。そして、ドライエ
ッチング装置においてＣＨＦ 3ガスとＯ2の混合ガスでプ
ラズマ生成し、レジスト膜パタ−ンをマスクにしてＳｉ
Ｏ2膜８及びＢＰＳＧ膜６をエッチングしてスル−ホ−
ルを形成し、レジスト膜パタ−ンを除去する。
層配線を形成する為に以下の工程を行った。図２で示す
基板上にレジスト膜を塗布し所望の領域を露光してレジ
スト膜パタ−ン（図示せず）を得る。そして、ドライエ
ッチング装置においてＣＨＦ 3ガスとＯ2の混合ガスでプ
ラズマ生成し、レジスト膜パタ−ンをマスクにしてＳｉ
Ｏ2膜８及びＢＰＳＧ膜６をエッチングしてスル−ホ−
ルを形成し、レジスト膜パタ−ンを除去する。
【００１２】次に、上記基板上にスパッタ法により第２
の導体としてのＡｌ膜１０（１０Ａ,１０Ｂ）を１μｍ
堆積する。そして、ドライエッチング装置においてＳｉ
Ｃｌ4ガスでプラズマ生成し、レジスト膜パタ−ンをマ
スクにしてＡｌ膜１０をエッチングして第２の配線とし
てのＡｌ配線１０を形成し、レジスト膜パタ−ンを除去
すると、図３に示すように、２層Ａｌ配線が得られる。
の導体としてのＡｌ膜１０（１０Ａ,１０Ｂ）を１μｍ
堆積する。そして、ドライエッチング装置においてＳｉ
Ｃｌ4ガスでプラズマ生成し、レジスト膜パタ−ンをマ
スクにしてＡｌ膜１０をエッチングして第２の配線とし
てのＡｌ配線１０を形成し、レジスト膜パタ−ンを除去
すると、図３に示すように、２層Ａｌ配線が得られる。
【００１３】なお、この実施例では、ＳｉＯ2膜８を形
成する方法として常圧ＣＶＤ法によるＴＥＯＳとオゾン
を含む酸素の熱分解反応を用いたが、プラズマＣＶＤ法
により、１００〜１５０℃の温度で１０Ｔｏｒｒ程度の
減圧下においてＴＥＯＳとＨ 2Ｏの混合ガス反応でＳｉ
Ｏ2膜８を形成してもよい。また、ＳｉＯ2膜８を形成す
る材料としてＴＥＯＳを用いたが、エチルトリエトキシ
シラン（Ｃ2Ｈ5Ｓｉ（ＯＣ2Ｈ5）3）等を用いてもよ
い。
成する方法として常圧ＣＶＤ法によるＴＥＯＳとオゾン
を含む酸素の熱分解反応を用いたが、プラズマＣＶＤ法
により、１００〜１５０℃の温度で１０Ｔｏｒｒ程度の
減圧下においてＴＥＯＳとＨ 2Ｏの混合ガス反応でＳｉ
Ｏ2膜８を形成してもよい。また、ＳｉＯ2膜８を形成す
る材料としてＴＥＯＳを用いたが、エチルトリエトキシ
シラン（Ｃ2Ｈ5Ｓｉ（ＯＣ2Ｈ5）3）等を用いてもよ
い。
【００１４】さらに、この実施例では、ＳｉＯ2膜８の
下地膜としてＢＰＳＧ膜６を用いたが、ＰＳＧ膜等を用
いてもよい。また、ＢＰＳＧ膜６を形成するのに常圧Ｃ
ＶＤ法を用いたが、プラズマＣＶＤ法を用いてもよく、
主反応ガスもＴＥＯＳの代わりにＳｉＨ4を用いてもよ
い。
下地膜としてＢＰＳＧ膜６を用いたが、ＰＳＧ膜等を用
いてもよい。また、ＢＰＳＧ膜６を形成するのに常圧Ｃ
ＶＤ法を用いたが、プラズマＣＶＤ法を用いてもよく、
主反応ガスもＴＥＯＳの代わりにＳｉＨ4を用いてもよ
い。
【００１５】
【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、表面反応性の強い第２の絶縁膜を形成す
ることによって、半導体基板上の第１の導体パタ−ンに
よる凹凸を絶縁膜を堆積する工程のみで平坦化すること
ができ、工程の簡略化が図れる。また、表面反応性の強
い第２の絶縁膜を形成する前に、第２の絶縁膜の表面反
応を促進する不純物を含む第１の絶縁膜を形成すること
によって、半導体基板表面が第１の絶縁膜で覆われてい
るので、第１の導体パタ−ン上に第２の絶縁膜を形成す
る場合に比べ、第２の絶縁膜を形成する際の表面反応が
安定しており、平坦化された形状の第２の絶縁膜を安定
して得ることが可能となる。そのため、断線や短絡を生
じることなく第２の導体パタ−ンを形成することができ
る。
方法によれば、表面反応性の強い第２の絶縁膜を形成す
ることによって、半導体基板上の第１の導体パタ−ンに
よる凹凸を絶縁膜を堆積する工程のみで平坦化すること
ができ、工程の簡略化が図れる。また、表面反応性の強
い第２の絶縁膜を形成する前に、第２の絶縁膜の表面反
応を促進する不純物を含む第１の絶縁膜を形成すること
によって、半導体基板表面が第１の絶縁膜で覆われてい
るので、第１の導体パタ−ン上に第２の絶縁膜を形成す
る場合に比べ、第２の絶縁膜を形成する際の表面反応が
安定しており、平坦化された形状の第２の絶縁膜を安定
して得ることが可能となる。そのため、断線や短絡を生
じることなく第２の導体パタ−ンを形成することができ
る。
【００１６】このように、素子の高速化，高集積化なら
びに量産性の向上に大きく寄与することができる。
びに量産性の向上に大きく寄与することができる。
【図１】本発明による半導体装置の製造方法の実施例を
示す工程断面図
示す工程断面図
【図２】本発明による半導体装置の製造方法の実施例を
示す工程断面図
示す工程断面図
【図３】本発明による半導体装置の製造方法の実施例を
示す工程断面図
示す工程断面図
【図４】従来の半導体装置の製造方法を示す工程断面図
１ Ｐ型シリコン基板 ２ ＳｉＯ2膜 ４（４Ａ〜４Ｃ） Ａｌ配線（第１の導体パタ−ン） ６ ＢＰＳＧ膜（第１の絶縁膜） ８ ＳｉＯ2膜（第２の絶縁膜） １０（１０Ａ,１０Ｂ） Ａｌ配線（第２の導体パタ−
ン）
ン）
Claims (3)
- 【請求項１】半導体基板上に形成された第１の導体パタ
−ン上に不純物を含む第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機シランを主原料とする気相化
学反応で第２の絶縁膜を形成することにより前記第１の
導体パタ−ン上を平坦化する工程と、前記第２の絶縁膜
上の所定領域に第２の導体パタ−ンを形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１記載の第２の絶縁膜を形成する工
程が、常圧下における有機シランとオゾンを含む酸素と
の熱反応か、あるいは有機シランと水蒸気とのプラズマ
反応か、どちらかの反応によって絶縁膜を堆積する工程
であることを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１あるいは請求項２記載の第１の絶
縁膜が、ボロン・リン珪酸ガラスあるいはリン珪酸ガラ
スであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3270832A JPH05109720A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3270832A JPH05109720A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109720A true JPH05109720A (ja) | 1993-04-30 |
Family
ID=17491637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3270832A Pending JPH05109720A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109720A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163586A (ja) * | 1988-12-15 | 1990-06-22 | Inoue Mtp Co Ltd | 含浸モルタル層を有する多層管 |
-
1991
- 1991-10-18 JP JP3270832A patent/JPH05109720A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163586A (ja) * | 1988-12-15 | 1990-06-22 | Inoue Mtp Co Ltd | 含浸モルタル層を有する多層管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US6191002B1 (en) | Method of forming trench isolation structure | |
| US6214698B1 (en) | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JPH10308395A (ja) | 半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法 | |
| JPH11150179A (ja) | 溝分離型半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JP3339150B2 (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP3203720B2 (ja) | トレンチの形成方法 | |
| JP3380958B2 (ja) | 半導体装置の製造方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| JPH07115092A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 | |
| JPH04107924A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) |