JPH05206282A - 半導体装置の多層配線構造体の製造方法 - Google Patents
半導体装置の多層配線構造体の製造方法Info
- Publication number
- JPH05206282A JPH05206282A JP114792A JP114792A JPH05206282A JP H05206282 A JPH05206282 A JP H05206282A JP 114792 A JP114792 A JP 114792A JP 114792 A JP114792 A JP 114792A JP H05206282 A JPH05206282 A JP H05206282A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- forming
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】平坦性に優れ、容易に多層化が可能な多層配線
構造体の製造方法を提供する。 【構成】能動素子を有する半導体基板１０１上に、シリ
コン酸化膜１０２を介して第１アルミニウム配線１０３
を形成し、プラズマＣＶＤ法によりシリコン酸化膜１０
４を形成し、ＴＥＯＳとオゾン含有酸素ガスとを用いた
ＣＶＤ法によりシリコン酸化膜１０５を形成し、回転塗
布法により有機シリカ膜１０６を形成し、ドライエッチ
ング法を用いて有機シリカ膜１０６とシリコン酸化膜１
０５とを同時にエッチバックして表面が平坦なシリコン
酸化膜１０５ａを形成し、プラズマＣＶＤ法によりシリ
コン酸化膜１０７を形成し、スルーホールを形成し、第
２アルミニウム配線１０８を形成する。
構造体の製造方法を提供する。 【構成】能動素子を有する半導体基板１０１上に、シリ
コン酸化膜１０２を介して第１アルミニウム配線１０３
を形成し、プラズマＣＶＤ法によりシリコン酸化膜１０
４を形成し、ＴＥＯＳとオゾン含有酸素ガスとを用いた
ＣＶＤ法によりシリコン酸化膜１０５を形成し、回転塗
布法により有機シリカ膜１０６を形成し、ドライエッチ
ング法を用いて有機シリカ膜１０６とシリコン酸化膜１
０５とを同時にエッチバックして表面が平坦なシリコン
酸化膜１０５ａを形成し、プラズマＣＶＤ法によりシリ
コン酸化膜１０７を形成し、スルーホールを形成し、第
２アルミニウム配線１０８を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の多層配線構
造体の製造方法に関し、特に層間絶縁膜の形成方法に関
する。
造体の製造方法に関し、特に層間絶縁膜の形成方法に関
する。
【０００２】
【従来の技術】従来、この種の多層配線は、以下の方法
により形成されていた。すなわち、図３に示すように、
能動素子を有する半導体基板３０１上に、化学気相成長
法により膜厚０．５μｍ程度のシリコン酸化膜３０２を
形成する。次に、第１の金属配線である第１アルミニウ
ム配線３０３を形成し、さらに、プラズマ化学気相成長
法により膜厚０．８μｍ程度のシリコン酸化膜３０４を
形成する。その後、フォトリソグラフィ技術を用いた公
知の方法でスルーホールを開口する。続いて、第２の金
属配線である第２アルミニウム配線３０８を形成する。
上記の手法を繰り返すことにより、多層配線構造体の形
成を行なう。
により形成されていた。すなわち、図３に示すように、
能動素子を有する半導体基板３０１上に、化学気相成長
法により膜厚０．５μｍ程度のシリコン酸化膜３０２を
形成する。次に、第１の金属配線である第１アルミニウ
ム配線３０３を形成し、さらに、プラズマ化学気相成長
法により膜厚０．８μｍ程度のシリコン酸化膜３０４を
形成する。その後、フォトリソグラフィ技術を用いた公
知の方法でスルーホールを開口する。続いて、第２の金
属配線である第２アルミニウム配線３０８を形成する。
上記の手法を繰り返すことにより、多層配線構造体の形
成を行なう。
【０００３】
【発明が解決しようとする課題】上述の従来の技術で形
成した多層配線構造体において、プラズマ化学気相成長
法により形成したシリコン酸化膜３０４の被覆性は悪
く、オーバーハング形状となる。このため配線間隔の小
さな部分においては、ボイド（空洞）３０９が発生す
る。さらに、シリコン酸化膜３０４の膜厚は段差底部よ
り段差上部の方が厚いため、その平坦性は極めて悪く、
上層の第２アルミニウム配線３０８を形成するとき、第
２アルミニウム配線のエッチング残り３１０が発生し、
容易に多層化が行なえない。さらに、スルーホール部で
の第２アルミニウム配線３０８の断切れなどが発生し、
歩留り，信頼性が低下するという問題があった。
成した多層配線構造体において、プラズマ化学気相成長
法により形成したシリコン酸化膜３０４の被覆性は悪
く、オーバーハング形状となる。このため配線間隔の小
さな部分においては、ボイド（空洞）３０９が発生す
る。さらに、シリコン酸化膜３０４の膜厚は段差底部よ
り段差上部の方が厚いため、その平坦性は極めて悪く、
上層の第２アルミニウム配線３０８を形成するとき、第
２アルミニウム配線のエッチング残り３１０が発生し、
容易に多層化が行なえない。さらに、スルーホール部で
の第２アルミニウム配線３０８の断切れなどが発生し、
歩留り，信頼性が低下するという問題があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置の多
層配線構造体の製造方法は、能動素子を有する半導体基
板上に、絶縁膜を介して第１の金属配線を形成する工程
と、プラズマ化学気相成長法により、第１のシリコン酸
化膜を形成する工程と、ＴＥＯＳとオゾン含有酸素ガス
とを用いた常圧化学気相成長法により、第２のシリコン
酸化膜を形成する工程と、回転塗布法により、有機塗布
膜を形成する工程と、ドライエッチング法を用いて、有
機塗布膜と第２のシリコン酸化膜とを同時にエッチバッ
クする工程と、プラズマ化学気相成長法により、第３の
シリコン酸化膜を形成する工程と、スルーホールを形成
する工程と、第２の金属配線を形成する工程と、を含ん
でいる。
層配線構造体の製造方法は、能動素子を有する半導体基
板上に、絶縁膜を介して第１の金属配線を形成する工程
と、プラズマ化学気相成長法により、第１のシリコン酸
化膜を形成する工程と、ＴＥＯＳとオゾン含有酸素ガス
とを用いた常圧化学気相成長法により、第２のシリコン
酸化膜を形成する工程と、回転塗布法により、有機塗布
膜を形成する工程と、ドライエッチング法を用いて、有
機塗布膜と第２のシリコン酸化膜とを同時にエッチバッ
クする工程と、プラズマ化学気相成長法により、第３の
シリコン酸化膜を形成する工程と、スルーホールを形成
する工程と、第２の金属配線を形成する工程と、を含ん
でいる。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】工程順の縦断面図である図１を参照する
と、本発明の第１の実施例では、まず、能動素子を有す
る半導体基板１０１上に、絶縁膜として化学気相成長法
（以下ＣＶＤ法と記す）により膜厚０．５μｍ程度のシ
リコン酸化膜１０２を形成する。次に、第１の金属配線
として、膜厚０．５μｍ程度の第１アルミニウム配線１
０３を形成する。続いて、第１のシリコン酸化膜とし
て、プラズマＣＶＤ法により膜厚０．３μｍ程度のシリ
コン酸化膜１０４を形成する。さらに、第２のシリコン
酸化膜として、ＴＥＯＳ（テトラエトキシシラン；Ｓｉ
（ＯＣ2 Ｈ5 ）4 ）とＯ3 含有Ｏ2 ガスとを用いた常圧
ＣＶＤ法により、膜厚０．８μｍ程度のシリコン酸化膜
１０５を形成する〔図１（ａ）〕。
と、本発明の第１の実施例では、まず、能動素子を有す
る半導体基板１０１上に、絶縁膜として化学気相成長法
（以下ＣＶＤ法と記す）により膜厚０．５μｍ程度のシ
リコン酸化膜１０２を形成する。次に、第１の金属配線
として、膜厚０．５μｍ程度の第１アルミニウム配線１
０３を形成する。続いて、第１のシリコン酸化膜とし
て、プラズマＣＶＤ法により膜厚０．３μｍ程度のシリ
コン酸化膜１０４を形成する。さらに、第２のシリコン
酸化膜として、ＴＥＯＳ（テトラエトキシシラン；Ｓｉ
（ＯＣ2 Ｈ5 ）4 ）とＯ3 含有Ｏ2 ガスとを用いた常圧
ＣＶＤ法により、膜厚０．８μｍ程度のシリコン酸化膜
１０５を形成する〔図１（ａ）〕。
【０００７】次に、主成分がＣＨ3 Ｓｉ（ＯＨ）3 で表
される有機シリカ塗布液を３０００回転／分で回転塗布
し、３００℃の窒素雰囲気で１時間の熱処理を行ない、
膜厚０．５μｍ程度の有機シリカ膜１０６を形成する
〔図１（ｂ）〕。
される有機シリカ塗布液を３０００回転／分で回転塗布
し、３００℃の窒素雰囲気で１時間の熱処理を行ない、
膜厚０．５μｍ程度の有機シリカ膜１０６を形成する
〔図１（ｂ）〕。
【０００８】次に、ＣＦ4 ガスを用いたドライエッチン
グを行ない、上記有機シリカ膜１０６とシリコン酸化膜
１０５とをエッチバックする。このとき、ドライエッチ
ングの選択辺は１：２である。第１アルミニウム配線１
０３上のシリコン酸化膜１０５の膜厚が約０．３μｍと
なるまでエッチバックを行ない、表面が平坦化されたシ
リコン酸化膜１０５ａを形成する。このとき、有機シリ
カ膜１０６は完全に除去される〔図１（ｃ）〕。
グを行ない、上記有機シリカ膜１０６とシリコン酸化膜
１０５とをエッチバックする。このとき、ドライエッチ
ングの選択辺は１：２である。第１アルミニウム配線１
０３上のシリコン酸化膜１０５の膜厚が約０．３μｍと
なるまでエッチバックを行ない、表面が平坦化されたシ
リコン酸化膜１０５ａを形成する。このとき、有機シリ
カ膜１０６は完全に除去される〔図１（ｃ）〕。
【０００９】続いて、第３のシリコン酸化膜として、プ
ラズマＣＶＤ法により、膜厚０．３μｍ程度のシリコン
酸化膜１０７を形成する〔図１（ｄ）〕。
ラズマＣＶＤ法により、膜厚０．３μｍ程度のシリコン
酸化膜１０７を形成する〔図１（ｄ）〕。
【００１０】次に、フォトリソグラフィ技術を用いた公
知の方法で、第１アルミニウム配線１０３に達するスル
ーホールをシリコン酸化膜１０７，１０５ａに開口す
る。続いて、第２の金属配線である第２アルミニウム配
線１０８を形成する。
知の方法で、第１アルミニウム配線１０３に達するスル
ーホールをシリコン酸化膜１０７，１０５ａに開口す
る。続いて、第２の金属配線である第２アルミニウム配
線１０８を形成する。
【００１１】上記の工程を繰り返すことにより、多層配
線構造体の形成を行なう。
線構造体の形成を行なう。
【００１２】本実施例では、第１をシリコン酸化膜とし
てプラズマＣＶＤ法により形成したシリコン酸化膜１０
４の膜厚は０．３μｍ程度としてあるが、０．２μｍ〜
０．５μｍの範囲であればよい。また、第２をシリコン
酸化膜としてＴＥＯＳとＯ3含有Ｏ2 ガスとを用いた常
圧ＣＶＤ法により形成したシリコン酸化膜１０５の膜厚
は０．８μｍ程度としてあるが、０．５μｍ〜１．０μ
ｍの範囲であればよい。さらに、第３をシリコン酸化膜
としてプラズマＣＶＤ法により形成したシリコン酸化膜
１０７の膜厚は０．３μｍ程度としてあるが、０．３μ
ｍ〜０．５μｍの範囲であればよい。
てプラズマＣＶＤ法により形成したシリコン酸化膜１０
４の膜厚は０．３μｍ程度としてあるが、０．２μｍ〜
０．５μｍの範囲であればよい。また、第２をシリコン
酸化膜としてＴＥＯＳとＯ3含有Ｏ2 ガスとを用いた常
圧ＣＶＤ法により形成したシリコン酸化膜１０５の膜厚
は０．８μｍ程度としてあるが、０．５μｍ〜１．０μ
ｍの範囲であればよい。さらに、第３をシリコン酸化膜
としてプラズマＣＶＤ法により形成したシリコン酸化膜
１０７の膜厚は０．３μｍ程度としてあるが、０．３μ
ｍ〜０．５μｍの範囲であればよい。
【００１３】また、本実施例では、金属配線としてアル
ミニウム配線１０３，１０８を用いたが、アルミニウム
合金，チタン合金，タングステン，金，多結晶シリコン
のうちの少なくとも１つからなる配線を用いても同様の
結果を得ることができる。
ミニウム配線１０３，１０８を用いたが、アルミニウム
合金，チタン合金，タングステン，金，多結晶シリコン
のうちの少なくとも１つからなる配線を用いても同様の
結果を得ることができる。
【００１４】工程順の縦断面図である図２を参照する
と、本発明の第２の実施例では、まず、能動素子を有す
る半導体基板２０１上に、絶縁膜としてＣＶＤ法により
膜厚０．５μｍ程度のシリコン酸化膜２０２を形成す
る。次に、第１の金属配線として、膜厚０．５μｍ程度
の第１アルミニウム配線２０３を形成する。続いて、第
１のシリコン酸化膜として、プラズマＣＶＤ法により膜
厚０．３μｍ程度のシリコン酸化膜２０４を形成する。
さらに、第２のシリコン酸化膜として、ＴＥＯＳとＯ3
含有Ｏ2 ガスとを用いた常圧ＣＶＤ法により、膜厚０．
５μｍ程度のシリコン酸化膜２０５を形成する〔図２
（ａ）〕。
と、本発明の第２の実施例では、まず、能動素子を有す
る半導体基板２０１上に、絶縁膜としてＣＶＤ法により
膜厚０．５μｍ程度のシリコン酸化膜２０２を形成す
る。次に、第１の金属配線として、膜厚０．５μｍ程度
の第１アルミニウム配線２０３を形成する。続いて、第
１のシリコン酸化膜として、プラズマＣＶＤ法により膜
厚０．３μｍ程度のシリコン酸化膜２０４を形成する。
さらに、第２のシリコン酸化膜として、ＴＥＯＳとＯ3
含有Ｏ2 ガスとを用いた常圧ＣＶＤ法により、膜厚０．
５μｍ程度のシリコン酸化膜２０５を形成する〔図２
（ａ）〕。
【００１５】次に、フォトレジスト膜を回転塗布し、続
いて、焼きしめを行ない、膜厚１．０μｍ程度のフォト
レジスト膜２０６を形成する〔図２（ｂ）〕。
いて、焼きしめを行ない、膜厚１．０μｍ程度のフォト
レジスト膜２０６を形成する〔図２（ｂ）〕。
【００１６】次に、ＣＦ4 ガスを用いたドライエッチン
グを行ない、上記フォトレジスト膜２０６とシリコン酸
化膜２０５とをエッチバックする。このとき、ドライエ
ッチングの選択辺は１：３である。第１アルミニウム配
線２０３上のシリコン酸化膜２０５の膜厚が約０．３μ
ｍとなるまでエッチバックを行ない、表面が平坦化され
たシリコン酸化膜２０５ａを形成する。このとき、フォ
トレジスト膜２０６は完全に除去される〔図２
（ｃ）〕。
グを行ない、上記フォトレジスト膜２０６とシリコン酸
化膜２０５とをエッチバックする。このとき、ドライエ
ッチングの選択辺は１：３である。第１アルミニウム配
線２０３上のシリコン酸化膜２０５の膜厚が約０．３μ
ｍとなるまでエッチバックを行ない、表面が平坦化され
たシリコン酸化膜２０５ａを形成する。このとき、フォ
トレジスト膜２０６は完全に除去される〔図２
（ｃ）〕。
【００１７】続いて、第３のシリコン酸化膜として、プ
ラズマＣＶＤ法により、膜厚０．３μｍ程度のシリコン
酸化膜２０７を形成する〔図２（ｄ）〕。
ラズマＣＶＤ法により、膜厚０．３μｍ程度のシリコン
酸化膜２０７を形成する〔図２（ｄ）〕。
【００１８】次に、フォトリソグラフィ技術を用いた公
知の方法で、第１アルミニウム配線２０３に達するスル
ーホールをシリコン酸化膜２０７，２０５ａに開口す
る。続いて、第２の金属配線である第２アルミニウム配
線２０８を形成する。
知の方法で、第１アルミニウム配線２０３に達するスル
ーホールをシリコン酸化膜２０７，２０５ａに開口す
る。続いて、第２の金属配線である第２アルミニウム配
線２０８を形成する。
【００１９】上記の工程を繰り返すことにより、多層配
線構造体の形成を行なう。
線構造体の形成を行なう。
【００２０】
【発明の効果】以上説明したように本発明は、半導体装
置の多層配線構造体の製造方法において、能動素子を有
する半導体基板上に、絶縁膜を介して第１の金属配線を
形成する工程と、プラズマ化学気相成長法により、第１
のシリコン酸化膜を形成する工程と、ＴＥＯＳとオゾン
含有酸素ガスとを用いた常圧化学気相成長法により、第
２のシリコン酸化膜を形成する工程と、回転塗布法によ
り、有機塗布膜を形成する工程と、ドライエッチング法
を用いて、有機塗布膜と第２のシリコン酸化膜とを同時
にエッチバックする工程と、プラズマ化学気相成長法に
より、第３のシリコン酸化膜を形成する工程と、スルー
ホールを形成する工程と、第２の金属配線を形成する工
程と、を含んでいる。このため、ボイドの発生は起ら
ず，かつ表面が平坦化された層間絶縁膜が得られ、この
層間絶縁膜の表面に形成する金属配線の断切れ，エッチ
ング残りは発生せず、歩留りも信頼性を著しく向上する
という効果を有している。
置の多層配線構造体の製造方法において、能動素子を有
する半導体基板上に、絶縁膜を介して第１の金属配線を
形成する工程と、プラズマ化学気相成長法により、第１
のシリコン酸化膜を形成する工程と、ＴＥＯＳとオゾン
含有酸素ガスとを用いた常圧化学気相成長法により、第
２のシリコン酸化膜を形成する工程と、回転塗布法によ
り、有機塗布膜を形成する工程と、ドライエッチング法
を用いて、有機塗布膜と第２のシリコン酸化膜とを同時
にエッチバックする工程と、プラズマ化学気相成長法に
より、第３のシリコン酸化膜を形成する工程と、スルー
ホールを形成する工程と、第２の金属配線を形成する工
程と、を含んでいる。このため、ボイドの発生は起ら
ず，かつ表面が平坦化された層間絶縁膜が得られ、この
層間絶縁膜の表面に形成する金属配線の断切れ，エッチ
ング残りは発生せず、歩留りも信頼性を著しく向上する
という効果を有している。
【図１】本発明の第１の実施例を説明するための工程順
の縦断面図である。
の縦断面図である。
【図２】本発明の第２の実施例を説明するための工程順
の縦断面図である。
の縦断面図である。
【図３】従来の半導体装置の多層配線構造体の製造方法
を説明するための縦断面図である。
を説明するための縦断面図である。
１０１，２０１，３０１ 半導体基板 １０２，２０２，３０２ シリコン酸化膜 １０３，２０３，３０３ 第１アルミニウム配線 １０４，２０４，３０４ シリコン酸化膜（第１のシ
リコン酸化膜） １０５，１０５ａ，２０５，２０５ａ シリコン酸化
膜（第２のシリコン酸化膜） １０６ 有機シリカ膜 １０７，２０７ シリコン酸化膜（第３のシリコン酸
化膜） １０８，２０８，３０８ 第２アルミニウム配線 ２０６ フォトレジスト膜 ３０９ ボイド ３１０ 第２アルミニウム配線のエッチング残り
リコン酸化膜） １０５，１０５ａ，２０５，２０５ａ シリコン酸化
膜（第２のシリコン酸化膜） １０６ 有機シリカ膜 １０７，２０７ シリコン酸化膜（第３のシリコン酸
化膜） １０８，２０８，３０８ 第２アルミニウム配線 ２０６ フォトレジスト膜 ３０９ ボイド ３１０ 第２アルミニウム配線のエッチング残り
Claims (2)
- 【請求項１】 能動素子を有する半導体基板上に、絶縁
膜を介して第１の金属配線を形成する工程と、 プラズマ化学気相成長法により、第１のシリコン酸化膜
を形成する工程と、 ＴＥＯＳとオゾン含有酸素ガスとを用いた常圧化学気相
成長法により、第２のシリコン酸化膜を形成する工程
と、 回転塗布法により、有機塗布膜を形成する工程と、 ドライエッチング法を用いて、前記有機塗布膜と前記第
２のシリコン酸化膜とを同時にエッチバックする工程
と、 プラズマ化学気相成長法により、第３のシリコン酸化膜
を形成する工程と、 スルーホールを形成する工程と、 第２の金属配線を形成する工程と、 を含むことを特徴とする半導体装置の多層配線構造体の
製造方法。 - 【請求項２】前記有機塗布膜と前記第２のシリコン酸化
膜とを同時にエッチバックする前記ドライエッチングに
おいて、前記第２のシリコン酸化膜のエッチングレート
が前記有機塗布膜のエッチングレートより高いことを特
徴とする請求項１記載の半導体装置の多層配線構造体の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP114792A JPH05206282A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の多層配線構造体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP114792A JPH05206282A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の多層配線構造体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206282A true JPH05206282A (ja) | 1993-08-13 |
Family
ID=11493332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP114792A Withdrawn JPH05206282A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の多層配線構造体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206282A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130847A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | 半導体装置およびその製造方法 |
| US6093637A (en) * | 1995-12-27 | 2000-07-25 | Nec Corporation | Method of making a multi-layer interconnection structure |
| KR100290745B1 (ko) * | 1998-10-22 | 2001-06-01 | 윤덕용 | 유기분자-실리카복합체박막을이용한전기광학소자및그제조방법 |
| KR100419878B1 (ko) * | 1997-12-11 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JP2006066505A (ja) * | 2004-08-25 | 2006-03-09 | Fujikura Ltd | 半導体装置およびこれを備えた電子機器 |
-
1992
- 1992-01-08 JP JP114792A patent/JPH05206282A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130847A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | 半導体装置およびその製造方法 |
| US6093637A (en) * | 1995-12-27 | 2000-07-25 | Nec Corporation | Method of making a multi-layer interconnection structure |
| KR100419878B1 (ko) * | 1997-12-11 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100290745B1 (ko) * | 1998-10-22 | 2001-06-01 | 윤덕용 | 유기분자-실리카복합체박막을이용한전기광학소자및그제조방법 |
| JP2006066505A (ja) * | 2004-08-25 | 2006-03-09 | Fujikura Ltd | 半導体装置およびこれを備えた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| JP3070450B2 (ja) | 多層配線形成法 | |
| JPH05243402A (ja) | 半導体装置の製造方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05121572A (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP3624823B2 (ja) | 半導体装置及びその製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |