JPH05109924A - 集積回路用パツケージ - Google Patents
集積回路用パツケージInfo
- Publication number
- JPH05109924A JPH05109924A JP3269333A JP26933391A JPH05109924A JP H05109924 A JPH05109924 A JP H05109924A JP 3269333 A JP3269333 A JP 3269333A JP 26933391 A JP26933391 A JP 26933391A JP H05109924 A JPH05109924 A JP H05109924A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- vertical direction
- pad
- conductor pad
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 信号配線の全線の各部に亘って、インピーダ
ンスを整える。 【構成】 ポリイミド多層配線層３の表面や裏面に設け
られる接続パット６の垂直方向内は、グランド層９が全
て削除される。これにより、接続パット６とグランド層
９との間に、キャパシタンスが発生せず、接続パット６
の垂直方向の信号配線８のインピーダンスの低下が防が
れる。
ンスを整える。 【構成】 ポリイミド多層配線層３の表面や裏面に設け
られる接続パット６の垂直方向内は、グランド層９が全
て削除される。これにより、接続パット６とグランド層
９との間に、キャパシタンスが発生せず、接続パット６
の垂直方向の信号配線８のインピーダンスの低下が防が
れる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁層を複数積層した
内部に、信号配線およびグランド層が形成された集積回
路用パッケージに関するものである。
内部に、信号配線およびグランド層が形成された集積回
路用パッケージに関するものである。
【０００２】
【従来の技術】例えば、セラミック基板の表面に搭載さ
れるポリイミド多層配線層は、薄いポリイミド樹脂によ
る絶縁層を複数積層したもので、内部に信号配線および
メッシュ状のグランド層等が形成される。この多層配線
層の内部に形成される信号配線は、信号の伝達特性を向
上させるために、インピーダンスを整合することが望ま
れる。そこで、従来では、信号配線をグランド配線で挟
むことにより、信号配線のインピーダンスの乱れを防い
でいた。
れるポリイミド多層配線層は、薄いポリイミド樹脂によ
る絶縁層を複数積層したもので、内部に信号配線および
メッシュ状のグランド層等が形成される。この多層配線
層の内部に形成される信号配線は、信号の伝達特性を向
上させるために、インピーダンスを整合することが望ま
れる。そこで、従来では、信号配線をグランド配線で挟
むことにより、信号配線のインピーダンスの乱れを防い
でいた。
【０００３】
【発明が解決しようとする課題】しかるに、本発明者
は、多層配線層の表面、裏面あるいは内部に、内寸が信
号配線幅の５倍以上の導体パッドが設けられると、導体
パッドとグランド層との間に、比較的大きな電気容量
（キャパシタンス）が発生し、このキャパシタンスが発
生した場所で、信号配線のインピーダンスが低下するこ
とを発見した。つまり、導体パッドの垂直方向に配され
る部分の信号配線は、インピーダンスが局部的に低下し
てしまう問題点を有していた。なお、導体パッドの内寸
が導体パッドの垂直方向内に存在する信号配線幅の５倍
未満の場合は、キャパシタンスの影響は小さく、信号配
線のインピーダンスの乱れは小さい。
は、多層配線層の表面、裏面あるいは内部に、内寸が信
号配線幅の５倍以上の導体パッドが設けられると、導体
パッドとグランド層との間に、比較的大きな電気容量
（キャパシタンス）が発生し、このキャパシタンスが発
生した場所で、信号配線のインピーダンスが低下するこ
とを発見した。つまり、導体パッドの垂直方向に配され
る部分の信号配線は、インピーダンスが局部的に低下し
てしまう問題点を有していた。なお、導体パッドの内寸
が導体パッドの垂直方向内に存在する信号配線幅の５倍
未満の場合は、キャパシタンスの影響は小さく、信号配
線のインピーダンスの乱れは小さい。
【０００４】
【発明の目的】本発明の目的は、信号配線の全線の各部
に亘って、インピーダンスを整えることのできる集積回
路用パッケージの提供にある。
に亘って、インピーダンスを整えることのできる集積回
路用パッケージの提供にある。
【０００５】
【課題を解決するための手段】本発明の集積回路用パッ
ケージは、次の技術的手段を採用した。集積回路用パッ
ケージは、信号配線層と、メッシュ状あるいは平面状に
形成されたグランド層を、絶縁層をはさんで、複数積層
した多層配線層を具備する。そして、前記多層配線層に
設けられる導体パッドの垂直方向内に存在する前記信号
配線の幅をＷとした時に、前記導体パッドの内寸が５Ｗ
以上の場合、前記導体パッドの垂直方向に存在する前記
グランド層の面積Ｇは、前記導体パッドの全周に亘る内
側の幅Ｗの面積Ｐ以下に設けられる。
ケージは、次の技術的手段を採用した。集積回路用パッ
ケージは、信号配線層と、メッシュ状あるいは平面状に
形成されたグランド層を、絶縁層をはさんで、複数積層
した多層配線層を具備する。そして、前記多層配線層に
設けられる導体パッドの垂直方向内に存在する前記信号
配線の幅をＷとした時に、前記導体パッドの内寸が５Ｗ
以上の場合、前記導体パッドの垂直方向に存在する前記
グランド層の面積Ｇは、前記導体パッドの全周に亘る内
側の幅Ｗの面積Ｐ以下に設けられる。
【０００６】なお、本発明は、次の技術を採用しうる。
導体パッドの周囲から前記幅Ｗを除いた面の垂直方向内
は、グランド層が削除されている。
導体パッドの周囲から前記幅Ｗを除いた面の垂直方向内
は、グランド層が削除されている。
【０００７】
【発明の作用】導体パッドの垂直方向内は、グランド層
が完全に、あるいは一部が削除されている。これによ
り、導体パッドとグランド層との間のキャパシタンスの
発生が、従来に比較して抑えられる。この結果、導体パ
ッドの面積の垂直方向における信号配線のインピータン
スの低下が防がれる。
が完全に、あるいは一部が削除されている。これによ
り、導体パッドとグランド層との間のキャパシタンスの
発生が、従来に比較して抑えられる。この結果、導体パ
ッドの面積の垂直方向における信号配線のインピータン
スの低下が防がれる。
【０００８】
【発明の効果】本発明の集積回路用パッケージは、上記
の作用で示したように、導体パッドの垂直方向における
信号配線のインピータンスの低下を防ぐことができるた
め、信号配線の全線の各部に亘って、インピーダンスを
整えることが可能となる。
の作用で示したように、導体パッドの垂直方向における
信号配線のインピータンスの低下を防ぐことができるた
め、信号配線の全線の各部に亘って、インピーダンスを
整えることが可能となる。
【０００９】
【実施例】次に、本発明の集積回路用パッケージを、図
に示す一実施例に基づき説明する。 〔実施例の構成〕図１ないし図３は本発明の実施例を示
すもので、図１は集積回路用パッケージの断面図、図２
はポリイミド多層配線層の要部断面図である。集積回路
用パッケージ１は、セラミック製絶縁基板２と、このセ
ラミック製絶縁基板２の表面に形成されたポリイミド多
層配線層３とを備え、このポリイミド多層配線層３の表
面に集積回路（図示しない）が搭載されるものである。
に示す一実施例に基づき説明する。 〔実施例の構成〕図１ないし図３は本発明の実施例を示
すもので、図１は集積回路用パッケージの断面図、図２
はポリイミド多層配線層の要部断面図である。集積回路
用パッケージ１は、セラミック製絶縁基板２と、このセ
ラミック製絶縁基板２の表面に形成されたポリイミド多
層配線層３とを備え、このポリイミド多層配線層３の表
面に集積回路（図示しない）が搭載されるものである。
【００１０】セラミック製絶縁基板２は、アルミナ、窒
化アルミニウム、ムライト等の絶縁性材料よりなる多層
配線基板である。具体的な一例を示すと、アルミナを主
原料として作成されたグリーンシートに基板配線４をプ
リントする。次いで、このグリーンシートを複数積層
し、加湿雰囲気の水素炉中で、高温焼成して形成されて
いる。セラミック製絶縁基板２の表面には、ポリイミド
多層配線層３の導体柱５と接続される導電性の接続パッ
ド６（本発明の導体パッド）が形成されている。この接
続パッド６は、セラミックの焼成による誤差が生じて
も、ポリイミド多層配線層３の導体柱５と確実に接続さ
れるように、大きく設けられている。なお、この接続パ
ッド６は、セラミック製絶縁基板２の内部の基板配線４
を介して、セラミック製絶縁基板２の周囲に形成された
リード接続用パッド７に電気的に接続されている。な
お、リード接続用パッド７には、外部リード（図示しな
い）がろう付け接合されるものである。
化アルミニウム、ムライト等の絶縁性材料よりなる多層
配線基板である。具体的な一例を示すと、アルミナを主
原料として作成されたグリーンシートに基板配線４をプ
リントする。次いで、このグリーンシートを複数積層
し、加湿雰囲気の水素炉中で、高温焼成して形成されて
いる。セラミック製絶縁基板２の表面には、ポリイミド
多層配線層３の導体柱５と接続される導電性の接続パッ
ド６（本発明の導体パッド）が形成されている。この接
続パッド６は、セラミックの焼成による誤差が生じて
も、ポリイミド多層配線層３の導体柱５と確実に接続さ
れるように、大きく設けられている。なお、この接続パ
ッド６は、セラミック製絶縁基板２の内部の基板配線４
を介して、セラミック製絶縁基板２の周囲に形成された
リード接続用パッド７に電気的に接続されている。な
お、リード接続用パッド７には、外部リード（図示しな
い）がろう付け接合されるものである。
【００１１】ポリイミド多層配線層３は、本発明の多層
配線層で、薄い低誘電率のポリイミド樹脂による絶縁層
３ａを、複数積層して形成したものである。ポリイミド
多層配線層３の各絶縁層３ａの表面には、信号の伝達を
行う信号配線８や、メッシュ状に形成されたグランド層
９が形成されている。信号配線８は、一端がポリイミド
多層配線層３を貫通する導体柱５に接続され、他端がポ
リイミド多層配線層３の表面に形成されたボンディング
パッド１０に接続される。なお、ボンディングパッド１
０も、本発明の導体パッドで、図示しないボンディング
ワイヤを介して、集積回路に接続される。また、グラン
ド層９は、図示しない部分において、グランド接地され
るものである。なお、信号配線８は、グランド層９の垂
直方向内に存在するように設けられている。これは、信
号配線８のインピーダンスを、上下のグランド層９で整
合するためである。また、グランド接地とは、ＡＣ接地
を意味し、グランド層９はグランド層としても電源層と
しても使用できる。
配線層で、薄い低誘電率のポリイミド樹脂による絶縁層
３ａを、複数積層して形成したものである。ポリイミド
多層配線層３の各絶縁層３ａの表面には、信号の伝達を
行う信号配線８や、メッシュ状に形成されたグランド層
９が形成されている。信号配線８は、一端がポリイミド
多層配線層３を貫通する導体柱５に接続され、他端がポ
リイミド多層配線層３の表面に形成されたボンディング
パッド１０に接続される。なお、ボンディングパッド１
０も、本発明の導体パッドで、図示しないボンディング
ワイヤを介して、集積回路に接続される。また、グラン
ド層９は、図示しない部分において、グランド接地され
るものである。なお、信号配線８は、グランド層９の垂
直方向内に存在するように設けられている。これは、信
号配線８のインピーダンスを、上下のグランド層９で整
合するためである。また、グランド接地とは、ＡＣ接地
を意味し、グランド層９はグランド層としても電源層と
しても使用できる。
【００１２】ポリイミド多層配線層３の表面または裏面
に設けられる接続パッド６やボンディングパッド１０な
ど、導体パッドの内寸が、導体パッドの垂直方向内の信
号配線幅Ｗの５倍以上ある場合（導体パッドの短辺が５
Ｗ以上の場合）、導体パッドの垂直方向内は、グランド
層９が全て削除されている（図２参照）。これにより、
接続パッド６やボンディングパッド１０などの導体パッ
ドの垂直方向にグランド層９は存在しない。つまり、導
体パッド（接続パッド６）の垂直方向のグランド層９の
面積は０となる。特許請求の範囲の記載に基づいて説明
すれば、導体パッドの垂直方向内の信号配線８の線幅
Ｗ、導体パッドの全周に亘る内側の幅Ｗの面積Ｐ（図２
の破線ハッチング部分参照）とした場合、導体パッドの
垂直方向内に存在するグランド層９の面積Ｇは、面積Ｐ
以下の０である。
に設けられる接続パッド６やボンディングパッド１０な
ど、導体パッドの内寸が、導体パッドの垂直方向内の信
号配線幅Ｗの５倍以上ある場合（導体パッドの短辺が５
Ｗ以上の場合）、導体パッドの垂直方向内は、グランド
層９が全て削除されている（図２参照）。これにより、
接続パッド６やボンディングパッド１０などの導体パッ
ドの垂直方向にグランド層９は存在しない。つまり、導
体パッド（接続パッド６）の垂直方向のグランド層９の
面積は０となる。特許請求の範囲の記載に基づいて説明
すれば、導体パッドの垂直方向内の信号配線８の線幅
Ｗ、導体パッドの全周に亘る内側の幅Ｗの面積Ｐ（図２
の破線ハッチング部分参照）とした場合、導体パッドの
垂直方向内に存在するグランド層９の面積Ｇは、面積Ｐ
以下の０である。
【００１３】〔実験例〕次に、上記構成のポリイミド多
層配線層３を作成し、接続パッド６の近傍におけるポリ
イミド多層配線層３内の信号配線８のインピーダンス
を、リード接続用パッド７からＴＤＲ法によって測定し
た。そして、その測定結果を、図３の実線イに示す。参
考に、導体パッド（接続パッド）の垂直方向内のグラン
ド層を削除していない、従来の構成のポリイミド多層配
線層（図示しない）を作成し、信号配線のインピーダン
スをＴＤＲ法によって測定し、その測定結果を、図３の
破線ロに示す。なお、図３の横軸は、時間（信号配線８
の位置）を示し、縦軸は信号配線８の反射電圧を示す。
なお、信号配線８のインピーダンスＺ0 は、次の式で算
出される。 Ｚ0 ＝Ｚin（１＋ρ）／（１−ρ） なお、ρ＝（反射電圧）／（入力電圧）、Ｚin；測定系
のインピーダンスである。また、測定器の入力パルス波
は、立ち上がり時間３５psec、入力パルス電圧２００ｍ
Ｖである。
層配線層３を作成し、接続パッド６の近傍におけるポリ
イミド多層配線層３内の信号配線８のインピーダンス
を、リード接続用パッド７からＴＤＲ法によって測定し
た。そして、その測定結果を、図３の実線イに示す。参
考に、導体パッド（接続パッド）の垂直方向内のグラン
ド層を削除していない、従来の構成のポリイミド多層配
線層（図示しない）を作成し、信号配線のインピーダン
スをＴＤＲ法によって測定し、その測定結果を、図３の
破線ロに示す。なお、図３の横軸は、時間（信号配線８
の位置）を示し、縦軸は信号配線８の反射電圧を示す。
なお、信号配線８のインピーダンスＺ0 は、次の式で算
出される。 Ｚ0 ＝Ｚin（１＋ρ）／（１−ρ） なお、ρ＝（反射電圧）／（入力電圧）、Ｚin；測定系
のインピーダンスである。また、測定器の入力パルス波
は、立ち上がり時間３５psec、入力パルス電圧２００ｍ
Ｖである。
【００１４】〔実施例の効果〕図３の破線ロに示すよう
に、導体パッド（接続パッド）の垂直方向内のグランド
層を削除していないものは（従来技術）、導体パッドの
垂直方向内に存在する信号配線（図３のＡに示す部分）
が、導体パッド（接続パッド）とグランド層とによるキ
ャパシタンスの影響で、インピーダンスが大きく低下す
る。これに対し、本発明を適用し、導体パッド（接続パ
ッド６）の垂直方向内のグランド層９を削除したもの
は、導体パッドの内寸が信号配線幅Ｗの５倍以上あって
も、導体パッド（接続パッド６）とグランド層９との間
にキャパシタンスが発生しない。このため、導体パッド
の垂直方向内に存在する信号配線８（図３のＡに示す部
分）は、図３の実線イに示すように、インピーダンスの
低下が抑えられ、希望するインピーダンスとすることが
できる。つまりり、ＴＤＲ波形の乱れも小さく、反射ノ
イズも大幅に低減される。このように、導体パッドの垂
直方向内のグランド層９を削除することによって、信号
配線８の全線に亘って、インピーダンスを整え、信号伝
達特性を向上させることが可能となる。
に、導体パッド（接続パッド）の垂直方向内のグランド
層を削除していないものは（従来技術）、導体パッドの
垂直方向内に存在する信号配線（図３のＡに示す部分）
が、導体パッド（接続パッド）とグランド層とによるキ
ャパシタンスの影響で、インピーダンスが大きく低下す
る。これに対し、本発明を適用し、導体パッド（接続パ
ッド６）の垂直方向内のグランド層９を削除したもの
は、導体パッドの内寸が信号配線幅Ｗの５倍以上あって
も、導体パッド（接続パッド６）とグランド層９との間
にキャパシタンスが発生しない。このため、導体パッド
の垂直方向内に存在する信号配線８（図３のＡに示す部
分）は、図３の実線イに示すように、インピーダンスの
低下が抑えられ、希望するインピーダンスとすることが
できる。つまりり、ＴＤＲ波形の乱れも小さく、反射ノ
イズも大幅に低減される。このように、導体パッドの垂
直方向内のグランド層９を削除することによって、信号
配線８の全線に亘って、インピーダンスを整え、信号伝
達特性を向上させることが可能となる。
【００１５】〔第２実施例〕図４は第２実施例を示すポ
リイミド多層配線層３の要部断面図である。上記の実施
例では、導体パッド（図面には接続パッド６を示す）の
垂直方向内のグランド層９を、全て削除した例を示した
が、本実施例は、接続パッド６の周囲の各辺から、信号
配線８の幅Ｗを除いた部分の垂直方向内のグランド層９
を全て削除し、グランド層９と接続パッド６との間で発
生するキャパシタンスの発生を誤差として認めたもので
ある。
リイミド多層配線層３の要部断面図である。上記の実施
例では、導体パッド（図面には接続パッド６を示す）の
垂直方向内のグランド層９を、全て削除した例を示した
が、本実施例は、接続パッド６の周囲の各辺から、信号
配線８の幅Ｗを除いた部分の垂直方向内のグランド層９
を全て削除し、グランド層９と接続パッド６との間で発
生するキャパシタンスの発生を誤差として認めたもので
ある。
【００１６】接続パッド６の垂直方向内の信号配線８の
幅Ｗ、接続パッド６の全周に亘る内側の幅Ｗの面積Ｐと
した場合、接続パッド６の垂直方向内に存在するグラン
ド層９の面積Ｇは、図４の破線ハッチングによって示す
ように、面積Ｐより小さくなる。
幅Ｗ、接続パッド６の全周に亘る内側の幅Ｗの面積Ｐと
した場合、接続パッド６の垂直方向内に存在するグラン
ド層９の面積Ｇは、図４の破線ハッチングによって示す
ように、面積Ｐより小さくなる。
【００１７】〔第３実施例〕図５は第３実施例を示すポ
リイミド多層配線層３の要部断面図である。本実施例
は、導体パッド（図面には接続パッド６を示す）の垂直
方向内のグランド層９の幅を、他の部分より狭く設け
て、接続パッド６の垂直方向内に存在するグランド層９
の面積Ｇを、接続パッド６の全周に亘る内側の幅Ｗの面
積Ｐより小さく設けたものである。
リイミド多層配線層３の要部断面図である。本実施例
は、導体パッド（図面には接続パッド６を示す）の垂直
方向内のグランド層９の幅を、他の部分より狭く設け
て、接続パッド６の垂直方向内に存在するグランド層９
の面積Ｇを、接続パッド６の全周に亘る内側の幅Ｗの面
積Ｐより小さく設けたものである。
【００１８】〔変形例〕上記の実施例では、ポリイミド
を複数積層したポリイミド多層配線層に、本発明を適用
した例を示したが、他の樹脂を積層した配線基板や、ガ
ラス材料を積層した基板、あるいはセラミック材料を積
層した基板など、他の基板に本発明を適用しても良い。
また、実施例に示した集積回路用パッケージの形態は、
発明を説明する一形態であって、集積回路用パッケージ
の形態によらず、絶縁層が積層された全ての集積回路用
パッケージに本発明を適用可能なものである。
を複数積層したポリイミド多層配線層に、本発明を適用
した例を示したが、他の樹脂を積層した配線基板や、ガ
ラス材料を積層した基板、あるいはセラミック材料を積
層した基板など、他の基板に本発明を適用しても良い。
また、実施例に示した集積回路用パッケージの形態は、
発明を説明する一形態であって、集積回路用パッケージ
の形態によらず、絶縁層が積層された全ての集積回路用
パッケージに本発明を適用可能なものである。
【図１】集積回路用パッケージの断面図である。
【図２】ポリイミド多層配線層の要部断面図である。
【図３】信号配線のインピーダンスを示すグラフであ
る。
る。
【図４】第２実施例を示すポリイミド多層配線層の要部
断面図である。
断面図である。
【図５】第３実施例を示すポリイミド多層配線層の要部
断面図である。
断面図である。
１ 集積回路用パッケージ ３ ポリイミド多層配線層（基板） ３ａ 絶縁層 ６ 接続パッド（導体パッド） ８ 信号配線 ９ グランド層 １０ ボンディングパッド（導体パッド）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 23/14 Ｒ
Claims (2)
- 【請求項１】 信号配線層と、メッシュ状あるいは平面
状に形成されたグランド層を、絶縁層をはさんで、複数
積層した多層配線層を具備する集積回路用パッケージに
おいて、 前記多層配線層に設けられる導体パッドの垂直方向内に
存在する前記信号配線の幅をＷとした時に、前記導体パ
ッドの内寸が５Ｗ以上の場合、 前記導体パッドの垂直方向に存在する前記グランド層の
面積Ｇは、 前記導体パッドの全周に亘る内側の幅Ｗの面積Ｐ以下に
設けられたことを特徴とする集積回路用パッケージ。 - 【請求項２】 前記多層配線層は、前記導体パッドの周
囲から前記幅Ｗを除いた面の垂直方向内に、前記グラン
ド層が削除された、請求項１の発明の集積回路用パッケ
ージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269333A JPH05109924A (ja) | 1991-10-17 | 1991-10-17 | 集積回路用パツケージ |
| US07/962,419 US5331204A (en) | 1991-10-17 | 1992-10-19 | Integrated circuit package in which impendance between signal pads and signal lines is matched by reducing the size of a ground plane |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269333A JPH05109924A (ja) | 1991-10-17 | 1991-10-17 | 集積回路用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109924A true JPH05109924A (ja) | 1993-04-30 |
Family
ID=17470907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269333A Pending JPH05109924A (ja) | 1991-10-17 | 1991-10-17 | 集積回路用パツケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5331204A (ja) |
| JP (1) | JPH05109924A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013952A (en) * | 1998-03-20 | 2000-01-11 | Lsi Logic Corporation | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices |
| EP0641034B1 (en) * | 1993-08-31 | 2000-03-29 | Motorola, Inc. | Interconnection structure for crosstalk reduction to improve off-chip selectivity |
| US6359234B1 (en) | 1999-06-25 | 2002-03-19 | Nec Corporation | Package substrate for mounting semiconductor chip with low impedance and semiconductor device having the same |
| JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461196A (en) * | 1992-12-02 | 1995-10-24 | Hughes Aircraft Company | Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls |
| US5442225A (en) * | 1993-08-13 | 1995-08-15 | Lsi Logic Corporation | Integrated circuit having interconnects with ringing suppressing elements |
| US5482897A (en) * | 1994-07-19 | 1996-01-09 | Lsi Logic Corporation | Integrated circuit with on-chip ground plane |
| US5471093A (en) * | 1994-10-28 | 1995-11-28 | Advanced Micro Devices, Inc. | Pseudo-low dielectric constant technology |
| JP2755239B2 (ja) * | 1995-11-25 | 1998-05-20 | 日本電気株式会社 | 半導体装置用パッケージ |
| JP3457123B2 (ja) * | 1995-12-07 | 2003-10-14 | 株式会社リコー | 半導体装置 |
| JP3565983B2 (ja) * | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
| JPH1197525A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| EP1113497A3 (en) * | 1999-12-29 | 2006-01-25 | Texas Instruments Incorporated | Semiconductor package with conductor impedance selected during assembly |
| JP2002111222A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 多層基板 |
| TWI286826B (en) * | 2001-12-28 | 2007-09-11 | Via Tech Inc | Semiconductor package substrate and process thereof |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| US7044657B2 (en) * | 2002-03-19 | 2006-05-16 | Finisar Corporation | Transistor outline package with exteriorly mounted resistors |
| US7254149B2 (en) | 2002-03-19 | 2007-08-07 | Finisar Corporation | Submount, pedestal, and bond wire assembly for a transistor outline package with reduced bond wire inductance |
| US6932518B2 (en) * | 2002-03-19 | 2005-08-23 | Finisar Corporation | Circuit board having traces with distinct transmission impedances |
| US7042067B2 (en) * | 2002-03-19 | 2006-05-09 | Finisar Corporation | Transmission line with integrated connection pads for circuit elements |
| US8569142B2 (en) * | 2003-11-28 | 2013-10-29 | Blackberry Limited | Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same |
| JPWO2005067359A1 (ja) * | 2003-12-26 | 2007-07-26 | 株式会社村田製作所 | セラミック多層基板 |
| CN1906715B (zh) * | 2004-12-20 | 2010-06-16 | 株式会社村田制作所 | 层压陶瓷电子元件及其制造方法 |
| US8629841B2 (en) * | 2008-04-30 | 2014-01-14 | Apple Inc. | Multi-touch sensor patterns and stack-ups |
| US20110079908A1 (en) * | 2009-10-06 | 2011-04-07 | Unisem Advanced Technologies Sdn. Bhd. | Stress buffer to protect device features |
| CN113939091B (zh) * | 2021-10-21 | 2023-08-18 | 苏州浪潮智能科技有限公司 | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 |
| CN115132686B (zh) * | 2022-06-28 | 2025-08-12 | 华进半导体封装先导技术研发中心有限公司 | 一种fcbga基板中的焊盘阻抗优化结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4705917A (en) * | 1985-08-27 | 1987-11-10 | Hughes Aircraft Company | Microelectronic package |
| US5008734A (en) * | 1989-12-20 | 1991-04-16 | National Semiconductor Corporation | Stadium-stepped package for an integrated circuit with air dielectric |
| US5198693A (en) * | 1992-02-05 | 1993-03-30 | International Business Machines Corporation | Aperture formation in aluminum circuit card for enhanced thermal dissipation |
-
1991
- 1991-10-17 JP JP3269333A patent/JPH05109924A/ja active Pending
-
1992
- 1992-10-19 US US07/962,419 patent/US5331204A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0641034B1 (en) * | 1993-08-31 | 2000-03-29 | Motorola, Inc. | Interconnection structure for crosstalk reduction to improve off-chip selectivity |
| US6013952A (en) * | 1998-03-20 | 2000-01-11 | Lsi Logic Corporation | Structure and method for measuring interface resistance in multiple interface contacts and via structures in semiconductor devices |
| US6359234B1 (en) | 1999-06-25 | 2002-03-19 | Nec Corporation | Package substrate for mounting semiconductor chip with low impedance and semiconductor device having the same |
| JP2004266180A (ja) * | 2003-03-04 | 2004-09-24 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5331204A (en) | 1994-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109924A (ja) | 集積回路用パツケージ | |
| JP3325351B2 (ja) | 半導体装置 | |
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| JPH06151245A (ja) | ノイズフィルタ | |
| JPH06151244A (ja) | ノイズフィルタ | |
| JPH10209580A (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| JP2000357960A (ja) | 高密度を有するボールグリッドアレイｒｃネットワーク | |
| JPH0653078A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JP2003283073A (ja) | 配線基板 | |
| JPH0653077A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JPH11163539A (ja) | 多層配線基板 | |
| JPH0525194B2 (ja) | ||
| JPH0137879B2 (ja) | ||
| US11430587B2 (en) | High frequency spiral termination | |
| EP0072644A2 (en) | Semiconductor chip carrier | |
| JP3796104B2 (ja) | 多層配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP2003283148A (ja) | 配線基板 | |
| JP6835674B2 (ja) | 検出素子搭載用基板、検出装置および検出モジュール | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP3752409B2 (ja) | 多層配線基板 | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JP2003283079A (ja) | セラミック配線基板 | |
| JP2908918B2 (ja) | 厚膜薄膜混成多層回路基板 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 |