JPH0510992A - 位相差計測装置 - Google Patents
位相差計測装置Info
- Publication number
- JPH0510992A JPH0510992A JP3166757A JP16675791A JPH0510992A JP H0510992 A JPH0510992 A JP H0510992A JP 3166757 A JP3166757 A JP 3166757A JP 16675791 A JP16675791 A JP 16675791A JP H0510992 A JPH0510992 A JP H0510992A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- counter
- reference clock
- circuit
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 被測定信号Ａ１，Ａ２の周波数に変動があっ
ても正確な測定ができる位相差計測装置を提供する。 【構成】 被測定信号Ａ１，Ａ２を各々波形整形器１，
２で矩形波Ｖ１，Ｖ２に変換し、排他的論理和をとって
位相差分のパルスＶ３を作る。Ｖ３を基準クロックパル
スでカウントする（第１のカウンタ７）。一方第２のカ
ウンタ８でＶ１を基準クロックパルスでカウントし、第
１のカウンタ７のカウンタ値を第２のカウンタ８のカウ
ンタ値で割って（割り算器２１）得た値が位相差であ
る。進み遅れ判別器１１は位相の進み遅れを判別し、信
号処理部９は上記位相差と位相の進み遅れとを位相差計
測値として出力する。
ても正確な測定ができる位相差計測装置を提供する。 【構成】 被測定信号Ａ１，Ａ２を各々波形整形器１，
２で矩形波Ｖ１，Ｖ２に変換し、排他的論理和をとって
位相差分のパルスＶ３を作る。Ｖ３を基準クロックパル
スでカウントする（第１のカウンタ７）。一方第２のカ
ウンタ８でＶ１を基準クロックパルスでカウントし、第
１のカウンタ７のカウンタ値を第２のカウンタ８のカウ
ンタ値で割って（割り算器２１）得た値が位相差であ
る。進み遅れ判別器１１は位相の進み遅れを判別し、信
号処理部９は上記位相差と位相の進み遅れとを位相差計
測値として出力する。
Description
【０００１】
【産業上の利用分野】本発明は位相差計測装置に関する
ものである。
ものである。
【０００２】
【従来の技術】従来の位相差計測装置の構成を図３に示
し、その測定原理を図３および図４に基づいて説明す
る。二つの被測定信号Ａ１，Ａ２をそれぞれ波形整形器
１２，１３に入力する。波形整形器１２，１３は入力信
号が正の時Ｈ（レベルがハイのこと、以下同様）を、負
の時Ｌ（レベルがロウのこと、以下同様）を出力するも
ので、被測定信号Ａ１，Ａ２はそれぞれＶ１，Ｖ２のよ
うに矩形波に変換される。排他的論理和回路１４と論理
積回路１５でＶ１，Ｖ２よりＡ１，Ａ２の位相差に相当
する位相差パルスＶ３を生成する。基準クロックパルス
発生器１９からの基準クロックパルスＣＫと位相差パル
スＶ３を論理積回路１６に入力し、その出力をカウンタ
１７に入力して位相差Ｖ３をデジタル値に変換する。カ
ウンタ１７による位相差のカウントはＶ１の立ち下がり
で終了するので、信号処理部１８ではＶ１の立ち下がり
後、カウンタ１７のカウント値を取り込み、ある比例定
数を掛けて位相差を算出し位相計測値とする。その後次
のカウント開始前にカウンタ１７をリセットする。位相
の進み遅れについてはＶ１よりＶ２が進んでいる時は
Ｈ、逆の時はＬを出力する進み遅れ判別器２０の出力信
号により信号処理部１８で判断し、位相差に正負符号を
付加する。図４は図３における各部の入力電圧，出力電
圧の波形を示している。
し、その測定原理を図３および図４に基づいて説明す
る。二つの被測定信号Ａ１，Ａ２をそれぞれ波形整形器
１２，１３に入力する。波形整形器１２，１３は入力信
号が正の時Ｈ（レベルがハイのこと、以下同様）を、負
の時Ｌ（レベルがロウのこと、以下同様）を出力するも
ので、被測定信号Ａ１，Ａ２はそれぞれＶ１，Ｖ２のよ
うに矩形波に変換される。排他的論理和回路１４と論理
積回路１５でＶ１，Ｖ２よりＡ１，Ａ２の位相差に相当
する位相差パルスＶ３を生成する。基準クロックパルス
発生器１９からの基準クロックパルスＣＫと位相差パル
スＶ３を論理積回路１６に入力し、その出力をカウンタ
１７に入力して位相差Ｖ３をデジタル値に変換する。カ
ウンタ１７による位相差のカウントはＶ１の立ち下がり
で終了するので、信号処理部１８ではＶ１の立ち下がり
後、カウンタ１７のカウント値を取り込み、ある比例定
数を掛けて位相差を算出し位相計測値とする。その後次
のカウント開始前にカウンタ１７をリセットする。位相
の進み遅れについてはＶ１よりＶ２が進んでいる時は
Ｈ、逆の時はＬを出力する進み遅れ判別器２０の出力信
号により信号処理部１８で判断し、位相差に正負符号を
付加する。図４は図３における各部の入力電圧，出力電
圧の波形を示している。
【０００３】
【発明が解決しようとする課題】従来の位相差計測装置
では、二つの被測定信号の位相差のずれの時間幅を基準
クロックパルスでカウントすることにより計測を行って
いたので、固定の周波数でしか計測できなかった。ま
た、被測定信号の周波数が変動する場合は計測誤差を生
じていた。
では、二つの被測定信号の位相差のずれの時間幅を基準
クロックパルスでカウントすることにより計測を行って
いたので、固定の周波数でしか計測できなかった。ま
た、被測定信号の周波数が変動する場合は計測誤差を生
じていた。
【０００４】本発明は計測周波数の制限をなくし、被測
定信号の周波数が変動しても誤差を生じることなく計測
可能な位相差計測装置を提供することを目的としてい
る。
定信号の周波数が変動しても誤差を生じることなく計測
可能な位相差計測装置を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の位相差計測装置は、第１および第２の交流
入力を矩形波Ｖ１およびＶ２に変換する第１および第２
の波形整形器と、このＶ１とＶ２を入力とする排他的論
理和回路と、この排他的論理和回路の出力とＶ１を入力
としてＶ１とＶ２の位相差Ｖ３を出力する第１の論理積
回路と、基準クロックパルス発生器と、基準クロックパ
ルスとＶ３を入力としてＶ３の期間に含まれる基準クロ
ックパルスを出力する第２の論理積回路と、この第２の
論理積回路から出力された基準クロックパルスをカウン
トする第１のカウンタと、基準クロックパルスとＶ１を
入力としてＶ１の期間に含まれる基準クロックパルスを
出力する第３の論理積回路と、この第３の論理積回路か
ら出力された基準クロックパルスをカウントする第２の
カウンタと、上記第１のカウンタのカウント値を第２の
カウンタのカウント値で割った値を出力する割り算器
と、上記第１および第２のカウンタを１周期ごとにリセ
ットする手段と、Ｖ１とＶ２を入力とし両者の進み遅れ
の関係を符号で出力する進み遅れ判別器とを備え、上記
割り算器の出力および進み遅れ判別器の出力を第１およ
び第２の交流入力の位相差計測値として出力している。
に、本発明の位相差計測装置は、第１および第２の交流
入力を矩形波Ｖ１およびＶ２に変換する第１および第２
の波形整形器と、このＶ１とＶ２を入力とする排他的論
理和回路と、この排他的論理和回路の出力とＶ１を入力
としてＶ１とＶ２の位相差Ｖ３を出力する第１の論理積
回路と、基準クロックパルス発生器と、基準クロックパ
ルスとＶ３を入力としてＶ３の期間に含まれる基準クロ
ックパルスを出力する第２の論理積回路と、この第２の
論理積回路から出力された基準クロックパルスをカウン
トする第１のカウンタと、基準クロックパルスとＶ１を
入力としてＶ１の期間に含まれる基準クロックパルスを
出力する第３の論理積回路と、この第３の論理積回路か
ら出力された基準クロックパルスをカウントする第２の
カウンタと、上記第１のカウンタのカウント値を第２の
カウンタのカウント値で割った値を出力する割り算器
と、上記第１および第２のカウンタを１周期ごとにリセ
ットする手段と、Ｖ１とＶ２を入力とし両者の進み遅れ
の関係を符号で出力する進み遅れ判別器とを備え、上記
割り算器の出力および進み遅れ判別器の出力を第１およ
び第２の交流入力の位相差計測値として出力している。
【０００６】
【作用】本発明は上記した構成で、二つのカウント値の
割り算で位相差を求めるので、被測定周波数が変動して
も測定誤差を生じない。
割り算で位相差を求めるので、被測定周波数が変動して
も測定誤差を生じない。
【０００７】
【実施例】以下、本発明の実施例を図１，図２に沿って
詳細に説明する。二つの被測定信号Ａ１，Ａ２をそれぞ
れ第１および第２の波形整形器１，２に入力する。波形
整形器１，２は入力信号が正の時Ｈを、負の時Ｌを出力
するもので、被測定信号Ａ１，Ａ２はそれぞれＶ１，Ｖ
２のように矩形波に変換される。排他的論理和回路３と
第１の論理積回路４でＶ１，Ｖ２よりＡ１，Ａ２の位相
差に相当する位相差パルスＶ３を生成する。基準クロッ
クパルス発生器１０からの基準クロックパルスＣＫと位
相差パルスＶ３を第２の論理積回路５に入力しその出力
を第１のカウンタ７に入力して位相差Ｖ３をデジタル値
Ｖ７に変換する。一方波形整形器１の出力Ｖ１と基準ク
ロックパルスＣＫを第３の論理積回路６に入力しその出
力を第２のカウンタ８に入力してＶ１のパルス幅をデジ
タル値Ｖ８に変換する。割り算器２１は第１のカウンタ
７のカウント値Ｖ７を第２のカウンタ８のカウント値Ｖ
８で割り位相差の半周期（１８０°）に対する比率を求
める。カウンタ７，８のカウントはＶ１の立ち下がり時
点で終了するので、信号処理部９ではＶ１の立ち下がり
後、割り算器２１の出力値（Ｖ７／Ｖ８）を取り込み、
以下に示す演算によって位相差を算出し位相計測値とす
る。
詳細に説明する。二つの被測定信号Ａ１，Ａ２をそれぞ
れ第１および第２の波形整形器１，２に入力する。波形
整形器１，２は入力信号が正の時Ｈを、負の時Ｌを出力
するもので、被測定信号Ａ１，Ａ２はそれぞれＶ１，Ｖ
２のように矩形波に変換される。排他的論理和回路３と
第１の論理積回路４でＶ１，Ｖ２よりＡ１，Ａ２の位相
差に相当する位相差パルスＶ３を生成する。基準クロッ
クパルス発生器１０からの基準クロックパルスＣＫと位
相差パルスＶ３を第２の論理積回路５に入力しその出力
を第１のカウンタ７に入力して位相差Ｖ３をデジタル値
Ｖ７に変換する。一方波形整形器１の出力Ｖ１と基準ク
ロックパルスＣＫを第３の論理積回路６に入力しその出
力を第２のカウンタ８に入力してＶ１のパルス幅をデジ
タル値Ｖ８に変換する。割り算器２１は第１のカウンタ
７のカウント値Ｖ７を第２のカウンタ８のカウント値Ｖ
８で割り位相差の半周期（１８０°）に対する比率を求
める。カウンタ７，８のカウントはＶ１の立ち下がり時
点で終了するので、信号処理部９ではＶ１の立ち下がり
後、割り算器２１の出力値（Ｖ７／Ｖ８）を取り込み、
以下に示す演算によって位相差を算出し位相計測値とす
る。
【０００８】位相差（°）＝１８０°×Ｖ７／Ｖ８ その後次のカウント開始前にカウンタ７，８をリセット
する。位相の進み遅れについては、Ｖ１よりＶ２が進ん
でいる時はＨ、逆の時はＬを出力する進み遅れ判別器１
１の出力信号により信号処理部９で判断し、位相差に正
負符号を付加する。また上記信号処理部９の構成の一例
としてはハードウェアをマイクロコンピュータにて構成
し上記処理をソフトウェアによって行うようにしてもよ
い。図２は図１における各部の入力電圧，出力電圧の波
形の時間的経過を示すものである。
する。位相の進み遅れについては、Ｖ１よりＶ２が進ん
でいる時はＨ、逆の時はＬを出力する進み遅れ判別器１
１の出力信号により信号処理部９で判断し、位相差に正
負符号を付加する。また上記信号処理部９の構成の一例
としてはハードウェアをマイクロコンピュータにて構成
し上記処理をソフトウェアによって行うようにしてもよ
い。図２は図１における各部の入力電圧，出力電圧の波
形の時間的経過を示すものである。
【０００９】なお、被測定信号の位相差の変動や被測定
信号のノイズ等により測定値が安定しない場合は毎回の
位相差の平均値を求めて位相計測値としてもよい。
信号のノイズ等により測定値が安定しない場合は毎回の
位相差の平均値を求めて位相計測値としてもよい。
【００１０】
【発明の効果】以上のように本発明によれば、位相差を
被測定周波数に無関係に計測することができ、また被測
定周波数が変動しても測定誤差を生じない位相差計測装
置を提供することができる。
被測定周波数に無関係に計測することができ、また被測
定周波数が変動しても測定誤差を生じない位相差計測装
置を提供することができる。
【図１】本発明の位相差計測装置の構成を示すブロック
図
図
【図２】本発明の位相差計測装置の動作を説明するタイ
ミングチャート
ミングチャート
【図３】従来の位相差計測装置の構成を示すブロック図
【図４】従来の位相差計測装置の動作を説明するタイミ
ングチャート
ングチャート
１ 第１の波形整形器 ２ 第２の波形整形器 ３ 排他的論理和回路 ４ 第１の論理積回路 ５ 第２の論理積回路 ６ 第３の論理積回路 ７ 第１のカウンタ ８ 第２のカウンタ ９ 信号処理部（カウンタをリセットする手段） １０ 基準クロックパルス発生器 １１ 進み遅れ判別器 ２１ 割り算器 Ａ１ 第１の交流入力 Ａ２ 第２の交流入力
Claims (1)
- 【特許請求の範囲】 【請求項１】第１および第２の交流入力を矩形波Ｖ１お
よびＶ２に変換する第１および第２の波形整形器と、こ
のＶ１とＶ２を入力とする排他的論理和回路と、この排
他的論理和回路の出力とＶ１を入力としてＶ１とＶ２の
位相差Ｖ３を出力する第１の論理積回路と、基準クロッ
クパルス発生器と、基準クロックパルスとＶ３を入力と
してＶ３の期間に含まれる基準クロックパルスを出力す
る第２の論理積回路と、この第２の論理積回路から出力
された基準クロックパルスをカウントする第１のカウン
タと、基準クロックパルスとＶ１を入力としてＶ１の期
間に含まれる基準クロックパルスを出力する第３の論理
積回路と、この第３の論理積回路から出力された基準ク
ロックパルスをカウントする第２のカウンタと、上記第
１のカウンタのカウント値を第２のカウンタのカウント
値で割った値を出力する割り算器と、上記第１および第
２のカウンタを１周期ごとにリセットする手段と、Ｖ１
とＶ２を入力とし両者の進み遅れの関係を符号で出力す
る進み遅れ判別器とを備え、上記割り算器の出力および
進み遅れ判別器の出力を第１および第２の交流入力の位
相差計測値として出力する位相差計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166757A JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166757A JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0510992A true JPH0510992A (ja) | 1993-01-19 |
| JP3055225B2 JP3055225B2 (ja) | 2000-06-26 |
Family
ID=15837163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166757A Expired - Fee Related JP3055225B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055225B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
| JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
| JP2011066629A (ja) * | 2009-09-16 | 2011-03-31 | Internatl Business Mach Corp <Ibm> | 直交変調器または直交復調器においてｉデータクロックとｑデータクロックとの位相ずれを検出して位相を合わせる方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5149767A (ja) * | 1974-10-28 | 1976-04-30 | Nissin Electric Co Ltd | Isokei |
| JPS5163665A (ja) * | 1974-11-30 | 1976-06-02 | Matsushita Electric Industrial Co Ltd |
-
1991
- 1991-07-08 JP JP3166757A patent/JP3055225B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5149767A (ja) * | 1974-10-28 | 1976-04-30 | Nissin Electric Co Ltd | Isokei |
| JPS5163665A (ja) * | 1974-11-30 | 1976-06-02 | Matsushita Electric Industrial Co Ltd |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
| JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
| JP2011066629A (ja) * | 2009-09-16 | 2011-03-31 | Internatl Business Mach Corp <Ibm> | 直交変調器または直交復調器においてｉデータクロックとｑデータクロックとの位相ずれを検出して位相を合わせる方法 |
| US8289087B2 (en) | 2009-09-16 | 2012-10-16 | International Business Machines Corporation | Method for detecting and correcting phase shift between I data clock in Q data clock in quadrature modulator or quadrature demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3055225B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050747A (en) | Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member | |
| JPS6025745B2 (ja) | 電力測定方法 | |
| CN113092858A (zh) | 一种基于时频信息测量的高精度频标比对系统及比对方法 | |
| JPH08211165A (ja) | パルス持続時間測定装置 | |
| JP3055225B2 (ja) | 位相差計測装置 | |
| JPH06138230A (ja) | 測距装置 | |
| US3924183A (en) | Frequency measurement by coincidence detection with standard frequency | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JP3052441B2 (ja) | 位相差計測装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP3516778B2 (ja) | 半導体試験装置における周波数測定方法 | |
| JPH01182784A (ja) | レーザドップラ速度計 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JPS62254069A (ja) | 電力変換装置の電圧，電流検出方式 | |
| SU849091A1 (ru) | Частотомер мгновенных значений | |
| JP2550987B2 (ja) | 信号勾配測定器 | |
| JP2517376B2 (ja) | 時間計測装置 | |
| JPH0318950Y2 (ja) | ||
| SU1150577A1 (ru) | Способ измерени времени переключени | |
| SU464858A1 (ru) | Цифровой фазовый измеритель | |
| JPS59214920A (ja) | パルス周波数演算方式 | |
| JPH04320974A (ja) | パルス幅計測装置 | |
| SU883776A1 (ru) | Способ измерени отношени частот двух сигналов и устройство дл его осуществлени | |
| SU1420546A1 (ru) | Цифровой фазометр | |
| JP2776325B2 (ja) | デューティ計測回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |