JPH05109975A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH05109975A
JPH05109975A JP3264522A JP26452291A JPH05109975A JP H05109975 A JPH05109975 A JP H05109975A JP 3264522 A JP3264522 A JP 3264522A JP 26452291 A JP26452291 A JP 26452291A JP H05109975 A JPH05109975 A JP H05109975A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3264522A
Other languages
English (en)
Inventor
Ryuji Kono
竜治 河野
Asao Nishimura
朝雄 西村
Akihiro Yaguchi
昭弘 矢口
Maya Obata
まや 小幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3264522A priority Critical patent/JPH05109975A/ja
Publication of JPH05109975A publication Critical patent/JPH05109975A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】メモリーパッケージに代表される樹脂封止型半
導体装置の記憶容量の大型化，製造工程の簡略化をはか
る。 【構成】一枚目の半導体素子の回路形成面上に、絶縁部
材を介して、同半導体素子の電極パッドが露出する形状
の接合板、もしくは、リードの集合体を接合し、電気接
続を終えた後、その上面に絶縁部材を介して半導体素子
を搭載，接合，電気接続し、樹脂で封止する。 【効果】半導体素子間のすき間寸法を決定する接合板と
その両面の絶縁部材の厚さの和がワイヤのループ高さ以
上となるので、通常の電気接続が行え、その結果とし
て、複数の同一な半導体素子が同一の方向に内蔵でき目
的が達成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
係り、特に、内部に複数の半導体素子を内蔵した大容量
メモリーパッケージに代表される樹脂封止型半導体装置
に関する。
【０００２】
【従来の技術】メモリーパッケージなどの樹脂封止型半
導体装置では、顧客の要求から年々記憶容量の増加が進
み、これに伴って半導体素子ルールの微細化が進んでい
る。例えば６４ＭＤＲＡＭ(６４Mbit Dynamic Random A
ccess Memory）ではルールが０.３μｍ となり、微細化
の限界に近づいたといわれている。従って今後、これ以
上の高密度パッケージを得るには装置内に複数の半導体
素子を内蔵することが有効となる。このための手段とし
て、これまでに以下のものをはじめ多数提案され、公知
となっている。
【０００３】（１）特開平1−295454 号公報：大きさの
異なる二枚の半導体素子を、大きい方を下にしてリード
フレーム上に搭載し、ワイヤを用いてリードと半導体素
子との電気接続を行う。
【０００４】（２）特開平2−2658 号公報：リードフレ
ームの両面に半導体素子の非回路形成面を接合し、ワイ
ヤを用いて両面より各々電気接続を行う。
【０００５】（３）日経マイクロデバイス１９９１年４
月号ｐ．８０：半導体素子の非回路形成面どうしを重ね
合わせ、ＴＡＢ（Tape Automated Bond−ing）を用いて
電気接続を行う。
【０００６】
【発明が解決しようとする課題】上記（１）〜（３）
は、それぞれ以下のような問題点、すなわち、本発明が
解決すべき課題があった。
【０００７】（１）パッケージ外形寸法の制約の厳しい
メモリーパッケージの場合、半導体素子の外形寸法の小
型化は非常に重要な課題であり、したがって二枚の半導
体素子の大きさを変えることは、必ずどちらかにむだな
エリアが生じることになる。このことからメモリーパッ
ケージでは、複数の同一半導体素子が内蔵できることが
望ましい。
【０００８】（２）リードフレームの両面に半導体素子
の非回路形成面を接合することで、その両面よりワイヤ
ボンディングを行うことが必要となり、そのためリード
フレームを裏返す工程が必要となる、また裏返すことで
下側になった面のワイヤがつぶれるなどの不都合が生じ
る恐れがある。したがって、ワイヤボンディングはいず
れの半導体素子に対しても同一の方向より行われること
が望ましい。
【０００９】（３）半導体素子とリードとの電気接続に
ＴＡＢを用いることは、製造コストの面でワイヤボンデ
ィングに比べて非常に不利であり、できるかぎり避ける
必要がある。
【００１０】
【課題を解決するための手段】上記課題は、以下のよう
な手段により達成される。
【００１１】（ａ）一枚目の半導体素子の回路形成面に
絶縁部材を介して、リードフレーム中に構成された接合
板を接合し、所定のワイヤボンディングを行い、同接合
板の反対面に絶縁部材を介して二枚目の半導体素子の非
回路形成面を接合し、再度所定のワイヤボンディングを
行い、それらを樹脂で封止，成形して樹脂封止型半導体
装置を得る。
【００１２】（ｂ）一枚目の半導体素子の回路形成面
に、絶縁部材を介してリードの集合体の内端部を接合
し、所定のワイヤボンディングを行い、同リードの反対
面に絶縁部材を介して二枚目の半導体素子の非回路形成
面を接合し、同半導体素子の回路形成面に絶縁部材を介
してリードの集合体を接合し、再度所定のワイヤボンデ
ィングを行い、両者の対応するリードどうしを電気的に
接続し、それらを樹脂で封止，成形して樹脂封止型半導
体装置を得る。あるいは、二枚の半導体素子は各々その
回路形成面に絶縁部材を介してリードの集合体の内端部
を接合し、各々所定のワイヤボンディングを行い、その
状態の両者を重ね合わせ、対応するリードどうしを電気
的に接続し、それらを樹脂で封止，成形して樹脂封止型
半導体装置を得る。
【００１３】（ｃ）（ｂ）と同様の製造方法により、三
枚以上の半導体素子を内蔵した樹脂封止型半導体装置を
得る。
【００１４】
【作用】本発明は、上記（ａ）〜（ｃ）に対応してそれ
ぞれ次のように作用する。
【００１５】（ａ）接合板は、半導体素子の周縁部に設
けられた電極パッドを覆わない格好とすることで、接合
板を一枚目の半導体素子の回路形成面に接合した状態で
もワイヤボンディングが行え、しかも接合板とその両面
の絶縁部材を合わせた厚さはワイヤのループ高さよりも
大きくなるので、二枚目の半導体素子をその上部に搭載
してもワイヤに干渉することはない。従って本発明によ
って、同一な二枚の半導体素子を、同一方向に内蔵し
た、大容量の樹脂封止型半導体装置が得られる。
【００１６】（ｂ）所定の形状をなしたリードの集合体
と、一枚目の半導体素子の中央部長手方向に沿って設け
られた電極パッド群は、同半導体素子の回路形成面上で
電気接続されるが、同リードとその両面の絶縁部材を合
わせた厚さはワイヤのループ高さよりも大きくなるの
で、（ａ）同様に二枚目の半導体素子をその上部に搭載
してもワイヤに干渉することはない。従って本方法によ
っても（ａ）同様同一な二枚の半導体素子を、同一方向
に内蔵した、大容量の樹脂封止型半導体装置が得られ
る。
【００１７】（ｃ）各々の半導体素子とそれに対応する
リードは、（ｂ）同様の作用によって、順次、積層され
るので、本方法によって同一な複数枚の半導体素子を内
蔵した、大容量の樹脂封止型半導体装置が得られる。
【００１８】
【実施例】以下、本発明の実施例を、図を用いて説明す
る。
【００１９】図１は本発明の第一実施例である樹脂封止
型半導体装置の断面を示したものである。以下に製造方
法を述べる。まず回路形成面を上にした半導体素子１ａ
が載置された状態で、電極パッド１ａｐが露出するよ
う、半導体素子１ａよりも寸法が小さく、かつ、両面に
絶縁部材５を備えた接合板２と、リード３の集合体を備
えたリードフレームを搭載，接合し、ワイヤ４で半導体
素子１ａとリード３との電気接続（ワイヤボンディン
グ）を行う。その後、接合板２の上部より半導体素子１
ｂを回路形成面を上にして搭載，接合し、リード３との
電気接続を行う。この状態となったものを樹脂６にて封
止し、リード３の不要部分を切断し、成形する。なお、
ここで用いる絶縁部材５は、一般に両面に接着剤の塗布
された厚さ１００μｍ程度のフィルムが用いられるが、
その他にエポキシ系の接着剤を用いてもよい。
【００２０】図２は同実施例に用いるリードフレームの
一部を示したもので、鎖線Ａ，Ｂ，Ｃはそれぞれ絶縁部
材５，半導体素子１ａ（１ｂ），樹脂６の輪郭を示して
いる。先の説明の通り電極パッド１ａｐは鎖線Ｂ，Ｃの
間に設けられる。なお、この図のように接合板２の全面
にわたって絶縁部材５を介在させることによって、絶縁
部材５の接着層内部に気泡が発生するなど信頼性が低下
する恐れがある場合には、絶縁部材を分割し、必要最小
限の面積となるようにするとよい。
【００２１】図３は本発明の第二実施例のリードフレー
ムの一部を示したもので、前実施例の接合板２の代わり
に電気的に無効なリードを設けたものである。
【００２２】メモリーパッケージなどの樹脂封止型半導
体装置では、通常、プリント基板にはんだ付けする際、
リフローという方式がとられることが多い。これは装置
全体が２３０〜２４０℃程度の高温にさらされるもの
で、樹脂６に含まれる大気水分が許容値を超えたり、装
置内部に絶縁フィルムなどの膨張しやすい部材が含まれ
ていたり、部材間のはく離が生じたりするとすると、こ
のとき樹脂６にクラックが生じる場合がある。
【００２３】本実施例により絶縁部材（フィルム）の面
積を小さくできると同時に、半導体素子１ａ（１ｂ）
に、直接、樹脂６が付着する面積が増加して接着強度が
向上するため、クラックを防止する効果がある。
【００２４】図４は本発明の第三実施例である樹脂封止
型半導体装置の断面を示したものである。リード３の樹
脂６中に内蔵された部分（内部リード）には段差を設け
てあり、半導体素子１ａ，１ｂとはそれぞれ別の段差部
でワイヤボンディングを行っている。第一実施例を用い
た場合に、ワイヤ４が半導体素子のコーナ部と接触する
恐れがある場合にはこのような手段をとるとよい。なお
内部リードは必ずしも図示のように直角に曲げる必要は
なく、効果が得られる程度の最小限の段差があればよ
い。なお図中のバスバー３ａｇは電源供給、もしくは接
地用の共通リードである。
【００２５】図５は本発明の第四実施例である樹脂封止
型半導体装置の断面を示したものである。以下に製造方
法を述べる。まず回路形成面を上にした半導体装置１ａ
が載置された状態で、電極パッド１ａｐが露出するよう
な形状をなし、かつ、両面に絶縁部材５を備えたリード
３ａの集合体を持つリードフレームを搭載，接合し、ワ
イヤ４で半導体素子１ａとリード３ａとの電気接続を行
う。その後、リード３ａの上部より回路形成面を上にし
た半導体素子１ｂと、リード３ｂの集合体を持つリード
フレームを搭載，接合し、ワイヤ４にて半導体素子１ｂ
とリード３ｂとの電気接続を行う。そしてリード３ａと
３ｂとを電気的に接合し、リード３ｂを切断，成形し、
これらを樹脂６にて封止し、リード３ａの不要部分を切
断して成形する。あるいは別の製造方法として、半導体
素子１ａ，１ｂそれぞれについてあらかじめ電気接続を
行い、後にその状態の両者を積層，接合しても良い。図
中のＦ部は、他に比べて樹脂封止工程での樹脂６の流路
が小さいが、通常樹脂流動性については特に問題は生じ
ない。しかし、例えばリード３のピッチが微細、あるい
は形状が複雑な製品の場合には、場合によってこの部分
に樹脂６が流入しなくなる可能性があるので、あらかじ
めこの部分をシリコーンゲルや未硬化の液状樹脂によっ
て封止しておくなどの対策を施すとよい。
【００２６】図６は同実施例に用いるリードフレームの
一部を示したもので、鎖線Ａ，Ｂ，Ｃはそれぞれ絶縁部
材５，半導体素子１ａ（１ｂ），樹脂６の輪郭を示して
いる。電極パッドは半導体素子の中央部に長手方向に沿
って設けられる。
【００２７】図７は同実施例の電気接続部分（図５のＦ
部）を拡大したものである。ワイヤ４のループ高さｈｒ
は通常２００ないし３００μｍ程度で、一方、リード３
ａとその両面の絶縁部材５の厚さの和Ｔｌ＋Ｔｓ１＋Ｔ
ｓ２は４００μｍ程度となるため、上側に半導体素子１
ｂを積載してもワイヤ４が干渉することはない。また、
この図のようにリード３ａのワイヤ４が接触する部分を
他に比べて薄くすれば、さらにその効果が向上する。
【００２８】図８は本発明の第五実施例である樹脂封止
型半導体装置の断面を示したものである。リード３ａ
は、半導体素子１ａの外側においてその高さがリード３
ｂと同じくなるよう段差をもっており、両者はワイヤ４
で電気的に接続されている。本発明では半導体素子や内
部リードは絶縁部材５を介して強固に接合されるので、
リードどうしは必ずしもろう材や溶接などで機械的に接
合する必要はなく、このように電気的な導通さえはから
れればよい。またリード３ａに設ける段差は、特にリー
ド３ｂの高さに合わせる必要はなく、曲げ加工を施すこ
とで電気接続位置の精度を損なわない程度でよい。
【００２９】図９は本発明の第六実施例である樹脂封止
型半導体装置の断面を示したものである。リード３ａは
半導体素子１ａの上面に段差をもっている。こうするこ
とで二枚の半導体素子の間隔、すなわち、半導体素子１
ａとリード３ａとの電気接続部の高さを高くすることが
できるので、半導体素子１ａがワイヤ４に干渉するのを
防ぐことができ、実施例のような内部リードの薄肉化を
省略することができる。
【００３０】図１０は本発明の第七実施例である樹脂封
止型半導体装置の断面を示したものである。構造的には
第五実施例と同様であるが、パッケージ中に四枚の半導
体素子が内蔵されている。本発明によれば基本的な製造
工程の繰り返しでこのように多数の半導体素子を内蔵す
ることができる。またこの図ではリードの両面に半導体
素子を接合した例を示したが、この他に第一実施例のよ
うに接合板を用いる方法によっても、三枚以上の半導体
素子の内蔵は可能である。
【００３１】
【発明の効果】本発明によれば、二枚、もしくは三枚以
上の同一な半導体素子が、同一の方向に搭載、および電
気接続できるので、大容量で工程簡略化に好適、かつは
んだ付け実装時の高音環境中における信頼性に優れる樹
脂封止型半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の第一実施例である樹脂封止型半導体装
置の断面図。
【図２】図１のリードフレームの一部の平面図。
【図３】本発明の第二実施例のリードフレームの一部の
平面図。
【図４】本発明の第三実施例である樹脂封止型半導体装
置の断面図。
【図５】本発明の第四実施例である樹脂封止型半導体装
置の断面図。
【図６】第四実施例のリードフレームの一部の平面図。
【図７】第四実施例の樹脂封止型半導体装置の電気接続
部の断面図。
【図８】本発明の第五実施例である樹脂封止型半導体装
置の断面図。
【図９】本発明の第六実施例である樹脂封止型半導体装
置の断面図。
【図１０】本発明の第七実施例である樹脂封止型半導体
装置の断面図。
【符号の説明】
１ａ，１ｂ…半導体素子、１ａｐ…電極パッド、２…接
合板、３，３ａ，３ｂ…リード、３ａｇ…バスバー、４
…ワイヤ、５…絶縁部材、６…樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小幡 まや 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】二枚の半導体素子と、複数のリードと、半
    導体素子の接合板と、絶縁部材と、ワイヤを備え、それ
    らを樹脂で封止，成形した樹脂封止型半導体装置におい
    て、一枚の半導体素子の回路形成面に絶縁部材を介して
    半導体素子の接合板を接合し、ワイヤを用いて所定の電
    気接続を行なった後、同接合板のその反対面に絶縁部材
    を介してもう一枚の半導体素子の非回路形成面を接合
    し、ワイヤを用いて所定の電気接続を行ない、それらを
    樹脂で封止，成形したことを特徴とする樹脂封止型半導
    体装置。
  2. 【請求項２】二枚の半導体素子と、複数のリードと、絶
    縁部材と、ワイヤを備え、それらを樹脂で封止，成形し
    た樹脂封止型半導体装置において、各半導体素子の回路
    形成面に絶縁部材を介してリードの半導体素子の近傍の
    一部を接合し、ワイヤを用いて所定の電気接続を行い、
    それらのうちいずれか一方について、リードを所定の部
    位より切断除去，成形し、他方のもののリードに、絶縁
    部材を介してその半導体素子の非回路形成面を接合し、
    それら双方の対応しあうリードを電気的に接合した後、
    それらを樹脂で封止，成形したことを特徴とする樹脂封
    止型半導体装置。
  3. 【請求項３】複数の半導体素子と、複数のリードと、絶
    縁部材と、ワイヤを備え、それらを樹脂で封止，成形し
    た樹脂封止型半導体装置において、各半導体素子の回路
    形成面に絶縁部材を介してリードの半導体素子近傍の一
    部を接合し、ワイヤを用いて所定の電気接続を行い、そ
    れらのうち一つを除いたものについて、リードを所定の
    部位より切断除去，成形し、残りの一つのもののリード
    上に絶縁部材を介して、順次、半導体素子の非回路形成
    面より積載，接合し、それら全ての対応しあうリードど
    うしを電気的に接合した後、それらを樹脂で封止，成形
    したことを特徴とする樹脂封止型半導体装置。
  4. 【請求項４】請求項１において、前記ワイヤによって他
    と電気接続される前記リードのうち、成形後に樹脂中に
    内蔵される部分に複数ヶ所曲げ加工が施されている樹脂
    封止型半導体装置。
  5. 【請求項５】請求項２において、前記絶縁部材を介して
    いずれかの半導体素子と接合されるリードは、電気的に
    有効なリードである樹脂封止型半導体装置。
  6. 【請求項６】請求項３において、前記絶縁部材を介して
    いずれかの半導体素子と接合されるリードは、電気的に
    有効なリードである樹脂封止型半導体装置。
  7. 【請求項７】請求項２において、前記絶縁部材を介して
    いずれかの半導体素子と接合されるリードは、電気的に
    無効なリードである樹脂封止型半導体装置。
  8. 【請求項８】請求項３において、前記絶縁部材を介して
    いずれかの半導体素子と接合されるリードは、電気的に
    無効なリードである樹脂封止型半導体装置。
  9. 【請求項９】請求項２において、前記リードのうち、前
    記ワイヤによって半導体素子と電気接続される部分が他
    に比べて薄い樹脂封止型半導体装置。
  10. 【請求項１０】請求項３において、前記リードのうち、
    前記ワイヤによって半導体素子と電気接続される部分が
    他に比べて薄い樹脂封止型半導体装置。
  11. 【請求項１１】請求項１において、前記半導体素子の回
    路形成面とそれに接合される接合板との間に、封止に用
    いた樹脂が介在する部分をもつ樹脂封止型半導体装置。
  12. 【請求項１２】請求項２において、前記半導体素子の回
    路形成面とそれに接合されるリードとの間に、封止に用
    いた樹脂が介在する部分をもった樹脂封止型半導体装
    置。
  13. 【請求項１３】請求項３において、前記半導体素子の回
    路形成面とそれに接合されるリードとの間に、封止に用
    いた樹脂が介在する部分を設けた樹脂封止型半導体装
    置。
  14. 【請求項１４】請求項１において、前記二枚の半導体素
    子が少なくとも２００μｍ以上離れている樹脂封止型半
    導体装置。
  15. 【請求項１５】請求項２において、前記二枚の半導体素
    子が少なくとも２００μｍ以上離れている樹脂封止型半
    導体装置。
  16. 【請求項１６】請求項３において、前記ある半導体素子
    からそれに最寄りの半導体素子まで、少なくとも２００
    μｍ以上離れている樹脂封止型半導体装置。
  17. 【請求項１７】請求項１において、内蔵する二枚の前記
    半導体素子が同一のものである樹脂封止型半導体装置。
  18. 【請求項１８】請求項２において、前記内蔵する二枚の
    半導体素子が同一のものである樹脂封止型半導体装置。
  19. 【請求項１９】請求項３において、前記内蔵するすべて
    の半導体素子が同一のものである樹脂封止型半導体装
    置。
  20. 【請求項２０】請求項１において、前記一枚の半導体素
    子の平面積が、接合板のそれよりも大である樹脂封止型
    半導体装置。
JP3264522A 1991-10-14 1991-10-14 樹脂封止型半導体装置 Pending JPH05109975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3264522A JPH05109975A (ja) 1991-10-14 1991-10-14 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3264522A JPH05109975A (ja) 1991-10-14 1991-10-14 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH05109975A true JPH05109975A (ja) 1993-04-30

Family

ID=17404427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3264522A Pending JPH05109975A (ja) 1991-10-14 1991-10-14 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH05109975A (ja)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369447B2 (en) 1998-04-20 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Plastic-packaged semiconductor device including a plurality of chips
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
US6777264B2 (en) 2000-03-07 2004-08-17 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device having a die pad without a downset
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7185426B1 (en) 2002-05-01 2007-03-06 Amkor Technology, Inc. Method of manufacturing a semiconductor package
JP2007157826A (ja) * 2005-12-01 2007-06-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法、並びにそのリードフレーム
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US7501338B1 (en) 2001-06-19 2009-03-10 Amkor Technology, Inc. Semiconductor package substrate fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
EP1662567A3 (en) * 2004-11-30 2009-09-16 STMicroelectronics Asia Pacific Pte Ltd. Simplified multichip packaging and package design
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8890329B2 (en) 2011-04-26 2014-11-18 Amkor Technology, Inc. Semiconductor device
US8890337B1 (en) 2011-09-20 2014-11-18 Amkor Technology, Inc. Column and stacking balls package fabrication method and structure
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8941250B1 (en) 2011-09-15 2015-01-27 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US9012789B1 (en) 2009-06-12 2015-04-21 Amkor Technology, Inc. Stackable via package and method
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9177932B1 (en) 2010-12-03 2015-11-03 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US9391043B2 (en) 2012-11-20 2016-07-12 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9496210B1 (en) 2010-11-01 2016-11-15 Amkor Technology, Inc. Stackable package and method
US9543242B1 (en) 2013-01-29 2017-01-10 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704842B2 (en) 2013-11-04 2017-07-11 Amkor Technology, Inc. Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10257942B1 (en) 2009-08-06 2019-04-09 Amkor Technology, Inc. Stackable variable height via package and method
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device

Cited By (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369447B2 (en) 1998-04-20 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Plastic-packaged semiconductor device including a plurality of chips
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6803254B2 (en) 1999-12-20 2004-10-12 Amkor Technology, Inc. Wire bonding method for a semiconductor package
US6777264B2 (en) 2000-03-07 2004-08-17 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device having a die pad without a downset
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US6967124B1 (en) 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US7501338B1 (en) 2001-06-19 2009-03-10 Amkor Technology, Inc. Semiconductor package substrate fabrication method
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6919631B1 (en) 2001-12-07 2005-07-19 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6683795B1 (en) 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
US9812386B1 (en) 2002-05-01 2017-11-07 Amkor Technology, Inc. Encapsulated semiconductor package
US7185426B1 (en) 2002-05-01 2007-03-06 Amkor Technology, Inc. Method of manufacturing a semiconductor package
US7297562B1 (en) 2002-05-01 2007-11-20 Amkor Technology, Inc. Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US7312103B1 (en) 2002-05-01 2007-12-25 Amkor Technology, Inc. Method for making an integrated circuit substrate having laser-embedded conductive patterns
US8322030B1 (en) 2002-05-01 2012-12-04 Amkor Technology, Inc. Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US10461006B1 (en) 2002-05-01 2019-10-29 Amkor Technology, Inc. Encapsulated semiconductor package
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US6747352B1 (en) 2002-08-19 2004-06-08 Amkor Technology, Inc. Integrated circuit having multiple power/ground connections to a single external terminal
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US11094560B1 (en) 2004-03-23 2021-08-17 Amkor Technology Singapore Holding Pte. Ltd. Encapsulated semiconductor package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7365006B1 (en) 2004-05-05 2008-04-29 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias fabrication method
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
EP1662567A3 (en) * 2004-11-30 2009-09-16 STMicroelectronics Asia Pacific Pte Ltd. Simplified multichip packaging and package design
US7816182B2 (en) 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
JP2007157826A (ja) * 2005-12-01 2007-06-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法、並びにそのリードフレーム
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US11848214B2 (en) 2006-08-01 2023-12-19 Amkor Technology Singapore Holding Pte. Ltd. Encapsulated semiconductor package
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package
US9462704B1 (en) 2009-01-09 2016-10-04 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US9012789B1 (en) 2009-06-12 2015-04-21 Amkor Technology, Inc. Stackable via package and method
US12035472B2 (en) 2009-06-12 2024-07-09 Amkor Technology Singapore Holding Ptd. Ltd. Stackable via package and method
US11700692B2 (en) 2009-06-12 2023-07-11 Amkor Technology Singapore Holding Pte. Ltd. Stackable via package and method
US10548221B1 (en) 2009-06-12 2020-01-28 Amkor Technology, Inc. Stackable via package and method
US9730327B1 (en) 2009-06-12 2017-08-08 Amkor Technology, Inc. Stackable via package and method
US11089685B2 (en) 2009-06-12 2021-08-10 Amkor Technology Singapore Holding Pte. Ltd. Stackable via package and method
US10206285B1 (en) 2009-06-12 2019-02-12 Amkor Technology, Inc. Stackable via package and method
US10034372B1 (en) 2009-06-12 2018-07-24 Amkor Technology, Inc. Stackable via package and method
US10257942B1 (en) 2009-08-06 2019-04-09 Amkor Technology, Inc. Stackable variable height via package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9496210B1 (en) 2010-11-01 2016-11-15 Amkor Technology, Inc. Stackable package and method
US12009343B1 (en) 2010-11-01 2024-06-11 Amkor Technology Singapore Holding Pte. Ltd. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US10903181B2 (en) 2010-11-04 2021-01-26 Amkor Technology Singapore Holding Pte. Ltd. Wafer level fan out semiconductor device and manufacturing method thereof
US11855023B2 (en) 2010-11-04 2023-12-26 Amkor Technology Singapore Holding Pte. Ltd. Wafer level fan out semiconductor device and manufacturing method thereof
US12622310B2 (en) 2010-11-04 2026-05-05 Amkor Technology Singapore Holding Pte, Ltd. Wafer level fan out semiconductor device and manufacturing method thereof
US9837331B1 (en) 2010-12-03 2017-12-05 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US9177932B1 (en) 2010-12-03 2015-11-03 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US10347562B1 (en) 2011-02-18 2019-07-09 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US11488892B2 (en) 2011-02-18 2022-11-01 Amkor Technology Singapore Holding Pte. Ltd. Methods and structures for increasing the allowable die size in TMV packages
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US8890329B2 (en) 2011-04-26 2014-11-18 Amkor Technology, Inc. Semiconductor device
US8941250B1 (en) 2011-09-15 2015-01-27 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8890337B1 (en) 2011-09-20 2014-11-18 Amkor Technology, Inc. Column and stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US10679952B2 (en) 2012-11-20 2020-06-09 Amkor Technology, Inc. Semiconductor device having an encapsulated front side and interposer and manufacturing method thereof
US9728514B2 (en) 2012-11-20 2017-08-08 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9391043B2 (en) 2012-11-20 2016-07-12 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11527496B2 (en) 2012-11-20 2022-12-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device comprising semiconductor die and interposer and manufacturing method thereof
US9852976B2 (en) 2013-01-29 2017-12-26 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9543242B1 (en) 2013-01-29 2017-01-10 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9704842B2 (en) 2013-11-04 2017-07-11 Amkor Technology, Inc. Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
US11652038B2 (en) 2013-11-19 2023-05-16 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with front side and back side redistribution structures and fabricating method thereof
US10943858B2 (en) 2013-11-19 2021-03-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
US12159823B2 (en) 2013-11-19 2024-12-03 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with front side and back side redistribution structures and fabricating method thereof
US10192816B2 (en) 2013-11-19 2019-01-29 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US11437552B2 (en) 2016-09-06 2022-09-06 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with transmissive layer and manufacturing method thereof
US10490716B2 (en) 2016-09-06 2019-11-26 Amkor Technology, Inc. Semiconductor device with optically-transmissive layer and manufacturing method thereof
US11942581B2 (en) 2016-09-06 2024-03-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with transmissive layer and manufacturing method thereof
US10784422B2 (en) 2016-09-06 2020-09-22 Amkor Technology, Inc. Semiconductor device with optically-transmissive layer and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5347429A (en) Plastic-molded-type semiconductor device
US6075284A (en) Stack package
KR0179803B1 (ko) 리드노출형 반도체 패키지
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2939614B2 (ja) 積層型半導体パッケージ
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
JP4498403B2 (ja) 半導体装置と半導体記憶装置
US5602420A (en) Stacked high mounting density semiconductor devices
US5252854A (en) Semiconductor device having stacked lead structure
JP2002222889A (ja) 半導体装置及びその製造方法
JPH088389A (ja) 半導体装置及び半導体装置ユニット
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
JP3494901B2 (ja) 半導体集積回路装置
JPH04179263A (ja) 樹脂封止型半導体装置とその製造方法
JP3417095B2 (ja) 半導体装置
JP3043484B2 (ja) 半導体装置
JP3124381B2 (ja) 半導体装置及び実装構造体
JP2737322B2 (ja) メモリモジュール
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JPH09107067A (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP3286196B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JPH06507276A (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
CN100382311C (zh) 堆叠式双芯片封装结构