JPH088389A - 半導体装置及び半導体装置ユニット - Google Patents

半導体装置及び半導体装置ユニット

Info

Publication number
JPH088389A
JPH088389A JP6168449A JP16844994A JPH088389A JP H088389 A JPH088389 A JP H088389A JP 6168449 A JP6168449 A JP 6168449A JP 16844994 A JP16844994 A JP 16844994A JP H088389 A JPH088389 A JP H088389A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin package
semiconductor
lead
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6168449A
Other languages
English (en)
Inventor
Tetsuya Fujisawa
哲也 藤沢
Mitsutaka Sato
光孝 佐藤
Junichi Kasai
純一 河西
Masataka Mizukoshi
正孝 水越
Kosuke Okita
孝輔 音喜多
Hiroshi Yoshimura
洋 吉村
Katsuhiro Hayashida
勝大 林田
Akira Takashima
晃 高島
Masahiko Ishikuri
雅彦 石栗
Rikuro Sono
陸郎 薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6168449A priority Critical patent/JPH088389A/ja
Publication of JPH088389A publication Critical patent/JPH088389A/ja
Priority to US08/794,763 priority patent/US5760471A/en
Priority to US08/804,270 priority patent/US5801439A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は積層化することにより高密度実装を図
る半導体装置及び半導体装置ユニットに関し、更なる高
密度実装化を実現するとを目的とする。 【構成】樹脂パッケージ27内に半導体チップ21が封止さ
れると共に、半導体チップ２１に接続されるインナーリ
ード部24a と樹脂パッケージ27の外部に延出したアウタ
ーリード部24b とを有するリード24が設けられた半導体
装置において、上記アウターリード部24b を樹脂パッケ
ージ27の外形27b,27c に沿って折曲し、アウターリード
部24b を樹脂パッケージ27の上面27b に引き出し、アウ
ターリード部24b が樹脂パッケージ27の下面27a に第１
の端子部24a-1 を形成し、樹脂パッケージ27の上面27b
に第２の端子部24a-2 を形成し、樹脂パッケージ27の側
面27c に第３の端子部24a-3 を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及び半導体装
置ユニットに係り、特に積層化することにより高密度実
装を図る半導体装置及び半導体装置ユニットに関する。
【０００２】近年の電子機器の小型化、高速化，更には
高機能化に伴い、それらに用いられる半導体装置につい
ても同様の要求がある。
【０００３】また、このような半導体装置自体に対する
要求に加え、半導体装置を実装基板に実装する時の実装
効率の改善も望まれている。
【０００４】そこで、リードを実装基板の表面で接続す
る表面実装型の半導体装置が現在主流をなしているが、
更に実装効率の向上を図った半導体装置が望まれてい
る。
【０００５】
【従来の技術】図３８は従来における半導体装置１０の
斜視図であり、図３９は図３８におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報、或いは特開昭６３−１５４５１号公報に開示された
ものである。
【０００６】各図に示す半導体装置１は、半導体素子
（半導体チップ）２、この半導体チップ２を封止する樹
脂パッケージ３、夫々の一端部４ａが半導体チップ２と
ワイヤ５により接続されると共に他端側がパッケージ３
の底面３ａに露出して外部端子６を形成するリード４、
半導体チップ２が搭載されるステージ７等により構成さ
れている。即ち、半導体装置１０では、リード４の外部
端子６を除く他の部分はパッケージ３内に封止された構
成とされている。
【０００７】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００８】しかるに上記従来の半導体装置では、図３
９に示されるように、半導体チップ２の側部にリード４
のワイヤ接続される端部４ａが位置する構成とされてい
たため、パッケージ３が大型化してしまい半導体装置１
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置１では、半導体チップ２に対
してパッケージ３の大きさが倍以上に大きくなってしま
う。
【０００９】そこで本出願人は先に、上記問題点を解決
しうる半導体装置として、特願平４−２８１９５１号
「半導体装置及びその製造方法」を提案した。図４０
は、上記出願に係る半導体装置を示している。
【００１０】同図に示す半導体装置１０は、半導体チッ
プ１１と、この半導体チップ１１を封止する樹脂パッケ
ージ１７と、夫々の内側端部１４ａが半導体チップ１１
と電気的に接続されると共に、外側端部がパッケージ１
７の底面１７ａに露出して外部端子１６を形成し、この
外部端子１６を除く他の部分はパッケージ１７に封止さ
れた構成の複数のリード１４とを具備している。そし
て、上記複数のリード１４をパッケージ１７内で高さ方
向に対し、その一部或いは全部が半導体チップ１１と重
なり合う構成としたことを特徴としている。
【００１１】半導体装置１０を上記構成とすることによ
り、複数のリード１４はパッケージ１７内で高さ方向に
対し、その一部或いは全部が半導体チップ１１と重なり
合った構成となるため、図３８及び図３９に示した半導
体装置１に比べて、この重なり合っている部分（図中、
矢印Ｌ１で示す）の面積だけ半導体装置１０の小型化を
図ることができる。尚、図４０において、１２はステー
ジを、１３は電極パッドを、また１５はワイヤを夫々示
している。
【００１２】
【発明が解決しようとする課題】上記した先の出願に係
る半導体装置１０によれば、半導体装置１０の平面的な
面積を小さくできるため、半導体装置１０を実装基板に
平面的に実装（二次元的に実装）する場合における高密
度実装化を図ることができる。
【００１３】一方、近年更なる高密度実装を行うため
に、半導体装置を上下方向に三次元的に積層して実装す
ることが行われるようになってきている。しかるに、先
の出願に係る半導体装置１０では、これを上下方向に積
層して実装することができず、二次元的実装における高
密度実装化は図れるものの、更なる高密度実装化（即ち
三次元的実装）を行うことができないという問題点があ
った。
【００１４】本発明は上記の点に鑑みてなされたもので
あり、更なる高密度実装化を実現できる半導体装置及び
半導体装置ユニットを提供するとを目的とする。
【００１５】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。
【００１６】請求項１記載の発明では、樹脂パッケージ
内に半導体素子が封止されると共に、この半導体素子に
接続されるインナーリード部と樹脂パッケージの外部に
延出したアウターリード部とを有するリードが設けられ
た半導体装置において、上記アウターリード部を樹脂パ
ッケージの外形に沿って折曲し、アウターリード部を樹
脂パッケージの上面に引き出し、このアウターリード部
が、樹脂パッケージの下面に第１の端子部を形成し、樹
脂パッケージの上面に第２の端子部を形成する構成とし
たことを特徴とするものである。
【００１７】また、請求項２記載の発明では、上記アウ
ターリード部の樹脂パッケージの側面と対向する部位を
第３の端子部としたことを特徴とするものである。
【００１８】また、請求項３記載の発明では、上記樹脂
パッケージの形状を、半導体素子の形状と略等しい形状
としたことを特徴とするものである。
【００１９】また、請求項４記載の発明では、上記複数
のリードのインナーリード部は、樹脂パッケージ内で高
さ方向に対し、その一部或いは全部が半導体素子と重な
り合っている構成としたことを特徴とするものである。
【００２０】また、請求項５記載の発明では、上記樹脂
パッケージの上面に形成された第２の端子部は、樹脂パ
ッケージ外で高さ方向に対し、その一部或いは全部が半
導体素子と重なり合っている構成としたことを特徴とす
るものである。
【００２１】また、請求項６記載の発明では、上記第２
及び第３の端子部を樹脂パッケージの外面より離間する
よう形成したことを特徴とするものである。
【００２２】また、請求項７記載の発明では、上記請求
項１乃至５のいずれかに記載の半導体装置を複数個上下
方向に積層した構造を有し、上記複数個積層した状態に
ある上部の半導体装置の第１の端子部が、下部に配設さ
れた半導体装置の第２の端子部と接続される構成とした
ことを特徴とするものである。
【００２３】また、請求項８記載の発明では、上記請求
項１乃至５のいずれかに記載の半導体装置を複数個上下
方向に積層した構造を有し、上記複数個積層した状態に
おいて、上部に配設された半導体装置の向きと下部に配
設された半導体装置の向きとが逆になるよう重ね合わ
せ、上部の半導体装置の第１の端子部が、下部に配設さ
れた半導体装置の第１の端子部と接続される構成とした
ことを特徴とするものである。
【００２４】また、請求項９記載の発明では、上記請求
項２乃至５のいずれかに記載の半導体装置を複数個横方
向に列設した構造を有し、上記複数個列設された状態に
ある各半導体装置の第３の端子部同志が相互に接続され
る構成としたことを特徴とするものである。
【００２５】また、請求項１０記載の発明では、上記請
求項２乃至５のいずれかに記載の半導体装置を複数個上
下方向に重ね合わせると共に、半導体装置を複数個横方
向にも列設した構造を有し、上記複数個積層した状態に
ある上部の半導体装置の第１の端子部が、下部に配設さ
れた半導体装置の第２の端子部と接続される構成とする
と共に、上記複数個列設された状態にある各半導体装置
の第３の端子部同志が相互に接続される構成としたこと
を特徴とするものである。
【００２６】また、請求項１１記載の発明では、上記請
求項１乃至６のいずれかに記載の半導体装置を複数個上
下方向に積層した構造を有し、一の半導体装置における
リードと電極パッドとの接続構造に対し、他の半導体装
置のリードと電極パッドとの接続構造を対称となるよう
配設し、上記他の半導体装置を上下逆向きとした状態で
一の半導体装置と積層する構成としたことを特徴とする
ものである。
【００２７】また、請求項１２記載の発明では、樹脂パ
ッケージ内にステージ上に搭載された状態で半導体素子
が封止されると共にステージが樹脂パッケージより露出
された構成とされており、かつ半導体素子に接続される
インナーリード部と樹脂パッケージの外部に延出したア
ウターリード部とを有するリードが設けられた半導体装
置を複数個積層した構成を有しており、上記半導体装置
を積層する際、下部に配設された半導体装置のアウター
リード部の肩部に、上部に配設される半導体装置のアウ
ターリード部を当接させることにより、上部に配設され
る半導体装置と下部に配設された半導体装置との位置決
めを行う構成としたことを特徴とするものである。
【００２８】また、請求項１３記載の発明では、樹脂パ
ッケージ内にステージ上に搭載された状態で半導体素子
が封止されると共にステージが樹脂パッケージより露出
された構成とされており、かつ半導体素子に接続される
インナーリード部と樹脂パッケージの外部に延出したア
ウターリード部とを有するリードが設けられた半導体装
置を複数個積層した構成を有しており、上記複数の半導
体装置の樹脂パッケージから延出したアウターリード部
をその先端部に平坦部を有するガルウイング形状に成形
し、上記複数の半導体装置を積層した状態において、平
坦部が多段に積み重ねられることにより、上部に配設さ
れる半導体装置と下部に配設された半導体装置との位置
決めを行う構成としたことを特徴とするものである。
【００２９】また、請求項１４記載の発明では、樹脂パ
ッケージ内にステージ上に搭載された状態で半導体素子
が封止されると共にステージが樹脂パッケージより露出
された構成とされており、かつ半導体素子に接続される
インナーリード部と樹脂パッケージの外部に延出したア
ウターリード部とを有するリードが設けられた半導体装
置を複数個積層した構成を有しており、上記半導体装置
を積層する際、下部に配設された半導体装置のアウター
リード部と、上部に配設される半導体装置のアウターリ
ード部との間に導電性部材を介在させて積層したことを
特徴とするものである。
【００３０】また、請求項１５記載の発明では、樹脂パ
ッケージ内にステージ上に搭載された状態で半導体素子
が封止されると共にステージが樹脂パッケージより露出
された構成とされており、かつ半導体素子に接続される
インナーリード部と樹脂パッケージの外部に延出したア
ウターリード部とを有するリードが設けられた半導体装
置を複数個積層した構成を有しており、上記半導体装置
を積層する際、下部に配設された半導体装置のアウター
リード部と、上部に配設される半導体装置のアウターリ
ード部とを電気的に接続すると共に、下部に配設された
半導体装置の樹脂パッケージと、上部に配設される半導
体装置の樹脂パッケージとの間に接着剤を介在させて積
層し固定してなることを特徴とするものである。
【００３１】また、請求項１６記載の発明では、実装基
板に対して立設される構成とされており、ステージに搭
載された半導体素子を封止する樹脂パッケージの実装基
板と対向する面に、樹脂パッケージを実装基板に対して
載置するための支持リードと、実装基板と電気的接続が
行われる接続リードとを具備する第１の半導体装置と、
上記実装基板に対して立設配設される構成とされてお
り、ステージに搭載された半導体素子を封止する樹脂パ
ッケージの実装基板と対向する面に、実装基板と電気的
接続が行われる接続リードのみを具備する第２の半導体
装置とにより構成される半導体装置ユニットにおいて、
上記第１の半導体装置に配設された支持リードの上部に
上記第２の半導体装置が位置するよう第１の半導体装置
と第２の半導体装置を近接して並設したことを特徴とす
るものである。
【００３２】また、請求項１７記載の発明では、上記第
２の半導体装置を、上記第１の半導体装置の両側部にそ
れぞれ配設したことを特徴とするものである。
【００３３】また、請求項１８記載の発明では、上記第
２の半導体装置の接続リードを第１の半導体装置の接続
リードに接合することにより、上記第１の半導体装置と
第２の半導体装置とを電気的かつ機械的に接続したこと
を特徴とするものである。
【００３４】また、請求項１９記載の発明では、上記第
２の半導体装置を、上記ステージが樹脂パッケージより
外部に露出した構成としたことを特徴とするものであ
る。
【００３５】また、請求項２０記載の発明では、上記第
１の半導体装置を、上記ステージが樹脂パッケージより
外部に露出した構成としたことを特徴とするものであ
る。
【００３６】また、請求項２１記載の発明では、樹脂パ
ッケージ内に半導体素子が封止されると共に、この半導
体素子に接続されるリードが設けられた半導体装置にお
いて、上記リードが樹脂パッケージ内に埋設される構成
とすると共に、上記樹脂パッケージのリード配設位置に
対応させて複数の凹部を形成し、この凹部内にリードが
電気的接続可能な状態で露出する構成としたことを特徴
とするものである。
【００３７】また、請求項２２記載の発明では、上記複
数の凹部の深さを異ならせたことを特徴とするものであ
る。
【００３８】また、請求項２３記載の発明では、半導体
装置ユニットを、上記請求項２１または２２記載の半導
体装置と、上記半導体装置に形成された凹部に係合し、
この半導体装置を積層状態で保持すると共に、上記凹部
内に介在するリードと電気的に接続することにより上記
積層された半導体装置間の電気的接続を行うリード部材
とを有する構成としたことを特徴とするものである。
【００３９】また、請求項２４記載の発明では、上記リ
ード部材最下部に実装基板と電気的接続を行う実装部を
形成したことを特徴とするものである。
【００４０】更に、請求項２５記載の発明では、半導体
装置ユニットを上記請求項２１または２２記載の第１の
半導体装置と、樹脂パッケージ内に半導体素子が封止さ
れると共にこの半導体素子に接続されるリードが樹脂パ
ッケージに埋設された状態で設けられており、上記凹部
の配設位置と対応する位置においてリードが樹脂パッケ
ージの上面に露出するよう構成された第２の半導体装置
と、下端部が該第２の半導体装置の露出されたリードと
接続され、その上部所定位置が上記第１の半導体装置に
形成された凹部に係合することにより第１の半導体装置
を積層状態で保持すると共に上記凹部内に介在するリー
ドと電気的に接続するリード部材とを有する構成とした
ことを特徴とするものである。
【００４１】
【作用】上記の各手段は下記のように作用する。
【００４２】請求項１記載の発明によれば、アウターリ
ード部を樹脂パッケージの外形に沿って折曲してアウタ
ーリード部を樹脂パッケージの上面に引き出し、樹脂パ
ッケージの下面に第１の端子部を形成し、樹脂パッケー
ジの上面に第２の端子部を形成する構成としたことによ
り、第１及び第２の端子部形成位置、即ち樹脂パッケー
ジの上面及び底面の各面で電気的接続を取ることができ
る。このため、半導体装置を上下方向に複数個積層する
ことが可能となり、半導体装置の実装効率を向上させる
ことができる。
【００４３】また、請求項２の発明によれば、アウター
リード部の樹脂パッケージの側面と対向する部位を第３
の端子部としたことにより、半導体装置の側面において
も電気的接続を行うことが可能となり、半導体装置を上
下方向に加えて横方向にも並設することができ、よって
半導体装置の実装効率を更に向上させることができる。
【００４４】また、請求項３記載の発明によれば、樹脂
パッケージの形状を半導体素子の形状と略等しい形状と
したことにより、樹脂パッケージの小型化を図ることが
できるため、半導体装置の実装効率を向上させることが
できる。
【００４５】また、請求項４記載の発明によれば、複数
のリードのインナーリード部を樹脂パッケージ内で高さ
方向に対し、その一部或いは全部が半導体素子と重なり
合う構成としたことにより、このインナーリード部と半
導体素子とが重なり合う分だけ樹脂パッケージの小型化
を図ることができ、半導体装置の実装効率を向上させる
ことができる。
【００４６】また、請求項５記載の発明によれば、樹脂
パッケージの上面に形成された第２の端子部は、樹脂パ
ッケージ外で高さ方向に対してその一部或いは全部が半
導体素子と重なり合っている構成としたことにより、第
２の端子部は平面的にみて樹脂パッケージの面積内に位
置し、外方に延出することはないため、半導体装置の小
型化を図ることができる。
【００４７】また、請求項６記載の発明によれば、第２
及び第３の端子部が樹脂パッケージの外面より離間する
よう形成したことにより、第２及び第３の端子部はこの
離間した範囲において可撓変形可能な構成となる。従っ
て、半導体装置を積層或いは列設した場合に応力が印加
されたり、また実装時に加熱されることにより熱膨張が
発生しても、第２及び第３の端子部が可撓変形すること
によりこの応力及び熱膨張を吸収する。よって、樹脂パ
ッケージに上記応力や熱膨張が直接的に印加されること
はなくなり、樹脂パッケージにクラック等が生じること
を防止できるため、半導体装置の信頼性を向上させるこ
とができる。
【００４８】また、請求項７記載の発明によれば、上部
の半導体装置の第１の端子部と下部に配設された半導体
装置の第２の端子部とを接続することにより、複数の半
導体装置を上下方向に積層することができるため、容易
に半導体装置の積層体を形成することができる。
【００４９】また、請求項８記載の発明によれば、上部
に配設された半導体装置の向きと、下部に配設された半
導体装置の向きとが逆になるよう重ね合わせ、上部の半
導体装置の第１の端子部が下部に配設された半導体装置
の第１の端子部と接続される構成としたことにより、上
下の向きに拘わらず半導体装置を積層することができ
る。よって、半導体装置の積層時における設計の自由度
を向上させることができる。
【００５０】また、請求項９記載の発明によれば、複数
個列設された状態にある各半導体装置の第３の端子部同
志が相互に接続される構成としたことにより、半導体装
置を複数個横方向に列設することを容易に実現すること
ができると共に、半導体装置の実装効率を向上させるこ
とができる。
【００５１】また、請求項１０記載の発明によれば、半
導体装置を複数個上下方向に重ね合わせると共に半導体
装置を複数個横方向にも列設した構造とされているた
め、更に実装効率を向上させることができる。
【００５２】また、請求項１１記載の発明によれば、一
の半導体装置におけるリードと電極パッドとの接続構造
に対し、他の半導体装置のリードと電極パッドとの接続
構造を対称となるよう配設することにより、他の半導体
装置を上下逆向きとした状態で一の半導体装置と同一の
構成となる。よって、他の半導体装置を上下逆向きとし
て一の半導体装置と積層することが可能となり、積層構
造を設計する際のリードの接続設計を容易とすることが
できる。
【００５３】また、請求項１２記載の発明によれば、半
導体装置を積層する際、下部に配設された半導体装置の
アウターリード部の肩部に上部に配設される半導体装置
のアウターリード部を当接させることにより、上部に配
設される半導体装置と下部に配設された半導体装置との
位置決めを行う構成としたことにより、ステージが樹脂
パッケージより露出された構成の薄型半導体装置におい
ても、上部に配設される半導体装置と下部に配設された
半導体装置との位置決めを精度良く行うことができ、各
アウターリード部間における電気的接続を確実に行うこ
とができる。
【００５４】また、請求項１３記載の発明によれば、ガ
ルウイング状に成形されたアウターリード部の先端部に
形成された平坦部を多段に積み重ねられることにより、
上部に配設される半導体装置と下部に配設された半導体
装置との位置決めを行う構成とすることにより、上部に
配設される半導体装置と下部に配設された半導体装置と
の位置決めを精度良く行うことができ、各アウターリー
ド部間における電気的接続を確実に行うことができる。
【００５５】また、請求項１４記載の発明によれば、半
導体装置を積層する際に下部に配設された半導体装置の
アウターリード部と、上部に配設される半導体装置のア
ウターリード部との間に導電性部材を介在させて積層し
たことにより、上部に配設される半導体装置のリード
と、下部に配設された半導体装置のリードとを同一形状
とすることができる。よって、積層される各半導体装置
を同一構成とすることができるため、製造工程の簡略化
を図ることができ、これに伴いコストの低減を図ること
ができる。
【００５６】また、請求項１５記載の発明によれば、各
積層される半導体装置のアウターリード部を電気的に接
続した構成で、下部に配設された半導体装置の樹脂パッ
ケージと、上部に配設される半導体装置の樹脂パッケー
ジとの間に接着剤を介在させて積層し固定することによ
り、接着剤を配設するだけの簡単な構成で上部に配設さ
れる半導体装置と下部に配設された半導体装置との位置
決め及び固定を精度良く行うことができる。
【００５７】また、請求項１６記載の発明によれば、高
密度実装を行いうる縦型の半導体装置（実装基板に立設
される半導体装置）を近接させて並設するため、更なる
高密度実装を行うことが可能となる。
【００５８】また、請求項１７記載の発明によれば、第
２の半導体装置を第１の半導体装置の両側部にそれぞれ
配設することにより、片面にのみ第２の半導体装置を配
設する構成に比べて実装密度を向上させることができ
る。
【００５９】また、請求項１８記載の発明によれば、第
２の半導体装置の接続リードを第１の半導体装置の接続
リードに接合することにより第１の半導体装置と第２の
半導体装置とを電気的かつ機械的に接続する構成である
ため、接続リードは電気的接続部材と機械的接続部材の
ふたつの機能を奏する。このため、夫々の機能を別個の
部材により実現する構成に比べて構造の簡単化を図るこ
とができる。
【００６０】更に、請求項１９及び２０記載の発明によ
れば、第１または第２の半導体装置をステージが樹脂パ
ッケージより外部に露出した構成とすることにより、樹
脂パッケージの薄型化を図ることができ、更に実装密度
を向上させることができる。また、半導体素子が搭載さ
れたステージを樹脂パッケージより外部に露出させるこ
とにより、放熱効率を向上させることができ、半導体素
子の冷却効果を増大させることができる。
【００６１】また、請求項２１記載の発明によれば、リ
ードが樹脂パッケージ内に埋設される構成とすると共
に、樹脂パッケージに形成された凹部内にリードが電気
的接続可能な状態で露出する構成としたことにより、リ
ードが樹脂パッケージの外方に延出しないため、半導体
装置の小型化を図ることができる。また、同様の理由に
よりリードの変形発生を防止することができる。
【００６２】また、請求項２２記載の発明によれば、凹
部の深さを異ならせたことにより、リード接続において
多様性を持たせることができる。
【００６３】また、請求項２３記載の発明によれば、請
求項２１または２２記載の半導体装置（以下、単に半導
体装置という）を用い、この半導体装置に形成された凹
部にリード部材を係合することにより半導体装置を積層
状態で保持し、かつ凹部内に介在するリードとリード部
材とを電気的に接続することにより積層された半導体装
置間の電気的接続を行うことにより、リードが樹脂パッ
ケージの外部に延出しない構造で半導体装置を積層する
ことが可能となるため、小さな実装スペースに半導体装
置ユニットを実装することができ実装効率を向上するこ
とができる。また、各半導体装置はリード部材に係合し
た状態で積層されるため、各半導体装置間に間隙を設け
ることができ、放熱効率を向上させることができる。
【００６４】また、請求項２４記載の発明によれば、リ
ード部材最下部に実装基板と電気的接続を行う実装部を
形成することにより、半導体装置ユニットを実装基板へ
容易に実装することが可能となる。
【００６５】更に、請求項２５記載の発明によれば、第
１の半導体装置と第２の半導体装置とを用い、リード部
材の下端部を第２の半導体装置に形成されたリードに接
続すると共に、リード部材の上部所定位置に第１の半導
体装置に形成された凹部を係合させることにより、第２
の半導体装置の上部に複数の第１の半導体装置を積層す
る構造とすることができる。この構成においても、凹部
内に介在するリードとリード部材とが電気的に接続され
ることにより積層された半導体装置間の電気的接続が行
われ、よってリードが樹脂パッケージの外部に延出しな
いため実装効率を向上することができる。また、各半導
体装置はリード部材に係合した状態で積層されるため、
各半導体装置間に間隙を設けることができ、放熱効率を
向上させることができる。
【００６６】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００６７】図１は本発明の第１実施例である半導体装
置２０の断面図である。同図において、２１は半導体素
子（半導体チップ）チップであり、ステージ２２に固着
されている。この半導体チップ２１は、例えばメモリチ
ップ用のチップであり、その形状は比較的大きな形状を
有している。また、この半導体チップ２１に設けられて
いる電極パッド２３は、チップ上面の中央位置に長手方
向に沿って形成されている（図９参照）。
【００６８】また、同図において２４は複数のリードで
あり、その内側に形成されたインナーリード部２４ａと
半導体チップ２１に形成された電極パッド２３とはワイ
ヤ２５により接続されている。またリード２４は、上記
のインナーリード部２４ａと一体的に連続してアウター
リード部２４ｂを形成しており、このアウターリード部
２４ｂは後述するように第１乃至第３の端子部２４ｂ-1
〜２４ｂ-3が形成されている。
【００６９】更に、同図において２７は樹脂パッケージ
であり、その内部に半導体チップ２１，ワイヤ２５，リ
ード２４のインナーリード部２４ａは封止され保護され
る。この樹脂パッケージ２７は、平面的に見て半導体チ
ップ２１の面積と略等しい面積を有するよう構成されて
おり、よって小型化が図られている。
【００７０】また、上記したリード２４の内、アウター
リード部２４ｂは樹脂パッケージ２７の外部に延出する
よう構成されている。また、樹脂パッケージ２７より延
出したアウターリード部２４ｂは、後述するように２回
折曲されることにより第１の端子部２４ｂ-1，第２の端
子部２４ｂ-2，及び第３の端子部２４ｂ-3を形成してい
る。
【００７１】第１の端子部２４ｂ-1は樹脂パッケージ２
７の下面２７ａに露出するよう形成されており、また第
２の端子部２４ｂ-2は樹脂パッケージ２７の上面２７ｂ
に対向するよう形成されており、更に第３の端子部２４
ｂ-3は樹脂パッケージ２７の側面２７ｃに対向するよう
鉛直上方へ延出するよう形成されている。即ち、アウタ
ーリード部２４ｂは樹脂パッケージ２７の外形に沿って
樹脂パッケージ２７の下面２７ａより上面２７ｂまで引
き出された構成とされている。
【００７２】また、上記の第１乃至第３の端子部２４ｂ
-1〜２４ｂ-3の内、第１の端子部２４ｂ-1はその一部分
が樹脂パッケージ２７の下面２７ａに埋設された構成と
なっているが、第２の端子部２４ｂ-2と樹脂パッケージ
２７の上面２７ｂとの間には若干の間隙部２８が形成さ
れるよう、また第３の端子部２４ｂ-3と樹脂パッケージ
２７の側面２７ｃとの間にも若干の間隙部２９が形成さ
れるよう構成されている。
【００７３】上記構成とされた半導体装置２０は、リー
ド２４のインナーリード部２４ａと第１の端子部２４ｂ
-1とを合わせた部分が、樹脂パッケージ２７内で高さ方
向（図中、矢印Ｈで示す方向）に対し、その略全部が半
導体チップ２１と重なり合った構造を有している。即
ち、リード２４のインナーリード部２４ａと第１の端子
部２４ｂ-1とを合わせた部分と半導体チップ２１はパッ
ケージ２７内で平面的にみてオーバラップした構造を有
している。また、樹脂パッケージ２７の上面２７ｂ上に
配設されている第２の端子部２４ｂ-2も平面的にみて半
導体チップ２１とオーバラップした構造とされている。
これは、第３の端子部２４ｂ-3を第１の端子部２４ｂ-1
の外側端部より垂直上方に延出させると共に、第２の端
子部２４ｂ-2を第３の端子部２４ｂ-3の上端部より内側
に向け折曲した形状としたことによる。
【００７４】よって、いま各リード２４の水平方向（矢
印Ｇ方向）の長さをＬ１とすると、上記リード２４と半
導体チップ２１のオーバラップ量Ｌ２は、Ｌ２≒２×Ｌ
１で表すことができる。また前記のように、樹脂パッケ
ージ２７は平面的に見て半導体チップ２１の面積と略等
しい面積を有するよう構成されているため、よって半導
体チップ２１の長さをＬ３とすると半導体装置２０の水
平方向の長さを略Ｌ３とすることができる。
【００７５】これに対して、図３８及び図３９で示した
構成の半導体装置１の構造ではパッケージ３の寸法Ｌ４
は、大略半導体チップ２の長さＬ３にリード４の長さ２
×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×Ｌ１）。
即ち、本実施例に係る半導体装置２０は、図３８及び図
３９に示す半導体装置１に比べて、上記オーバラップ量
Ｌ２だけ小型化を図ることができる。
【００７６】このように、本実施例に係る半導体装置２
０は、従来構成の半導体装置１に比べて大幅に小型化が
できるため、回路基板に対する実装効率を向上させるこ
とができ、延いては半導体装置２０を搭載する機器類の
小型化、高性能化を図ることが可能となる。
【００７７】また、本実施例に係る半導体装置２０は、
樹脂パッケージ２７の下面２７ａに第１の端子部２４ｂ
-1が形成されるのに加えて、樹脂パッケージ２７の上面
２７ｂに第２の端子部２４ｂ-2が、また樹脂パッケージ
２７の側面２７ｃに第３の端子部２４ｂ-3が配設された
構成とされている。従って、半導体装置２０を複数個上
下方向に積層して用いることが可能となると共に、複数
個横方向に列設させて用いることが可能となる。このよ
うに、本実施例に係る半導体装置２０は第１乃至第３の
端子部２４ｂ-1〜２４ｂ-3を設けることにより、複数の
半導体装置２０を積層或いは列設することが可能とな
り、よって実装密度を更に向上することができ半導体装
置２０を搭載する機器類の小型化、高性能化を図ること
ができる。
【００７８】図２は半導体装置２０の製造方法を示して
いる。尚、半導体装置２０の製造方法は、リード２４の
成形方法を除き前記した特願平４−２８１９５１号に開
示した製造方法と同一であるため、ここではリード２４
の成形方法のみを説明する。
【００７９】図２（Ａ）に示す状態は、第２及び第３の
端子部２４ｂ-2，２４ｂ-3が形成される前の状態の半導
体装置２０を示している。図示されるように、第２及び
第３の端子部２４ｂ-2，２４ｂ-3が形成される前におい
ては、アウターリード部２４ｂは樹脂パッケージ２７よ
り直線状に外部に向けて延出した構成とされている。
尚、図２においては、樹脂パッケージ２７の右側に位置
するアウターリード部２４ｂのみを示し、樹脂パッケー
ジ２７の左側に位置するアウターリード部２４ｂの図示
は省略してある。
【００８０】リード２４（アウターリード部２４ｂ）を
成形するには、先ず図２（Ｂ）に示すようにアウターリ
ード部２４ｂの先端部より所定寸法（この寸法は第２の
端子部２４ｂ-2の長さとなる）だけ内側位置を上側に向
け折曲形成する。続いて、図２（Ｃ）に示すように、ア
ウターリード部２４ｂの樹脂パッケージ２７から露出す
る部位を折曲形成し、図１に示すリード形状とする。
【００８１】このように、アウターリード部２４ｂの成
形は２回の折り曲げ加工（例えばプレス加工）のみによ
り形成することができるため、極めて容易に成形するこ
とができる。この２回の折り曲げ加工を実施することに
より、アウターリード部２４ｂは略コ字状の形状とな
り、樹脂パッケージ２７の外面に沿って上面２７ｂまで
延出される形状となる。尚、上記の折り曲げ加工を容易
に行うと共に折曲部が略直角となるよう、折曲部に予め
ハーフエッチング等を施すことにより肉薄部を形成した
構成としてもよい。
【００８２】図３は、本発明の第２実施例に係る半導体
装置３０を示している。尚、以下説明する各実施例にお
いて、図１に示した半導体装置２０の構成と同一構成に
ついては各図面において同一符号を付してその説明を省
略する。
【００８３】第１実施例に係る半導体装置２０は、アウ
ターリード部２４ｂの第３の端子部２４ｂ-3を鉛直上方
に延出させる構成を示した。しかるに、樹脂パッケージ
２７の側面２７ｃは図示されるように傾斜を有したテー
パ面とされているため、第１実施例に係る半導体装置２
０ではアウターリード部２４ｂと側面２７ｃとの間に必
要以上の間隙部２９が形成されていた。
【００８４】そこで、本実施例に係る半導体装置３０で
は、アウターリード部２４ｂを樹脂パッケージ２７の側
面２７ｃに沿うように更に内側に向け折曲形成すること
により間隙部３１を小さくし、この間隙部３１が小さく
なった分だけ半導体装置３０の小型化を図ったものであ
る。
【００８５】図４は、本発明の第３実施例に係る半導体
装置３５を示している。
【００８６】第１実施例に係る半導体装置２０は、半導
体チップ２１及びステージ２２が全て樹脂パッケージ２
７に埋設された構成とされていた。本実施例に係る半導
体装置３５では、ステージ２２を樹脂パッケージ２７か
ら露出させた構成としたことを特徴とするものである。
【００８７】本実施例のように、ステージ２２を樹脂パ
ッケージ２７から露出させる構成とすることにより、第
１実施例においてステージ２２から上面２７ｂまでの間
に存在した樹脂の厚さ分だけ半導体装置３５の薄型化を
図ることができる。また、半導体チップ２１が搭載され
たステージ２２が樹脂パッケージ２７から露出した構成
であるため、半導体チップ２１の放熱性を向上させるこ
とができる。
【００８８】尚、上記した実施例に係る半導体装置３５
は、第１実施例に係る半導体装置２０においてステージ
２２を樹脂パッケージ２７から露出させた構成とした。
しかるに、前記した図３に示す半導体装置３０及び図４
に示す半導体装置３５において、配設されたステージ２
２を樹脂パッケージ２７から露出させ、薄型化を図る構
成としてもよいことは勿論である。
【００８９】図５は、本発明の第４実施例に係る半導体
装置４０を示している。
【００９０】本実施例に係る半導体装置４０は、前記し
た第２実施例の説明で述べたと同様の理由により、アウ
ターリード部２４ｂを樹脂パッケージ２７の側面２７ｃ
に沿うように更に内側に向け折曲形成することにより間
隙部４１を小さくし、この間隙部３１が小さくなった分
だけ半導体装置４０の小型化を図ったものである。
【００９１】また、本実施例に係る半導体装置４０で
は、ステージ２２を設けることなく直接半導体チップ２
１が樹脂パッケージ２７より露出した構成とされてい
る。この構成とすることにより、半導体チップ２１の放
熱性をより向上させることができる。尚、半導体チップ
２１の一部を樹脂パッケージ２７から露出させるには、
樹脂パッケージ２７のモールド時に露出させようとする
半導体チップ２１の部位を直接モールド用金型に当接さ
せてモールドを行うことにより容易に露出させることが
できる。
【００９２】図６は本発明の第１実施例である半導体装
置ユニット５０Ａ，５０Ｂを示している。
【００９３】図６（Ａ）に示す半導体装置ユニット５０
Ａは、図１に示した第１実施例に係る半導体装置２０を
複数個上下方向に積層した構造とされている。また、図
６（Ｂ）に示す半導体装置ユニット５０Ｂは、第１実施
例に係る半導体装置２０を上下逆にして複数個上下方向
に積層した構造とされている。
【００９４】従って、各半導体装置ユニット５０Ａ，５
０Ｂは半導体装置２０を積層した状態において、上部に
位置する半導体装置２０の第１の端子部２４ｂ-1が、下
部に配設された半導体装置２０の第２の端子部２４ｂ-2
と接続される構成となっている。また、第１の端子部２
４ｂ-1と第２の端子部２４ｂ-2との接続は、例えば半田
付け、レーザ溶接等が考えられる。
【００９５】このように、本実施例に係る半導体装置ユ
ニット５０Ａ，５０Ｂによれば、小型化された半導体装
置２０を積層することが可能となるため、半導体装置２
０の実装効率を向上させることが可能となる。
【００９６】また、第１の端子部２４ｂ-1と第２の端子
部２４ｂ-2との接続において、半田付け等の加熱処理を
行う場合、前記したように、第２の端子部２４ｂ-2と樹
脂パッケージ２７の上面２７ｂとの間には間隙部２８が
形成されており、また第３の端子部２４ｂ-3と樹脂パッ
ケージ２７の側面２７ｃとの間には間隙部２９が形成さ
れているため、第２の端子部２４ｂ-2及び第３の端子部
２４ｂ-3は可撓変位することが可能である。
【００９７】よって、上記加熱処理を実施した場合にお
いて各端子部２４ｂ-2，第３の端子部２４ｂ-3に熱膨張
が発生しても、各端子部２４ｂ-2，第３の端子部２４ｂ
-3が可撓変形することによりこの熱膨張を吸収すること
ができる。また、半導体装置２０を積層することによ
り、各端子部２４ｂ-2，第３の端子部２４ｂ-3に応力が
印加された場合においても同様に各端子部２４ｂ-2，第
３の端子部２４ｂ-3が可撓変形することによりこの応力
を吸収することができる。
【００９８】従って、樹脂パッケージ２７に上記応力や
熱膨張が直接的に印加されることはなくなり、樹脂パッ
ケージ２７にクラック等が生じることを防止できるた
め、半導体装置２０及び半導体装置ユニット５０Ａ，５
０Ｂの信頼性を向上させることができる。
【００９９】更に、本実施例の構成では、第１の端子部
２４ｂ-1の形成位置と第２の端子部２４ｂ-2の形成位置
が上下に対称な位置に形成されているため、半導体装置
ユニット５０Ａと半導体装置ユニット５０Ｂとの関係の
ように、上下を逆に配設しても各半導体装置２０を機能
させることができるため、実装基板への実装時における
設計の自由度を向上させることができる。
【０１００】図７は本発明の第２実施例である半導体装
置ユニット５５Ａ，５５Ｂを示している。
【０１０１】図７（Ａ）に示す半導体装置ユニット５５
Ａは、図４に示した第３実施例に係る半導体装置３５を
複数個上下方向に積層した構造とされている。また、図
６（Ｂ）に示す半導体装置ユニット５５Ｂは、第３実施
例に係る半導体装置３５を上下逆にして複数個上下方向
に積層した構造とされている。
【０１０２】本実施例に係る各半導体装置ユニット５０
Ａ，５０Ｂにおいても、半導体装置３５を積層した状態
において、上部に位置する半導体装置３５の第１の端子
部２４ｂ-1が、下部に配設された半導体装置３５の第２
の端子部２４ｂ-2と接続される構成となっている。
【０１０３】よって、本実施例に係る半導体装置ユニッ
ト５５Ａ，５５Ｂによれば、半導体装置３５の実装効率
を向上させることが可能となると共に、半導体チップ２
１の放熱性を向上させることができる。尚、各端子部２
４ｂ-2，第３の端子部２４ｂ-3が可撓変形することによ
り、応力や熱膨張に起因したパッケージ割れの発生を防
止できる点、及び上下を逆に配設しても各半導体装置３
５を機能させることができるため、実装基板への実装時
における設計の自由度を向上させることができる点につ
いては上記した第１実施例に係る半導体装置ユニット５
０Ａ，５０Ｂと同様である。
【０１０４】図８は本発明の第３実施例である半導体装
置ユニット６０を示している。
【０１０５】同図に示す半導体装置ユニット６０は、上
記した第３実施例に係る半導体装置３５を複数個上下方
向に積層した構造を有しており、この複数個積層した状
態において、上部に配設された半導体装置３５の向きと
下部に配設された半導体装置３５の向きとが逆になるよ
う重ね合わせたことを特徴としている。よって、上部の
半導体装置３５の第１の端子部第１の端子部２４ｂ-1
が、下部に配設された半導体装置３５の第１の端子部２
４ｂ-1と接続される構成とされている。
【０１０６】このように、上部に配設された半導体装置
３５の向きと、下部に配設された半導体装置３５の向き
とが逆になるよう重ね合わせ、各半導体装置３５の第１
の端子部２４ｂ-1同志が接続される構成としたことによ
り、上下の向きに拘わらず半導体装置３５を積層するこ
とができ、よって半導体装置３５の積層時における設計
の自由度を向上させることができる。
【０１０７】図９は本発明の第４実施例である半導体装
置ユニット６５Ａ，６５Ｂを示している。
【０１０８】同図に示す半導体装置ユニット６５Ａ，６
５Ｂは、第１実施例に係る半導体装置２０Ａ，２０Ｂを
用いているが、半導体装置２０Ａと半導体装置２０Ｂと
では、図示されるようにインナーリード部２４ａと電極
パッド２３との間に配設されるワイヤ２５のボンディン
グ位置が左右対称となるよう構成されている。このよう
に、ワイヤ２５のボンディング位置を構成することによ
り、半導体装置２０Ａ，２０Ｂの各リード２４のリード
機能も半導体装置２０Ａと半導体装置２０Ｂとで対称と
なる。
【０１０９】よって、例えば半導体装置２０Ｂを上下逆
となるようひっくり返すことにより半導体装置２０Ａと
リード機能を同一の構成とすることができる。上記のよ
うに、ワイヤ２５のボンディング位置を適宜選定するこ
とにより、積層される半導体装置２０の向きを上下逆向
きとしても、同一機能を有するリード同志を接続しつつ
積層することが可能となる。この構成は、特に半導体装
置として記憶装置（メモリ装置）を用いた場合、同一機
能を有するリード同志を接続することを容易に行うこと
ができ、積層を行う際のリードの接続設計を簡単化する
ことができる。
【０１１０】従って、上記構成とされた半導体装置２０
Ａ，２０Ｂを積層した構造を有する半導体装置ユニット
６５Ａ，６５Ｂも、例えば半導体装置ユニット６５Ａを
上下逆となるようひっくり返すことにより半導体装置ユ
ニット６５Ｂと同一機能を有する半導体装置ユニットと
して用いることができる。
【０１１１】図１０は本発明の第５実施例である半導体
装置ユニット７０を示している。
【０１１２】同図に示す半導体装置ユニット７０は、第
１実施例に係る半導体装置２０を用いており、この半導
体装置２０を上下方向に積層するのに加えて、横方向に
も列設したことを特徴とするものである。
【０１１３】上記のように、半導体装置２０を複数個上
下方向に重ね合わせると共に横方向にも半導体装置２０
を列設した構造とされているため、図６及び図７に示し
た半導体装置ユニット５０Ａ，５０ｂ，５５Ａ，５５Ｂ
に比べて更に実装効率を向上させることができる。
【０１１４】図１１は本発明の第６実施例である半導体
装置ユニット７５を示している。
【０１１５】同図に示す半導体装置ユニット７０は、第
３実施例に係る半導体装置３５を用いた構成とされてお
り、第５実施例に係る半導体装置ユニット７０と同様
に、半導体装置３５を上下方向に積層すると共に、横方
向にも列設したことを特徴とするものである。
【０１１６】よって、本実施例に係る半導体装置ユニッ
ト７５も第５実施例に係る半導体装置ユニット７０と同
様に、図６及び図７に示した半導体装置ユニット５０
Ａ，５０ｂ，５５Ａ，５５Ｂに比べて更に実装効率を向
上させることができ、また各半導体装置３５が薄型化さ
れていることより、半導体装置ユニット７５の低背化を
図ることができる。
【０１１７】図１２は本発明の第７実施例である半導体
装置ユニット８０を示している。
【０１１８】同図に示す半導体装置ユニット８０は、積
層される半導体装置８１ａ，８１ｂとしてＵＴＳＯＰ(U
ltra Thin Small L-Leaded Package）構造の半導体装置
を用いている。ＵＴＳＯＰタイプの半導体装置８１ａ，
８１ｂは、樹脂パッケージ８２内にステージ８３上に搭
載された状態で半導体チップ８４が封止されると共に、
ステージ８３が樹脂パッケージ８２より露出された構成
とされている。このように、ステージ８３を樹脂パッケ
ージ８２より露出する構成とすることにより、半導体装
置８１ａ，８１ｂの薄型化及び半導体チップ８４の放熱
性を向上させることができる。
【０１１９】また、半導体チップ８４と電気的に接続さ
れるリード８５は、樹脂パッケージ８２内に埋設された
インナーリード部８５ａと樹脂パッケージ８２の外部に
延出したアウターリード部８５ｂとにより構成されてい
る。
【０１２０】本実施例に係る半導体装置ユニット８０で
は、上記構成とされた半導体装置８１ａ，８１ｂを積層
する際、下部に配設される半導体装置８１ｂのガルウイ
ング状に成形されたアウターリード部８５ｂの肩部に、
上部に配設される半導体装置８１ａの鉛直下方に延出形
成されたアウターリード部８５ｂを当接させることによ
り、上部に配設される半導体装置８１ａと下部に配設さ
れた半導体装置８１ｂとの位置決めを行う構成としたこ
とを特徴とするものである。また、各アウターリード部
８５ｂの当接部位は接合されるが、この接合方法として
は半田付け，レーザによる溶接等が考えられる。
【０１２１】半導体装置ユニット８０を上記構成とする
ことにより、上部に配設される半導体装置８１ａと下部
に配設された半導体装置８１ｂとの位置決めを精度良く
行うことができ、各アウターリード部８５ｂ，８５ｂ間
における電気的接続を確実に行うことができる。
【０１２２】更に、本実施例においては半導体装置を２
個積層した構造を示しているが、更に積層数を増やして
３個以上の積層構造とした場合には、最下部に配設され
る半導体装置を除き、その上部に積層される半導体装置
を全て同一構成（形状）とすることが可能となり、半導
体装置の生産性を向上させることができる。
【０１２３】尚、図１２において８６はワイヤを、また
８７は半導体装置ユニット８０が実装される実装基板を
夫々示している。
【０１２４】図１３は本発明の第８実施例である半導体
装置ユニット９０を示している。
【０１２５】同図に示す半導体装置ユニット９０におい
ても積層される半導体装置８１ａ，８１ｂとしてＵＴＳ
ＯＰ構造の半導体装置を用いている。尚、以下説明する
各実施例において、図１２に示した半導体装置ユニット
８０と対応する構成については同一符号を付して説明す
る。
【０１２６】本実施例に係る半導体装置ユニット９０を
構成する半導体装置８１ａ，８１ｂは、夫々樹脂パッケ
ージ８２から延出したアウターリード部８５ｂをガルウ
イング状に形成しており、よってその先端部には平坦部
８５ｂ-1が形成されている。そして、各アウターリード
部８５ｂの鉛直下方に延出する延出長さを、上部に配設
された半導体装置８１ａについては長く形成することに
より、各半導体装置８１ａ，８１ｂを積層した状態にお
いて、各平坦部８５ｂ-1は多段に積み重ねられた構成と
することができる。
【０１２７】上記のように、ガルウイング状に成形され
たアウターリード部８５ｂの先端部に形成された平坦部
８５ｂ-1を多段に積み重ねることにより、積層させる各
半導体装置８１ａ，８１ｂの位置決めを行う構成とする
ことにより、上部に配設される半導体装置８１ａと下部
に配設された半導体装置８１ｂとの位置決めを精度良く
行うことができ、各アウターリード部８５ｂ，８５ｂ間
における電気的接続を確実に行うことができる。
【０１２８】図１４は本発明の第９実施例である半導体
装置ユニット９５を示している。同図に示す半導体装置
ユニット９５においても積層される半導体装置８１ａ，
８１ｂとしてＵＴＳＯＰ構造の半導体装置を用いてい
る。
【０１２９】本実施例に係る半導体装置ユニット９５で
は、半導体装置８１ａ，８１ｂを積層する際、下部に配
設された半導体装置８１ｂのアウターリード部８５ｂ
と、上部に配設される半導体装置８１ａのアウターリー
ド部８５ｂとの間に導電性部材９６（図中、梨地で示
す）を介在させて積層したことを特徴とするものであ
る。この導電性部材９６は、銅（Ｃｕ）等の金属柱でも
よく、また導電性が良好でかつ下部に配設される半導体
装置８１ｂの上部に半導体装置８１ａを支持できるもの
であれば、他の材料を用いることも可能である。
【０１３０】上記構成とされた半導体装置ユニット９５
によれば、上部に配設される半導体装置８０ａのリード
８５と、下部に配設される半導体装置８０ｂのリード８
５とを同一形状とすることができる。よって、積層され
る各半導体装置８１ａ，８１ｂを同一構成とすることが
できるため、製造工程の簡略化を図ることができ、これ
に伴いコストの低減を図ることができる。
【０１３１】図１５は本発明の第１０実施例である半導
体装置ユニット１００を示している。同図に示す半導体
装置ユニット１００においても積層される半導体装置８
１ａ，８１ｂとしてＵＴＳＯＰ構造の半導体装置を用い
ている。
【０１３２】半導体装置ユニット１００は、半導体装置
８１ａ，８１ｂを積層する際に下部に配設された半導体
装置８１ｂのアウターリード部８５ｂと、上部に配設さ
れる半導体装置８０ａのアウターリード部８５ｂとを電
気的に接続する（この接続方法は、上記した各実施例の
接続構造のいずれを用いてもよい）と共に、下部に配設
された半導体装置８１ｂの樹脂パッケージ８２と、上部
に配設される半導体装置８１ａの樹脂パッケージ８２と
の間に接着剤１０１を介在させて積層し固定したことを
特徴とするものである。この接着剤１０１は、固化する
ことにより上部に配設される半導体装置８１ａを下部に
配設された半導体装置８１ｂ上に支持する機能を奏す
る。
【０１３３】上記構成とされた半導体装置ユニット１０
０によれば、接着剤１０１を配設するだけの簡単な構成
で、各半導体装置８１ａ，８１ｂ間における位置決め及
び固定を精度良く行うことができる。
【０１３４】図１６は本発明の第１１実施例である半導
体装置ユニット１０５を示している。同図に示す半導体
装置ユニット１００においても積層される半導体装置８
１ａ，８１ｂとしてＵＴＳＯＰ構造の半導体装置を用い
ている。
【０１３５】半導体装置ユニット１０５は、図１２を用
いて説明した第７実施例に係る半導体装置ユニット８０
の変形例的な構成を有しており、上部に配設される半導
体装置８１ａのアウターリード部８５ｂを鉛直下方に延
出させた後、内側に折曲形成して平坦部１０６を形成し
たことを特徴とするものである。
【０１３６】このように、上部に配設される半導体装置
８１ａのアウターリード部８５ｂに平坦部１０６を形成
することにより、上部に配設される半導体装置８１ａの
アウターリード部８５ｂと下部に配設される半導体装置
８１ｂのアウターリード部８５ｂとの電気的接続面積が
大となるため、電気的接続性を良好なものとすることが
できると共に、上部に配設される半導体装置８１ａの支
持を確実に行うことができる。
【０１３７】図１７乃至図２０は、本発明の第１２実施
例である半導体装置ユニット１１０（完成体は図２０に
示す）の構造及び製造方法を説明するための図である。
【０１３８】本実施例に係る半導体装置ユニット１１０
は、３個の半導体装置８１ａ〜８１ｃを積層した構成と
されている。最下部に配設される半導体装置８１ｃは、
アウターリード部８５ｂがガルウイング状に成形されて
いる。また、この半導体装置８１ｃの上部に配設される
半導体装置８１ａ，８１ｂの各アウターリード部８５ｂ
は略鉛直下方け延出した形状に成形されている。尚、半
導体装置８１ａ，８１ｂは同一構成とされている。
【０１３９】ここで、各半導体装置８１ａ〜８１ｃのア
ウターリード形状に注目すると、図１７に示されるよう
に、最下部に配設される半導体装置８１ｃのアウターリ
ード部８５ｂの肩部間の長さ（図１７に矢印Ｄで示す）
は、上部に配設される半導体装置８１ｂのアウターリー
ド部８５ｂの先端間の長さ（図１７に矢印Ｅで示す）と
を比較すると、長さＤの方が長さＥに対して若干大きく
なるよう構成されている（Ｄ＞Ｅ）。また、半導体装置
８１ｂのアウターリード部８５ｂの先端間の長さＥは、
アウターリード部８５ｂの肩部間の長さ（図１７に矢印
Ｆで示す）に対して若干大きくなるよう構成されている
（Ｅ＞Ｆ）。
【０１４０】続いて、半導体装置ユニット１１０の製造
方法について説明する。半導体装置ユニット１１０を製
造するには、先ず半導体装置８１ｃ上に半導体装置８１
ｂを積層する。この際、上記のように長さＤの方が長さ
Ｅに対して若干大きくなるよう構成されているため、半
導体装置８１ｂの下方に延出したアウターリード部８５
ｂは半導体装置８１ｃのアウターリード部８５ｂの肩部
と係合することにより外側に向け弾性変形する（図１８
に変形方向を矢印Ｇで示す）。この弾性力により半導体
装置８１ｂは半導体装置８１ｃに仮止めされる。
【０１４１】続いて、図１８に示されるように半導体装
置８１ｃの上部に仮止めされた半導体装置８１ｂの上部
に、更に半導体装置８１ａを積層する。この時において
も、上記のように長さＥの方が長さＦに対して若干大き
くなるよう構成されているため、半導体装置８１ａの下
方に延出したアウターリード部８５ｂは半導体装置８１
ｂのアウターリード部８５ｂの肩部と係合することによ
り外側に向け弾性変形する。この弾性力により半導体装
置８１ａも半導体装置８１ｂに仮止めされる。これによ
り、各半導体装置８１ａ〜８１ｂは夫々積層されると共
に、仮止めされた状態となる。
【０１４２】続いて、この仮止めされた半導体装置８１
ａ〜８１ｂを、図１９に示されように、固定ブロック１
１１に載置すると共に上部より加圧ブロック１１２によ
り加圧する。この際、固定ブロック１１１の上面に形成
された位置決め突起１１３が最下部に配設される半導体
装置８１ｃのアウターリード部８５ｂと係合することに
より、積層された各半導体装置８１ａ〜８１ｂの位置決
めが行われる構成とされている。続いて、各アウターリ
ード部８５ｂの係合位置にクリーム半田を塗布し、続い
てクリーム半田が塗布された各半導体装置８１ａ〜８１
ｂを加熱処理して各アウターリード部８５ｂ同士を半田
付けすることにより、図２０に示す半導体装置ユニット
１１０が製造される。
【０１４３】この半導体装置ユニット１１０は、半田付
け前において複数の半導体装置８１ａ〜８１ｂの仮止め
が行われるため、図１９に示す加圧処理及び半田付け処
理を容易に行うことができる。また、各アウターリード
部８５ｂの係合位置にて半田付けを行うため、いわゆる
アウターリード部８５ｂに対する半田の乗りが良好とな
り、確実に各アウターリード部８５ｂ間の電気的接続を
行うことができる。
【０１４４】図２１乃至図２５は、本発明の第１３実施
例である半導体装置ユニット１２０を説明するための図
である。
【０１４５】本実施例に係る半導体装置ユニット１２０
は、実装基板１２１に対して立設した状態で実装される
半導体装置１２２〜１２４を面方向に複数個並設した構
造とされていることを特徴とするものである。先ず、図
２１を用いて半導体装置１２２（以下、図２１に示され
る構成の半導体装置を第１の半導体装置という）の構造
について説明する。尚、図２１に示される第１の半導体
装置１２２は、本出願人が先に出願した特願平４−５２
４３４号に開示された半導体装置と同様の構成とされて
いる。また、各半導体装置１２２〜１２４は、記憶装置
（メモリ装置）として機能するものである。
【０１４６】第１の半導体装置１２２は、上記のように
実装基板１２１に対して立設される構成とされており、
大略すると樹脂パッケージ１２５、支持リード１２６
ａ，１２６ｂ，１２７ａ，１２７ｂ、接続リード１２８
等により構成されている。
【０１４７】樹脂パッケージ１２５内には、図示しない
半導体チップがステージに載置された状態で封止されて
いる。また、樹脂パッケージ１２５の実装基板１２１と
対向する底面１２５ａには、支持リード１２６ａ，１２
６ｂ，１２７ａ，１２７ｂ、接続リード１２８が配設さ
れている。
【０１４８】支持リード１２６ａ，１２６ｂ，１２７
ａ，１２７ｂは、樹脂パッケージ１２５が実装基板１２
１の上部に自立できるように配設されたものであり、例
えば上記したステージの一部が樹脂パッケージ１２５の
外部に延出した構成とされている。支持リード１２６ａ
と１２６ｂ、及び支持リード１２７ａと１２７ｂは、夫
々樹脂パッケージ１２５を中心として異なる方向に延出
しており、よってこの支持リード１２６ａ，１２６ｂ，
１２７ａ，１２７ｂにより、樹脂パッケージ１２５を実
装基板１２１上に自立させることができる。
【０１４９】このように、第１の半導体装置１２２が実
装基板１２１上に自立させることができることにより、
第１の半導体装置１２２の表面実装が可能となり、また
リフロー半田を容易に行うことができる。
【０１５０】尚、各支持リード１２６ａ，１２６ｂ，１
２７ａ，１２７ｂは、上記のように樹脂パッケージ１２
５を支持する機能を奏するため、樹脂パッケージ１２５
の側面より外方に所定長さ延出させる必要がある。この
ため、図２１に示す例では、各支持リード１２６ａ，１
２６ｂ，１２７ａ，１２７ｂは樹脂パッケージ１２５の
側面より寸法ａ（図中、矢印で示す）だけ外方に延出し
た構成とされている。
【０１５１】また、接続リード１２８は実装基板１２１
に形成された接続電極（図示せず）と電気的に接続され
るものである。この接続リード１２８のインナーリード
部は樹脂パッケージ１２５内に埋設されると共に、その
端部は半導体チップと電気的に接続されている。また、
アウターリード部（図にはアウターリード部のみが現れ
る）は、上記樹脂パッケージ１２５の底面１２５ａから
延出した直後に折曲されて実装基板１２１に形成された
接続電極と対峙するよう構成されている（図２５（Ｃ）
に詳しい）。
【０１５２】ここで、上記第１の半導体装置１２２の従
来における実装構造を図２２に示し説明する。尚、図２
２には接続リード１２８の図示を省略している。
【０１５３】同図に示すように、従来においては縦型の
第１の半導体装置１２２を実装基板１２１に複数個実装
するには、各支持リード１２６ａ，１２６ｂ，１２７
ａ，１２７ｂが干渉しないように配設されていた。従っ
て、隣接する第１の半導体装置１２２の間には寸法（２
×ａ）の離間寸法が設けられていた。しかるに、この離
間寸法（２×ａ）の領域は単に支持リード１２６ａ，１
２６ｂ，１２７ａ，１２７ｂが配設されるのみであり、
従来の実装構造では実装効率が良くないという問題点が
ある。
【０１５４】そこで本実施例においては、図２３に示す
半導体装置１２３（以下、図２３に示される構成の半導
体装置を第２の半導体装置という）を用い、この第２の
半導体装置１２３が第１の半導体装置１２２の支持リー
ド１２６ａ，１２６ｂ，１２７ａ，１２７ｂの上部に位
置するよう配設したことを特徴とするものである。
【０１５５】図２３は第２の半導体装置１２３を示して
いる。第２の半導体装置１２３は、第１の半導体装置１
２２と同様に実装基板に対して立設配設される構成とさ
れており、大略すると樹脂パッケージ１２９，接続リー
ド１３０等により構成されている。この第２の半導体装
置１２３は、第１の半導体装置１２２には存在する支持
リード１２６ａ，１２６ｂ，１２７ａ，１２７ｂが設け
られていない点で第１の半導体装置１２２とその構成を
異にする。
【０１５６】樹脂パッケージ１２９内には、図示しない
半導体チップがステージ１３１に載置された状態で封止
されている。このステージ１３１は、その一部が樹脂パ
ッケージ１２９の外部に露出した構成とされている。こ
のようにステージ１３１を樹脂パッケージ１２９の外部
に露出させることにより、樹脂パッケージ１２９の薄型
化を図ることができる。また、半導体チップが搭載され
たステージ１３１を樹脂パッケージ１２９より外部に露
出させることにより、放熱効率を向上させることができ
半導体チップの冷却効果を増大させることができる。
【０１５７】また、接続リード１３０は、第１の半導体
装置１２２に配設されている接続リード１２８と略同一
構成とされており、実装基板１２１に形成された接続電
極と電気的に接続されるものである。この接続リード１
３０のアウターリード部（図にはアウターリード部のみ
が現れる）は、上記樹脂パッケージ１２９の底面１２９
ａから延出した直後に折曲されて実装基板１２１に形成
された接続電極と対峙するよう構成されている。
【０１５８】また、折曲後の実装基板１２１と平行な方
向への延出長さは、後述するように第２の半導体装置１
２３が第１の半導体装置１２２に並設された状態におい
て、第１の半導体装置１２２に形成されている接続リー
ド１２８と係合し得る長さとされている（図２５（Ｃ）
に詳しい）。
【０１５９】図２５は本実施例に係る半導体装置ユニッ
ト１２０を示しており、同図（Ａ）は底面図，同図
（Ｂ）は外観図，同図（Ｃ）は接続リード１２８，１３
０を拡大して示す図である。
【０１６０】図２５（Ａ），（Ｂ）に示されるように、
本実施例においては、第２の半導体装置１２３を第１の
半導体装置１２２の支持リード１２６ｂ，１２７ｂの上
部に位置するよう配設されている。この構成とすること
により、第１の半導体装置１２２と第２の半導体装置１
２３とは近接した状態で並設された構成となる。従っ
て、従来では支持リード１２６ａ，１２６ｂ，１２７
ａ，１２７ｂのみが配設されていた領域を利用して第２
の半導体装置１２３を配設することが可能となり、実装
密度を向上させることができる。
【０１６１】また、第２の半導体装置１２３を第１の半
導体装置１２２に並設した状態で、第２の半導体装置１
２３に形成されている樹脂パッケージ１２９から露出し
たステージ１３１は、半導体装置ユニット１２０の外側
に位置するよう構成されており、放熱性の向上が図られ
ている。
【０１６２】図２５（Ｃ）は第２の半導体装置１２３の
固定構造を示している。前記したように、第２の半導体
装置１２３は第１の半導体装置１２２と異なり支持リー
ドを有していない。よって、第２の半導体装置１２３固
定は、パッケージ１２９の下面１２９ａから延出した接
続リード１３０を第１の半導体装置１２２に設けられて
いる接続リード１２８に半田付けすることにより行って
いる（半田付け部分を黒塗りで示す）。
【０１６３】上記のように、第２の半導体装置１２３の
接続リード１３０を第１の半導体装置１２２の接続リー
ド１２８とを半田付け接合することにより、第１の半導
体装置１２２と第２の半導体装置１２３とを電気的かつ
機械的に接続することができる。従って、各接続リード
１２８，１３０は、第１の半導体装置１２２と第２の半
導体装置１２３とを接続する際の電気的接続部材と機械
的接続部材のふたつの機能を奏することとなり、夫々の
機能を別個の部材により実現する構成に比べて構造の簡
単化を図ることができる。
【０１６４】尚、各半導体装置１２２，１２３は上記の
ようにメモリ装置であるため、対向する各接続リード１
２８，１３０を接続することにより半導体装置ユニット
１２０の容量は各半導体装置１２２，１２３の容量を加
算した容量となる。
【０１６５】図２６は、本発明の第１４実施例である半
導体装置ユニット１４０を示している。尚、同図におい
て第１３実施例に係る半導体装置ユニット１２０と同一
構成については同一符号を付してその説明を省略する。
【０１６６】前記した第１３実施例に係る半導体装置ユ
ニット１２０は、第２の半導体装置１２３を第１の半導
体装置１２２の片方のみに配設した構成を示した。本実
施例に係る半導体装置ユニット１４０は、第２の半導体
装置１２３を二つ用意し（符号１２３ａ，１２３ｂで示
す）、この一対の第２の半導体装置１２３ａ，１２３ｂ
により第１の半導体装置１２２を挟んだ構造としたこと
を特徴とするものである。
【０１６７】第２の半導体装置１２３ａは、前記した第
１３実施例に係る半導体装置ユニット１２０に配設され
る半導体装置１２３と同一構成である。また、第２の半
導体装置１２３ｂは、接続リード１３０ｂの折り曲げ方
向が逆方向である点、またステージ１３１の樹脂パッケ
ージ１２９における露出面が逆である点を除き第１３実
施例に係る半導体装置ユニット１２０に配設される半導
体装置１２３と同一構成である。
【０１６８】この第２の半導体装置１２３ｂは、第１の
半導体装置１２２に配設されている支持リード１２６
ａ，１２７ａの上部に位置するよう配設されている。ま
た、図２６（Ｃ）に示されるように、第２の半導体装置
１２３ａ，１２３ｂに配設されている接続リード１３０
ａ，１３０ｂは、第１の半導体装置１２２の接続リード
１２８に半田付け接合されている。
【０１６９】上記構成とされた半導体装置ユニット１４
０によれば、第１の半導体装置１２２の両側部に第２の
半導体装置１２３ａ，１２３ｂが配設されるため、第１
３実施例に係る半導体装置ユニット１２０に比べて、更
に実装密度を向上させることができる。
【０１７０】図２７及び図２８は、本発明の第１５実施
例である半導体装置ユニット１５０，１５５を示してい
る。尚、本実施例においても図２５に示した第１３実施
例に係る半導体装置ユニット１２０と同一構成について
は同一符号を付してその説明を省略する。
【０１７１】本実施例においては、図２４に示した半導
体装置１２４を第１の半導体装置として用いたことを特
徴とするものである。本実施例に係る第１の半導体装置
１２４は、半導体チップが搭載されたステージ１５１を
樹脂パッケージ１２５の外部に露出させたことを特徴と
するものである。このように、樹脂パッケージ１２５の
外部にステージ１５１を露出させることにより、第１の
半導体装置１２４においても冷却効率を向上させること
ができ、半導体装置ユニット１５０全体としての冷却効
率を向上させることができる。
【０１７２】図２７に示す半導体装置ユニット１５０
は、第２の半導体装置１２３を第１の半導体装置１２４
の樹脂パッケージ１２５の片面にのみ配設した例を示し
ており、図２８に示す半導体装置ユニット１５５は一対
の第２の半導体装置１２３ａ，１２３ｂを第１の半導体
装置１２４を挟むように配設した例を示している。各半
導体装置ユニット１５０，１５５では、実装効率及び冷
却効率の双方を向上させることができる。
【０１７３】図２９は、本発明の第１６実施例である半
導体装置１６０を示している。
【０１７４】同図に示す半導体装置１６０（第１の半導
体装置）は、大略すると半導体チップ１６１，樹脂パッ
ケージ１６２，リード１６３等により構成されている。
半導体チップ１６１はステージ１６４に搭載された上で
樹脂パッケージ１６２内に埋設されている。
【０１７５】また、樹脂パッケージ１６２は、その側部
に後述するリード１６３の数に対応する数の凹部１６５
が形成されている。この凹部１６５は上下方向に貫通し
ており、この凹部１６５の内部にリード１６３の一部が
露出する構成とされている。
【０１７６】リード１６３は、先に図１に示した半導体
装置２０や図１２等に示した半導体装置８１ａ，８１ｂ
に配設されたリード２４，８５と異なり、樹脂パッケー
ジ１６２の外部には延出しない構成とされている。具体
的には、リード１６３の内側所定部分（インナーリード
部１６３ａという）は、ワイヤ１６６により半導体チッ
プ１６１と電気的に接続されると共に、リード１６３の
外側所定部分（アウターリード部１６３ａという）は樹
脂パッケージ１６２に形成された凹部１６５内に露出し
た構成とされている。このように、アウターリード部１
６３ａは凹部１６５内に露出されているため、このリー
ド１６３は樹脂パッケージ１６２の内部に配設された状
態においても電気的接続が可能な状態となっている。
【０１７７】上記のようにリード１６３のアウターリー
ド部１６３ａは樹脂パッケージ１６２に形成された凹部
１６５内に位置し、樹脂パッケージ１６２の外方には延
出しない構成とされているため、リード１６３全体が樹
脂パッケージ１６２に保護される構成となる。よって、
半導体装置１６０に外力が印加されたりした場合におい
ても、リード１６３の変形を確実に防止することができ
る。
【０１７８】また、リード１６３が樹脂パッケージ１６
２の外周部より内側に位置しているため、リード１６３
が樹脂パッケージ１６２の外方に延出しない分だけ半導
体装置１６０の小型化を図ることができ実装性を向上さ
せることができる。
【０１７９】尚、リード１６３及びステージ１６４の材
料としては４２アロイ等の鉄（Ｆｅ）合金や銅（Ｃｕ）
の使用が考えられ、またワイヤ１６６の材料としては金
（Ａｕ）、アルミニウム（Ａｌ），銅（Ｃｕ）の使用が
考えられる。また、上記の実施例では半導体チップ１６
１とリード１６３を電気的に接続する手段としてワイヤ
１６６を用いたが、バンプ，ＴＡＢ等を適用することも
可能である。
【０１８０】図３０は、図２９に示した半導体装置１６
０の変形例である半導体装置１７０（第２の半導体装
置）を示している。尚、同図に示す半導体装置１７０に
おいて図２９に示した半導体装置１６０と同一構成につ
いては同一符号を付してその説明を省略する。
【０１８１】同図に示す半導体装置１７０は、樹脂パッ
ケージ１７３に形成される凹部を有底凹部１７１とする
共に、この有底凹部１７１の底部分にリード１７２が配
設されるよう構成されたものである。この有底凹部１７
１に配設されたリード１７２は、そのインナーリード部
１７２ａが樹脂パッケージ１７３に埋設されると共に、
アウターリード部１７２ｂは有底凹部１７１内に露出さ
れ電気的接続可能な構成となっている。また、アウター
リード部１７２ｂは樹脂パッケージ１７３の側面と面一
となる位置まで延出するよう構成されている。
【０１８２】上記構成とされた半導体装置１７０におい
ても、リード１７２は樹脂パッケージ１７３の外方には
延出しない構成とされているため、リード１７２全体が
樹脂パッケージ１７３に保護される構成となり、よって
リード１７２の変形を確実に防止することができる。ま
た、リード１７２が樹脂パッケージ１７３の外周部より
内側に位置しているため、半導体装置１７０の小型化を
図ることができ実装性を向上させることができる。
【０１８３】図３１は、本発明の第１７実施例である半
導体装置ユニット１８０を示している。
【０１８４】半導体装置ユニット１８０は、上記した半
導体装置（第１の半導体装置）１６０及び半導体装置
（第２の半導体装置）１７０を図３２に示すリード部材
１９０を用いて積層した構成とされている。図３１に示
す半導体装置ユニット１８０では、最下層に第２の半導
体装置１７０を用いると共に、その上部に２個の第１の
半導体装置１６０を積層した構成を示している。
【０１８５】リード部材１９０は、例えば４３アロイ等
の導電性を有するリード材料により構成されており、図
３２に示すように、直線状に上下方向に延出する柱部１
９１と、この柱部１９１の下端に略直角に折曲されるこ
とにより形成された段部１９２と、更にこの段部１９２
の端部にガルウイング状に成形された実装部１９３とを
一体的に形成した構成とされている。
【０１８６】このリード部材１９０の柱部１９１は、第
１の半導体装置１６０に形成されている複数の凹部１６
５に夫々嵌入されるものであり、嵌入状態において各凹
部１６５内に電気的接続可能な状態で配設されているリ
ード１６３と電気的に接続される。また、柱部１９１の
所定位置には係止部１９４が形成されており、積層され
た状態において第１の半導体装置１６０に設けられてい
るリード１６３（詳しくはアウターリード部１６３ｂ）
は、この係止部１９４の上部に載置される構成とされて
いる。また、アウターリード部１６３ｂが係止部１９４
の上部に載置された部位に半田付けが行われ（半田を図
中黒塗りで示す）、これにより各第１の半導体装置１６
０はリード部材１９０に係止された構成となる。
【０１８７】また、リード部材１９０に形成された段部
１９２は、第２の半導体装置１７０に形成されている有
底凹部１７１に嵌入される構成とされており、段部１９
２はは有底凹部１７１に嵌入された状態において、有底
凹部１７１の底部に配設されているリード１７２と電気
的に接続する構成とされている。また、段部１９２が有
底凹部１７１に嵌入された状態において、リード部材１
９０の段部１９２とリード１７２との間には半田付けが
行われ（半田を図中黒塗りで示す）、よって第２の半導
体装置１７０もリード部材１９０に係止された構成とな
る。
【０１８８】更に、リード部材１９０に形成された実装
部１９３は、図３１に示されるように、ガルウイング状
に成形されることにより第１の半導体装置１７０の下方
に延出し実装基板１８５に半田付けされる（半田を梨地
で示す）。このように、リード部材１９０の下端部に実
装部１９３を形成することにより、半導体装置ユニット
１８０の実装基板１８５に対する実装を容易に行うこと
ができる。
【０１８９】上記構成とさたれ半導体装置ユニット１８
０は、係止部１９４の配設ピッチを広く取ることによ
り、積層された各半導体装置１６０，１７０の離間寸法
を大きくとることができる。即ち、積層された各半導体
装置１６０，１７０を離間配設することが可能であるた
め、各半導体装置１６０，１７０を直接接触した状態で
積層する構造に比べて放熱効率を向上させることができ
る。
【０１９０】また、半導体装置ユニット１８０ではリー
ド部材１９０が第１の半導体装置１６０に形成されてい
る凹部１６５の内部に位置することとなり、また第２の
半導体装置１７０の有底凹部１７１に嵌合した構成とな
る。従って、リード部材１９０が各半導体装置１６０，
１７０の樹脂パッケージ１６２，１７３の外部に露出す
る部分を小さくすることができリード部材１９０の保護
を図ることができる。
【０１９１】図３３は、本発明の第１８実施例である半
導体装置ユニット２００を示している。
【０１９２】前記した第１７実施例に係る半導体装置ユ
ニット１８０は、第２の半導体装置１７０の上部に第１
の半導体装置１６０を積層した構成とされていた。しか
るに、本実施例に係る半導体装置ユニット１８０は第１
の半導体装置１６０のみを複数個積層した構造としたこ
とを特徴とするものである。また、複数の半導体装置１
６０を積層するのに、図３４に示されるリード部材１９
５を用いたことを特徴とするものである。
【０１９３】本実施例に係る半導体装置ユニット２００
は、第１の半導体装置１６０のみを複数個積層した構造
であるため、第１７実施例で用いたリード部材１９０と
異なり段部１９２を設ける必要がない。これは、本実施
例に係る半導体装置ユニット２００では第２の半導体装
置１７０を用いていないからである。
【０１９４】従って、半導体装置ユニット２００に用い
られるリード部材として、図３４に示されるような段部
の無い直線状のリード部材１９５を用いることが可能と
なる。このように、直線状のリード部材１９５を用いる
ことにより、リード部材１９５はその全ての部位が半導
体装置１６０に形成された凹部１６５の内部に位置させ
ることが可能となる。即ち、リード部材１９５はその全
ての部位が樹脂パッケージ１６２の内部に位置すること
となる。
【０１９５】この構成により、図３１に示した半導体装
置ユニット１８０ではリード部材１９０に段部１９２，
実装部１９３が形成されることにより樹脂パッケージ１
６２，１７３の外部に延出していた部分を、本実施例に
係る半導体装置ユニット２００では無くすことができ、
よって半導体装置ユニット２００の小型化を図ることが
できる。尚、本実施例に係る半導体装置ユニット２００
においても、放熱効率を向上させることができると共に
リード部材１９５の保護を確実に行うことができること
は、第１７実施例に係る半導体装置ユニット１８０と同
様である。
【０１９６】一方、上記した第１７実施例及び第１８実
施例に係る半導体装置ユニット１８０，２００のように
半導体装置１６０，１７０を積層する構成では、各半導
体装置１６０，１７０に配設された半導体チップ１６１
を駆動させるチップセレクト端子の引き回しが問題とな
る。
【０１９７】しかるにこの問題は、図３５に示されるよ
うに、凹部１６５（或いは有底凹部１７１）の形成深さ
を個々の半導体装置１６０，１７０で異ならせることに
より解決することができる。図３５に示される例では、
チップセレクト端子に対応する凹部１６５ａ（以下、チ
ップセレクト端子用凹部という）が他の凹部１６５より
も深く形成されている。
【０１９８】図３６は、上記構成とされたチップセレク
ト端子用凹部１６５ａを有する半導体装置１６０ａ〜１
６０ｃを積層した状態（３個積層した状態）を示してい
る。
【０１９９】同図に示されるように、チップセレクト端
子用凹部１６５ａの形成深さは、各半導体装置１６０毎
に異なるよう構成されており、最上層の半導体装置１６
０に形成されたチップセレクト端子用凹部１６５ａ-1の
形成深さが最も浅く、下層になるに従ってチップセレク
ト端子用凹部１６５ａ-2, １６５ａ-3の順で形成深さが
順次深くなるよう構成されている。また、チップセレク
ト端子用のリード部材１９６ａ〜１９６ｃは、各チップ
セレクト端子用凹部１６５ａ-1〜１６５ａ-3の内部に形
成されたリード１６３ａ〜１６３ｃの形成位置と対応す
るよう配設位置が選定されており、よって各半導体装置
１６０ａ〜１６０ｃに独立してチップセレクト信号を供
給することが可能となる。
【０２００】尚、上記した半導体装置ユニット１８０，
２００においては、リード部材として図３２及び図３４
に示す構成のリード部材１９０，１９５を示した。しか
るに、リード部材の構成は図３２及び図３４に示される
ものに限定されるものではなく、例えば図３７（Ａ）に
示すように実装部をＬ字状に折曲形成したものでもよ
く、また同図（Ｂ），（Ｃ）に示すように係止部１９４
を設けない構成としてもよい。
【０２０１】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を奏するものである。
【０２０２】請求項１記載の発明によれば、アウターリ
ード部を樹脂パッケージの外形に沿って折曲してアウタ
ーリード部を樹脂パッケージの上面に引き出し、樹脂パ
ッケージの下面に第１の端子部を形成し、樹脂パッケー
ジの上面に第２の端子部を形成する構成としたことによ
り、第１及び第２の端子部形成位置、即ち樹脂パッケー
ジの上面及び底面の各面で電気的接続を取ることができ
るため、半導体装置を上下方向に複数個積層することが
可能となり、半導体装置の実装効率を向上させることが
できる。
【０２０３】また、請求項２の発明によれば、半導体装
置の側面においても電気的接続を行うことが可能とな
り、半導体装置を上下方向に加えて横方向にも並設する
ことができ、よって半導体装置の実装効率を更に向上さ
せることができる。
【０２０４】また、請求項３記載の発明によれば、樹脂
パッケージの形状を半導体素子の形状と略等しい形状と
したことにより、樹脂パッケージの小型化を図ることが
できるため、半導体装置の実装効率を向上させることが
できる。
【０２０５】また、請求項４記載の発明によれば、複数
のリードのインナーリード部を樹脂パッケージ内で高さ
方向に対し、その一部或いは全部が半導体素子と重なり
合う構成としたことにより、このインナーリード部と半
導体素子とが重なり合う分だけ樹脂パッケージの小型化
を図ることができ、半導体装置の実装効率を向上させる
ことができる。
【０２０６】また、請求項５記載の発明によれば、樹脂
パッケージの上面に形成された第２の端子部は、樹脂パ
ッケージ外で高さ方向に対してその一部或いは全部が半
導体素子と重なり合っている構成としたことにより、第
２の端子部は平面的にみて樹脂パッケージの面積内に位
置し、外方に延出することはないため、半導体装置の小
型化を図ることができる。
【０２０７】また、請求項６記載の発明によれば、樹脂
パッケージに上記応力や熱膨張が直接的に印加されるこ
とはなくなり、樹脂パッケージにクラック等が生じるこ
とを防止できるため、半導体装置の信頼性を向上させる
ことができる。
【０２０８】また、請求項７記載の発明によれば、上部
の半導体装置の第１の端子部と下部に配設された半導体
装置の第２の端子部とを接続することにより、複数の半
導体装置を上下方向に積層することができるため、容易
に半導体装置の積層体を形成することができる。
【０２０９】また、請求項８記載の発明によれば、上下
の向きに拘わらず半導体装置を積層することができ、よ
って半導体装置の積層時における設計の自由度を向上さ
せることができる。
【０２１０】また、請求項９記載の発明によれば、複数
個列設された状態にある各半導体装置の第３の端子部同
志が相互に接続される構成としたことにより、半導体装
置を複数個横方向に列設することを容易に実現すること
ができると共に、半導体装置の実装効率を向上させるこ
とができる。
【０２１１】また、請求項１０記載の発明によれば、半
導体装置を複数個上下方向に重ね合わせると共に半導体
装置を複数個側方向にも列設した構造とされているた
め、更に実装効率を向上させることができる。
【０２１２】また、請求項１１記載の発明によれば、他
の半導体装置を上下逆向きとした状態で一の半導体装置
と同一の構成となるため、他の半導体装置を上下逆向き
として一の半導体装置と積層することが可能となり、積
層構造を設計する際のリードの接続設計を容易とするこ
とができる。
【０２１３】また、請求項１２記載の発明によれば、ス
テージが樹脂パッケージより露出された構成の薄型半導
体装置においても、上部に配設される半導体装置と下部
に配設された半導体装置との位置決めを精度良く行うこ
とができ、各アウターリード部間における電気的接続を
確実に行うことができる。
【０２１４】また、請求項１３記載の発明によれば、ガ
ルウイング状に成形されたアウターリード部の先端部に
形成された平坦部を多段に積み重ねられることにより、
上部に配設される半導体装置と下部に配設された半導体
装置との位置決めを行う構成とすることにより、上部に
配設される半導体装置と下部に配設された半導体装置と
の位置決めを精度良く行うことができ、各アウターリー
ド部間における電気的接続を確実に行うことができる。
【０２１５】また、請求項１４記載の発明によれば、半
導体装置を積層する際に下部に配設された半導体装置の
アウターリード部と、上部に配設される半導体装置のア
ウターリード部との間に導電性部材を介在させて積層し
たことにより、上部に配設される半導体装置のリード
と、下部に配設された半導体装置のリードとを同一形状
とすることができ、よって積層される各半導体装置を同
一構成とすることができるため製造工程の簡略化を図る
ことができ、これに伴いコストの低減を図ることができ
る。
【０２１６】また、請求項１５記載の発明によれば、各
積層される半導体装置のアウターリード部を電気的に接
続した構成で、下部に配設された半導体装置の樹脂パッ
ケージと、上部に配設される半導体装置の樹脂パッケー
ジとの間に接着剤を介在させて積層し固定することによ
り、接着剤を配設するだけの簡単な構成で上部に配設さ
れる半導体装置と下部に配設された半導体装置との位置
決め及び固定を精度良く行うことができる。
【０２１７】また、請求項１６記載の発明によれば、高
密度実装を行いうる縦型の半導体装置（実装基板に立設
される半導体装置）を近接させて並設するため、更なる
高密度実装を行うことが可能となる。
【０２１８】また、請求項１７記載の発明によれば、第
２の半導体装置を第１の半導体装置の両側部にそれぞれ
配設することにより、片面にのみ第２の半導体装置を配
設する構成に比べて実装密度を向上させることができ
る。
【０２１９】また、請求項１８記載の発明によれば、接
続リードは電気的接続部材と機械的接続部材のふたつの
機能を奏するため、夫々の機能を別個の部材により実現
する構成に比べて構造の簡単化を図ることができる。
【０２２０】また、請求項１９及び２０記載の発明によ
れば、樹脂パッケージの薄型化を図ることができ実装密
度を向上させることができる。また、半導体素子プが搭
載されたステージを樹脂パッケージより外部に露出させ
ることにより、放熱効率を向上させることができ、半導
体素子プの冷却効果を増大させることができる。
【０２２１】また、請求項２１記載の発明によれば、リ
ードが樹脂パッケージの外方に延出しないため、半導体
装置の小型化を図ることができる。また、同様の理由に
よりリードの変形発生を防止することができる。
【０２２２】また、請求項２２記載の発明によれば、凹
部の深さを異ならせたことにより、リード接続において
多様性を持たせることができる。
【０２２３】また、請求項２３記載の発明によれば、リ
ードが樹脂パッケージの外部に延出しない構造で半導体
装置を積層することが可能であるため、小さな実装スペ
ースに半導体装置ユニットを実装することができ実装効
率を向上することができる。また、各半導体装置はリー
ド部材に係合した状態で積層されるため、各半導体装置
間に間隙を設けることができ、放熱効率を向上させるこ
とができる。
【０２２４】また、請求項２４記載の発明によれば、リ
ード部材最下部に実装基板と電気的接続を行う実装部を
形成することにより、半導体装置ユニットを実装基板へ
容易に実装することが可能となる。
【０２２５】更に、請求項２５記載の発明によれば、第
２の半導体装置の上部に複数の第１の半導体装置を積層
する構造とすることができ、この構成においてもリード
は樹脂パッケージの外部に延出しないため実装効率を向
上することができ、また各半導体装置を離間した状態で
リード部材に係合することにより放熱効率を向上させる
ことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】本発明の第１実施例である半導体装置の製造方
法を説明するための図である。
【図３】本発明の第２実施例である半導体装置を説明す
るための図である。
【図４】本発明の第３実施例である半導体装置を説明す
るための図である。
【図５】本発明の第４実施例である半導体装置を説明す
るための図である。
【図６】本発明の第１実施例である半導体装置ユニット
を説明するための図である。
【図７】本発明の第２実施例である半導体装置ユニット
を説明するための図である。
【図８】本発明の第３実施例である半導体装置ユニット
を説明するための図である。
【図９】本発明の第４実施例である半導体装置ユニット
を説明するための図である。
【図１０】本発明の第５実施例である半導体装置ユニッ
トを説明するための図である。
【図１１】本発明の第６実施例である半導体装置ユニッ
トを説明するための図である。
【図１２】本発明の第７実施例である半導体装置ユニッ
トを説明するための図である。
【図１３】本発明の第８実施例である半導体装置ユニッ
トを説明するための図である。
【図１４】本発明の第９実施例である半導体装置ユニッ
トを説明するための図である。
【図１５】本発明の第１０実施例である半導体装置ユニ
ットを説明するための図である。
【図１６】本発明の第１１実施例である半導体装置ユニ
ットを説明するための図である。
【図１７】本発明の第１２実施例である半導体装置ユニ
ットの製造方法を説明するための図である。
【図１８】本発明の第１２実施例である半導体装置ユニ
ットの製造方法を説明するための図である。
【図１９】本発明の第１２実施例である半導体装置ユニ
ットの製造方法を説明するための図である。
【図２０】本発明の第１２実施例である半導体装置ユニ
ットを説明するための図である。
【図２１】本発明の第１３実施例である半導体装置ユニ
ットを構成する第１の半導体装置を説明するための図で
ある。
【図２２】従来における第１の半導体装置を実装基板に
実装する方法を説明するための図である。
【図２３】本発明の第１３実施例である半導体装置ユニ
ットを構成する第２の半導体装置を説明するための図で
ある。
【図２４】本発明の第１５実施例である半導体装置ユニ
ットを構成する第１の半導体装置を説明するための図で
ある。
【図２５】本発明の第１３実施例である半導体装置ユニ
ットを説明するための図である。
【図２６】本発明の第１４実施例である半導体装置ユニ
ットを説明するための図である。
【図２７】本発明の第１５実施例である半導体装置ユニ
ットを説明するための図である。
【図２８】本発明の第１５実施例である半導体装置ユニ
ットを説明するための図である。
【図２９】本発明の第１６実施例である半導体装置を説
明するための図である。
【図３０】本発明の第１６実施例である半導体装置の変
形例である半導体装置を説明するための図である。
【図３１】本発明の第１７実施例である半導体装置ユニ
ットを説明するための図である。
【図３２】本発明の第１７実施例である半導体装置ユニ
ットに用いるリード部材を説明するための図である。
【図３３】本発明の第１８実施例である半導体装置ユニ
ットを説明するための図である。
【図３４】本発明の第１８実施例である半導体装置ユニ
ットに用いるリード部材を説明するための図である。
【図３５】凹部の形成深さを異ならせてなる半導体装置
を示す図である。
【図３６】チップセレクト端子用凹部を有する半導体装
置を積層した半導体装置ユニットを説明するための図で
ある。
【図３７】リード部材の変形例を示す図である。
【図３８】従来の半導体装置の一例を説明するための図
である。
【図３９】従来の半導体装置の一例を説明するための図
である。
【図４０】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
２０，３０，３５，４０，８１ａ，８１ｂ，１２２，１
２３，１２３ａ，１２３ｂ，１２４，１６０，１７０
半導体装置 ２１，８４，１６１ 半導体チップ ２２，８３，１３１，１５１，１６４ ステージ ２３ 電極パッド ２４，８５，１６３，１７２ リード ２４ａ，８５ａ，１６３ａ インナーリード部 ２４ｂ，８５ｂ，１６３ｂ アウターリード部 ２４ｂ-1 第１の端子部 ２４ｂ-2 第２の端子部 ２４ｂ-3 第３の端子部 ２５，８６，１６６ ワイヤ ２７，８２，１２５，１２９，１６２，１７３ 樹脂パ
ッケージ ２７ａ 下面 ２７ｂ 上面 ２７ｃ 側面 ２８，２９，３１，４１ 間隙部 ５０Ａ，５０Ｂ，５５Ａ，５５Ｂ，６０，６５Ａ，６５
Ｂ，７０，７５，８０，９０，９５，１００，１０５，
１１０，１２０，１４０，１５０，１５５，１８０，２
００ 半導体装置ユニット ８５ｂ-1，１０６ 平坦部 ８７，１２１，１８５ 実装基板 ９６ 導電性部材 １０１ 接着剤 １２６ａ，１２６ｂ，１２７ａ，１２７ｂ 支持リード １２８，１３０，１３０ａ，１３０ｂ 接続リード １６５ 凹部 １６５ａ チップセレクト端子用凹部 １７１ 有底凹部 １９０，１９６，１９６ａ〜１９６ｃ，１９７〜１９９
リード部材 １９１ 柱部 １９２ 段部 １９３ 実装部 １９４ 係止部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 (72)発明者 水越 正孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 音喜多 孝輔 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉村 洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林田 勝大 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高島 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石栗 雅彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 薗 陸郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 樹脂パッケージ内に半導体素子が封止さ
    れると共に、該半導体素子に接続されるインナーリード
    部と該樹脂パッケージの外部に延出したアウターリード
    部とを有するリードが設けられた半導体装置において、 該アウターリード部を該樹脂パッケージの外形に沿って
    折曲し、該アウターリード部を該樹脂パッケージの上面
    に引き出し、 該アウターリード部が、該樹脂パッケージの下面に第１
    の端子部を形成し、該樹脂パッケージの上面に第２の端
    子部を形成することを特徴とする半導体装置。
  2. 【請求項２】 該アウターリード部の該樹脂パッケージ
    の側面と対向する部位を第３の端子部としてなることを
    特徴とする半導体装置。
  3. 【請求項３】 該樹脂パッケージの形状を、該半導体素
    子の形状と略等しい形状としたことを特徴とする請求項
    １または２のいずれかに記載の半導体装置。
  4. 【請求項４】 該複数のリードのインナーリード部は、
    該パッケージ内で高さ方向に対し、その一部或いは全部
    が該半導体素子と重なり合っている構成としたことを特
    徴とする請求項１または３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 該樹脂パッケージの上面に形成された第
    ２の端子部は、該パッケージ外で高さ方向に対し、その
    一部或いは全部が該半導体素子と重なり合っている構成
    としたことを特徴とする請求項１乃至４のいずれかに記
    載の半導体装置。
  6. 【請求項６】 該第２及び第３の端子部を該樹脂パッケ
    ージの外面より離間するよう形成してなる請求項２乃至
    ４のいずれかに記載の半導体装置。
  7. 【請求項７】 該請求項１乃至６のいずれかに記載の半
    導体装置を複数個上下方向に積層した構造を有し、 上記複数個積層した状態にある上部の該半導体装置の第
    １の端子部が、下部に配設された該半導体装置の第２の
    端子部と接続される構成としたことを特徴とする半導体
    装置ユニット。
  8. 【請求項８】 該請求項１乃至６のいずれかに記載の半
    導体装置を複数個上下方向に積層した構造を有し、 上記複数個積層した状態において、上部に配設された該
    半導体装置の向きと下部に配設された該半導体装置の向
    きとが逆になるよう重ね合わせ、 上部の該半導体装置の第１の端子部が、下部に配設され
    た該半導体装置の第１の端子部と接続される構成とした
    ことを特徴とする半導体装置ユニット。
  9. 【請求項９】 該請求項２乃至６のいずれかに記載の半
    導体装置を複数個横方向に列設した構造を有し、 上記複数個列設された状態にある各半導体装置の第３の
    端子部同志が相互に接続される構成としたことを特徴と
    する半導体装置ユニット。
  10. 【請求項１０】 該請求項２乃至５のいずれかに記載の
    半導体装置を複数個上下方向に重ね合わせると共に、該
    半導体装置を複数個横方向にも列設した構造を有し、 上記複数個積層した状態にある上部の該半導体装置の第
    １の端子部が、下部に配設された該半導体装置の第２の
    端子部と接続される構成とすると共に、 上記複数個列設された状態にある各半導体装置の第３の
    端子部同志が相互に接続される構成としたことを特徴と
    する半導体装置ユニット。
  11. 【請求項１１】 該請求項１乃至６のいずれかに記載の
    半導体装置を複数個上下方向に積層した構造を有し、 一の半導体装置における該リードと電極パッドとの接続
    構造に対し、他の半導体装置の該リードと電極パッドと
    の接続構造を対称となるよう配設し、 該他の半導体装置を上下逆向きとした状態で該一の半導
    体装置と積層する構成としたことを特徴とする半導体装
    置ユニット。
  12. 【請求項１２】 樹脂パッケージ内にステージ上に搭載
    された状態で半導体素子が封止されると共に該ステージ
    が該樹脂パッケージより露出された構成とされており、
    かつ該半導体素子に接続されるインナーリード部と該樹
    脂パッケージの外部に延出したアウターリード部とを有
    するリードが設けられた半導体装置を複数個積層した構
    成を有しており、 上記半導体装置を積層する際、下部に配設された該半導
    体装置の該アウターリード部の肩部に、上部に配設され
    る該半導体装置の該アウターリード部を当接させること
    により、上部に配設される該半導体装置と下部に配設さ
    れた該半導体装置との位置決めを行う構成としたことを
    特徴とする半導体装置。
  13. 【請求項１３】 樹脂パッケージ内にステージ上に搭載
    された状態で半導体素子が封止されると共に該ステージ
    が該樹脂パッケージより露出された構成とされており、
    かつ該半導体素子に接続されるインナーリード部と該樹
    脂パッケージの外部に延出したアウターリード部とを有
    するリードが設けられた半導体装置を複数個積層した構
    成を有しており、 該複数の半導体装置の該樹脂パッケージから延出したア
    ウターリード部をその先端部に平坦部を有するガルウイ
    ング形状に成形し、 上記複数の半導体装置を積層した状態において、該平坦
    部が多段に積み重ねられることにより、上部に配設され
    る該半導体装置と下部に配設された該半導体装置との位
    置決めを行う構成としたことを特徴とする半導体装置。
  14. 【請求項１４】 樹脂パッケージ内にステージ上に搭載
    された状態で半導体素子が封止されると共に該ステージ
    が該樹脂パッケージより露出された構成とされており、
    かつ該半導体素子に接続されるインナーリード部と該樹
    脂パッケージの外部に延出したアウターリード部とを有
    するリードが設けられた半導体装置を複数個積層した構
    成を有しており、 上記半導体装置を積層する際、下部に配設された該半導
    体装置の該アウターリード部と、上部に配設される該半
    導体装置の該アウターリード部との間に導電性部材を介
    在させて積層してなることを特徴とする半導体装置。
  15. 【請求項１５】 樹脂パッケージ内にステージ上に搭載
    された状態で半導体素子が封止されると共に該ステージ
    が該樹脂パッケージより露出された構成とされており、
    かつ該半導体素子に接続されるインナーリード部と該樹
    脂パッケージの外部に延出したアウターリード部とを有
    するリードが設けられた半導体装置を複数個積層した構
    成を有しており、 上記半導体装置を積層する際、下部に配設された該半導
    体装置の該アウターリード部と、上部に配設される該半
    導体装置の該アウターリード部とを電気的に接続すると
    共に、 下部に配設された該半導体装置の該樹脂パッケージと、
    上部に配設される該半導体装置の該樹脂パッケージとの
    間に接着剤を介在させて積層し固定してなることを特徴
    とする半導体装置。
  16. 【請求項１６】 実装基板に対して立設される構成とさ
    れており、ステージに搭載された半導体素子を封止する
    樹脂パッケージの該実装基板と対向する面に、該樹脂パ
    ッケージを該実装基板に対して載置するための支持リー
    ドと、該実装基板と電気的接続が行われる接続リードと
    を具備する第１の半導体装置と、 該実装基板に対して立設配設される構成とされており、
    ステージに搭載された半導体素子を封止する樹脂パッケ
    ージの該実装基板と対向する面に、該実装基板と電気的
    接続が行われる接続リードのみを具備する第２の半導体
    装置とにより構成され、 該第１の半導体装置に配設された支持リードの上部に該
    第２の半導体装置が位置するよう該第１の半導体装置と
    該第２の半導体装置を近接して並設したことを特徴とす
    ると半導体装置ユニット。
  17. 【請求項１７】 該第２の半導体装置を、該第１の半導
    体装置の両側部にそれぞれ配設したことを特徴とする請
    求項１６記載の半導体装置ユニット。
  18. 【請求項１８】 該第２の半導体装置の接続リードを該
    第１の半導体装置の接続リードに接合することにより、
    該第１の半導体装置と該第２の半導体装置とを電気的か
    つ機械的に接続したことを特徴とする請求項１６または
    １７記載の半導体装置ユニット。
  19. 【請求項１９】 該第２の半導体装置を、該ステージが
    該樹脂パッケージより外部に露出した構成としてなるこ
    とを特徴とする請求項１６乃至１８のいずれかに記載の
    半導体装置ユニット。
  20. 【請求項２０】 該第１の半導体装置を、該ステージが
    該樹脂パッケージより外部に露出した構成としてなるこ
    とを特徴とする請求項１６乃至１９のいずれかに記載の
    半導体装置ユニット。
  21. 【請求項２１】 樹脂パッケージ内に半導体素子が封止
    されると共に、該半導体素子に接続されるリードが設け
    られた半導体装置において、 該リードが該樹脂パッケージ内に埋設される構成とする
    と共に、 該樹脂パッケージの該リード配設位置に対応させて複数
    の凹部を形成し、 該凹部内に該リードが電気的接続可能な状態で露出する
    構成としたことを特徴とする半導体装置。
  22. 【請求項２２】 上記複数の凹部の深さを異ならせたこ
    とを特徴とする請求項２１記載の半導体装置。
  23. 【請求項２３】 該請求項２１または２２記載の半導体
    装置と、 該半導体装置に形成された凹部に係合し、該半導体装置
    を積層状態で保持すると共に、該凹部内に介在するリー
    ドと電気的に接続することにより上記積層された半導体
    装置間の電気的接続を行うリード部材とを有する構成と
    された半導体装置ユニット。
  24. 【請求項２４】 該リード部材最下部に実装基板と電気
    的接続を行う実装部を形成してなることを特徴とする請
    求項２３記載の半導体装置ユニット。
  25. 【請求項２５】 該請求項２１または２２記載の第１の
    半導体装置と、 樹脂パッケージ内に半導体素子が封止されると共に該半
    導体素子に接続されるリードが該樹脂パッケージに埋設
    された状態で設けられており、該凹部の配設位置と対応
    する位置において該リードが該樹脂パッケージの上面に
    露出するよう構成された第２の半導体装置と、 下端部が該第２の半導体装置の露出されたリードと接続
    され、その上部所定位置が該第１の半導体装置に形成さ
    れた凹部に係合することにより該第１の半導体装置を積
    層状態で保持すると共に該凹部内に介在するリードと電
    気的に接続するリード部材とを有する構成とされた半導
    体装置ユニット。
JP6168449A 1994-04-20 1994-07-20 半導体装置及び半導体装置ユニット Pending JPH088389A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6168449A JPH088389A (ja) 1994-04-20 1994-07-20 半導体装置及び半導体装置ユニット
US08/794,763 US5760471A (en) 1994-04-20 1997-02-03 Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
US08/804,270 US5801439A (en) 1994-04-20 1997-02-21 Semiconductor device and semiconductor device unit for a stack arrangement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8193394 1994-04-20
JP6-81933 1994-04-20
JP6168449A JPH088389A (ja) 1994-04-20 1994-07-20 半導体装置及び半導体装置ユニット

Publications (1)

Publication Number Publication Date
JPH088389A true JPH088389A (ja) 1996-01-12

Family

ID=26422914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6168449A Pending JPH088389A (ja) 1994-04-20 1994-07-20 半導体装置及び半導体装置ユニット

Country Status (2)

Country Link
US (1) US5801439A (ja)
JP (1) JPH088389A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146919A (en) * 1997-07-09 2000-11-14 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280440B1 (ko) * 1998-02-04 2001-02-01 김영환 적층형반도체패키지제조방법및그제조장치
US6343171B1 (en) 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6433418B1 (en) 1998-07-24 2002-08-13 Fujitsu Limited Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism
US6611635B1 (en) 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6706546B2 (en) 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6845184B1 (en) 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
DE19756941B4 (de) * 1997-07-08 2006-03-23 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Halbleitervorrichtungseinheit und Verfahren zum Herstellen der Halbleitervorrichtungseinheit
JP2009076522A (ja) * 2007-09-19 2009-04-09 Spansion Llc 半導体装置及びその製造方法
JP2010534936A (ja) * 2007-07-24 2010-11-11 マイクロン テクノロジー， インク． 積層型ダイパッケージ用の金属リードを含む、金属リードを有するマイクロ電子ダイパッケージ、ならび関連するシステムおよび方法
KR101420050B1 (ko) * 2013-03-06 2014-07-15 인파크 테크놀러지 컴퍼니 리미티드 반도체 패키지 구조 및 그 제작방법
US10720381B2 (en) 2017-03-21 2020-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
KR100242393B1 (ko) 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
JPH10270506A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp 半導体装置
KR100331841B1 (ko) * 1998-05-06 2002-05-09 박종섭 초고집적회로비·엘·피스택및그제조방법
KR100290885B1 (ko) * 1998-05-07 2001-07-12 김영환 초고집적회로비·엘·피스택및그제조방법
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
US6690845B1 (en) 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6785447B2 (en) 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
WO2000038234A1 (en) * 1998-12-04 2000-06-29 Thin Film Electronics Asa Scalable data processing apparatus
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP2003521810A (ja) * 1999-05-07 2003-07-15 シーゲイト テクノロジー エルエルシー 表面実装ｉｃ積層方法および装置
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
DE19922186C1 (de) * 1999-05-12 2000-10-19 Siemens Ag IC-Chip
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
KR20010097635A (ko) * 2000-04-25 2001-11-08 이중구 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP2002093993A (ja) * 2000-09-14 2002-03-29 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
WO2004055891A1 (ja) * 2002-12-17 2004-07-01 Fujitsu Limited 半導体装置および積層型半導体装置
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7633140B2 (en) * 2003-12-09 2009-12-15 Alpha And Omega Semiconductor Incorporated Inverted J-lead for power devices
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
JP5098085B2 (ja) * 2007-12-18 2012-12-12 スパンション エルエルシー 半導体装置及びその製造方法
CN114388414A (zh) * 2021-12-02 2022-04-22 日月光半导体制造股份有限公司 用于承载半导体组件的载具及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法
JPS6315451A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置の冷却方法
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JPH03173167A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 面実装パッケージ半導体装置及びその実装方法
JPH04256351A (ja) * 1991-02-08 1992-09-11 Nec Corp Ｉｃパッケージ
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19756941B4 (de) * 1997-07-08 2006-03-23 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Halbleitervorrichtungseinheit und Verfahren zum Herstellen der Halbleitervorrichtungseinheit
US6899534B2 (en) 1997-07-09 2005-05-31 Micron Technology, Inc. Mold assembly for a package stack via bottom-leaded plastic (blp) packaging
US6166328A (en) * 1997-07-09 2000-12-26 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6188021B1 (en) 1997-07-09 2001-02-13 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6213747B1 (en) * 1997-07-09 2001-04-10 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6265660B1 (en) 1997-07-09 2001-07-24 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6146919A (en) * 1997-07-09 2000-11-14 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6537051B2 (en) 1997-07-09 2003-03-25 Micron Technology, Inc. Encapsulation mold with a castellated inner surface
US7094046B2 (en) 1997-07-09 2006-08-22 Micron Technology, Inc. Mold assembly for a package stack via bottom-leaded plastic (BLP) packaging
KR100280440B1 (ko) * 1998-02-04 2001-02-01 김영환 적층형반도체패키지제조방법및그제조장치
US6433418B1 (en) 1998-07-24 2002-08-13 Fujitsu Limited Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism
US6343171B1 (en) 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6706546B2 (en) 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6611635B1 (en) 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6845184B1 (en) 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US9653444B2 (en) 2007-07-24 2017-05-16 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2010534936A (ja) * 2007-07-24 2010-11-11 マイクロン テクノロジー， インク． 積層型ダイパッケージ用の金属リードを含む、金属リードを有するマイクロ電子ダイパッケージ、ならび関連するシステムおよび方法
US10396059B2 (en) 2007-07-24 2019-08-27 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US10056359B2 (en) 2007-07-24 2018-08-21 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US8906744B2 (en) 2007-07-24 2014-12-09 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US9165910B2 (en) 2007-07-24 2015-10-20 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2009076522A (ja) * 2007-09-19 2009-04-09 Spansion Llc 半導体装置及びその製造方法
US8269343B2 (en) 2007-09-19 2012-09-18 Spansion Llc Semiconductor device including a pressure-contact section
KR101420050B1 (ko) * 2013-03-06 2014-07-15 인파크 테크놀러지 컴퍼니 리미티드 반도체 패키지 구조 및 그 제작방법
US10720381B2 (en) 2017-03-21 2020-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10796982B2 (en) 2017-03-21 2020-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US5801439A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
JPH088389A (ja) 半導体装置及び半導体装置ユニット
US5760471A (en) Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
KR950012921B1 (ko) 수지봉지형 반도체장치
KR100907853B1 (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
JP4674113B2 (ja) 半導体装置及びその製造方法
JPH05109975A (ja) 樹脂封止型半導体装置
JP2001077294A (ja) 半導体装置
JP2007123595A (ja) 半導体装置及びその実装構造
JP2002222889A (ja) 半導体装置及びその製造方法
JP2000068444A (ja) 半導体装置
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US7332803B2 (en) Circuit device
JPH05218281A (ja) 半導体装置
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JPH0730059A (ja) マルチチップモジュール
JP2000228468A (ja) 半導体チップ及び半導体装置
JP4566799B2 (ja) 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム
JP2005311099A (ja) 半導体装置及びその製造方法
JPH10335366A (ja) 半導体装置
JPH0582582A (ja) 半導体装置
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JP2000183275A (ja) 半導体装置
KR100422608B1 (ko) 적층칩패키지
CN113161319B (zh) 半导体结构及其制作方法
JP3174238B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011218