JPH05110430A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH05110430A JPH05110430A JP3130133A JP13013391A JPH05110430A JP H05110430 A JPH05110430 A JP H05110430A JP 3130133 A JP3130133 A JP 3130133A JP 13013391 A JP13013391 A JP 13013391A JP H05110430 A JPH05110430 A JP H05110430A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input signal
- section
- input
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【構成】内部位相と入力信号位相の検波電圧を位相比較
器１０で検出し、この検出電圧を低域フィルタ２０を通
過させた後にＯＰアンプ３０で増幅された出力電圧をＶ
ＣＯ部５０に供給し、このＶＣＯ部の出力を位相比較器
に帰還する位相同期発振回路において、ＯＰアンプの出
力信号を位相変化検出部１に入力し入力信号の位相が大
きく変動したか否かの検出を行い、その検出結果を位相
変化判定部２に入力断信号とともに入力し、入力信号断
又は位相が大きく変動していたならば出力電圧をアナロ
グスイッチ３で０ＶとしてＶＣＯ部５０へ供給し、動作
周波数Ｆ＝ｆ０に自動収束させ、逆に入力信号断でも、
位相が大きく変動していなければ出力電圧をそのままＶ
ＣＯ部５０へ供給する。 【効果】従来のＰＬＯ回路のように動作周波数Ｆ＝ｆ０
±Δｆの限界点において同期はずれで振り切ってしまう
場合だけでなく、入力信号断の時にもある途中のシステ
ムで警報を上げることなくＦ＝ｆ０に制御可能である。
器１０で検出し、この検出電圧を低域フィルタ２０を通
過させた後にＯＰアンプ３０で増幅された出力電圧をＶ
ＣＯ部５０に供給し、このＶＣＯ部の出力を位相比較器
に帰還する位相同期発振回路において、ＯＰアンプの出
力信号を位相変化検出部１に入力し入力信号の位相が大
きく変動したか否かの検出を行い、その検出結果を位相
変化判定部２に入力断信号とともに入力し、入力信号断
又は位相が大きく変動していたならば出力電圧をアナロ
グスイッチ３で０ＶとしてＶＣＯ部５０へ供給し、動作
周波数Ｆ＝ｆ０に自動収束させ、逆に入力信号断でも、
位相が大きく変動していなければ出力電圧をそのままＶ
ＣＯ部５０へ供給する。 【効果】従来のＰＬＯ回路のように動作周波数Ｆ＝ｆ０
±Δｆの限界点において同期はずれで振り切ってしまう
場合だけでなく、入力信号断の時にもある途中のシステ
ムで警報を上げることなくＦ＝ｆ０に制御可能である。
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路（以下
ＰＬＯ回路という）に関し、特に電圧制御発振器（ＶＣ
Ｏ）の周波数を正確に入力信号の平均周波数に一致させ
る自動周波数制御作用を改良したＰＬＯ回路に関する。
ＰＬＯ回路という）に関し、特に電圧制御発振器（ＶＣ
Ｏ）の周波数を正確に入力信号の平均周波数に一致させ
る自動周波数制御作用を改良したＰＬＯ回路に関する。
【０００２】
【従来の技術】従来のＰＬＯ回路は図２に示すように、
位相比較器１０で初期位相θｉ（図の２０１）とＶＣＯ
部５０の出力であるループバックの位相θｏ（図の２０
５）とを比較し、その位相差分｜θｉ−θｏ｜（図の２
０２）が低域フィルタ２０を経た後にＯＰアンプ３０へ
の入力電圧Ｖｉ（図の２０３）となり、さらにＯＰアン
プ３０の出力電圧Ｖｏ（図の２０４）が、大きく振られ
ていなければリレー４０は動作せず、そのままＶＣＯ部
５０へ渡される。出力電圧Ｖｏが大きく振られていたと
きは、リレー４０が動作して出力電圧Ｖｏ＝０Ｖとして
ＶＣＯ部５０へ渡され、動作周波数Ｆ＝ｆ０に自動収束
する。そして、ＶＣＯ部５０の出力の一部を再びＶＣＯ
部５０の出力のループバックの位相θｏ（図の２０５）
として位相比較器１０に戻し、再び初期位相θｉと比較
する。この繰返しを行って自動周波数制御動作を行なっ
ていた。
位相比較器１０で初期位相θｉ（図の２０１）とＶＣＯ
部５０の出力であるループバックの位相θｏ（図の２０
５）とを比較し、その位相差分｜θｉ−θｏ｜（図の２
０２）が低域フィルタ２０を経た後にＯＰアンプ３０へ
の入力電圧Ｖｉ（図の２０３）となり、さらにＯＰアン
プ３０の出力電圧Ｖｏ（図の２０４）が、大きく振られ
ていなければリレー４０は動作せず、そのままＶＣＯ部
５０へ渡される。出力電圧Ｖｏが大きく振られていたと
きは、リレー４０が動作して出力電圧Ｖｏ＝０Ｖとして
ＶＣＯ部５０へ渡され、動作周波数Ｆ＝ｆ０に自動収束
する。そして、ＶＣＯ部５０の出力の一部を再びＶＣＯ
部５０の出力のループバックの位相θｏ（図の２０５）
として位相比較器１０に戻し、再び初期位相θｉと比較
する。この繰返しを行って自動周波数制御動作を行なっ
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来のＰＬＯ
回路では、入力信号の位相が大きく変動した場合、動作
周波数Ｆ＝ｆ０に自動収束するＥｘ−ＯＲの位相比較回
路等で構成されていた。しかし、内部の基本信号周波数
に比べ位相比較周波数が極端に小さい場合に、ループゲ
インが相対的に小さくなったり、内部と入力の位相同期
点が所望のポイントにならなかったりする場合のループ
ゲインを保証するために、増幅器を入れてループゲイン
を上げていた。この結果入力信号の位相が大きく変動し
た時に正常な同期制御動作から外れＯＰアンプの最大オ
フセット値までＶＣＯの制御電圧が振られ、この結果こ
のＰＬＯの出力は、大きく基本周波数からずれる欠点が
ある。特に中継装置として構成されている場合には、前
後の周波数ずれが後段に多大な影響を与え、最悪後段の
故障に間違えられる場合が生じる。また、これらの制御
をリレーで行っているが、リレーは外部ショックで誤動
作することがあり接点不良をおこすという欠点があっ
た。
回路では、入力信号の位相が大きく変動した場合、動作
周波数Ｆ＝ｆ０に自動収束するＥｘ−ＯＲの位相比較回
路等で構成されていた。しかし、内部の基本信号周波数
に比べ位相比較周波数が極端に小さい場合に、ループゲ
インが相対的に小さくなったり、内部と入力の位相同期
点が所望のポイントにならなかったりする場合のループ
ゲインを保証するために、増幅器を入れてループゲイン
を上げていた。この結果入力信号の位相が大きく変動し
た時に正常な同期制御動作から外れＯＰアンプの最大オ
フセット値までＶＣＯの制御電圧が振られ、この結果こ
のＰＬＯの出力は、大きく基本周波数からずれる欠点が
ある。特に中継装置として構成されている場合には、前
後の周波数ずれが後段に多大な影響を与え、最悪後段の
故障に間違えられる場合が生じる。また、これらの制御
をリレーで行っているが、リレーは外部ショックで誤動
作することがあり接点不良をおこすという欠点があっ
た。
【０００４】
【課題を解決するための手段】本発明の位相同期発振回
路は、内部位相と入力信号位相の検波電圧を位相比較器
で検出し、この検出電圧を低域フィルタを通過させた後
にＯＰアンプで増幅された出力電圧をＶＣＯ部に供給
し、このＶＣＯ部の出力を前記位相比較器に帰還する位
相同期発振回路において、前記ＯＰアンプの出力信号を
位相変化検出部に入力し入力信号の位相が大きく変動し
たか否かの検出を行い、その検出結果を位相変化判定部
に入力断信号とともに入力し、入力信号断又は位相が大
きく変動していたならば前記出力電圧をアナログスイッ
チで０ＶとしてＶＣＯ部へ供給し、動作周波数Ｆ＝ｆ０
に自動収束させ、逆に入力信号断でも位相が大きく変動
していなければ前記出力電圧をそのまま前記ＶＣＯ部へ
供給する。
路は、内部位相と入力信号位相の検波電圧を位相比較器
で検出し、この検出電圧を低域フィルタを通過させた後
にＯＰアンプで増幅された出力電圧をＶＣＯ部に供給
し、このＶＣＯ部の出力を前記位相比較器に帰還する位
相同期発振回路において、前記ＯＰアンプの出力信号を
位相変化検出部に入力し入力信号の位相が大きく変動し
たか否かの検出を行い、その検出結果を位相変化判定部
に入力断信号とともに入力し、入力信号断又は位相が大
きく変動していたならば前記出力電圧をアナログスイッ
チで０ＶとしてＶＣＯ部へ供給し、動作周波数Ｆ＝ｆ０
に自動収束させ、逆に入力信号断でも位相が大きく変動
していなければ前記出力電圧をそのまま前記ＶＣＯ部へ
供給する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例のブロック図である。本
実施例では従来の回路に位相変化検出部１、位相変化判
定部２、アナログスイッチ３を追加している。
る。図１は、本発明の一実施例のブロック図である。本
実施例では従来の回路に位相変化検出部１、位相変化判
定部２、アナログスイッチ３を追加している。
【０００６】次に本回路の動作を説明する。位相比較器
１０で初期位相θｉ（図の１０１）とＶＣＯ部５０の出
力であるループバックの位相θｏ（図の１０８）とを比
較し、その位相差分｜θｉ−θｏ｜（図の１０２）が低
域フィルタ２０を経た後に、ＯＰアンプ３０への入力電
圧Ｖｉ（図の１０３）となる。ここでＯＰアンプ３０へ
の入力電圧Ｖｉ（図の１０３）がΔｖだけ変化していた
場合に、出力電圧Ｖｏ＝０Ｖ±Δｖｏと変化する。
１０で初期位相θｉ（図の１０１）とＶＣＯ部５０の出
力であるループバックの位相θｏ（図の１０８）とを比
較し、その位相差分｜θｉ−θｏ｜（図の１０２）が低
域フィルタ２０を経た後に、ＯＰアンプ３０への入力電
圧Ｖｉ（図の１０３）となる。ここでＯＰアンプ３０へ
の入力電圧Ｖｉ（図の１０３）がΔｖだけ変化していた
場合に、出力電圧Ｖｏ＝０Ｖ±Δｖｏと変化する。
【０００７】この出力電圧Ｖｏ（図の１０４）を位相変
化検出部１に入力し、入力信号の位相が大きく変動した
か否かの検出を行う。その検出結果１０５を位相変化判
定部２に入力断信号１０６とともに入力する。入力断、
又は、位相が大きく変動していたならば判定結果１０７
がアナログスイッチ３を切替えて、出力電圧Ｖｏ＝０Ｖ
としてＶＣＯ部５０へ渡し動作周波数Ｆ＝ｆ０に自動収
束する。入力断でも、位相が大きく変動していなければ
判定結果１０７は、アナログスイッチ３を切替えずに出
力電圧Ｖｏ＝０Ｖ±ΔｖｏをそのままＶＣＯ部５０へ渡
す。
化検出部１に入力し、入力信号の位相が大きく変動した
か否かの検出を行う。その検出結果１０５を位相変化判
定部２に入力断信号１０６とともに入力する。入力断、
又は、位相が大きく変動していたならば判定結果１０７
がアナログスイッチ３を切替えて、出力電圧Ｖｏ＝０Ｖ
としてＶＣＯ部５０へ渡し動作周波数Ｆ＝ｆ０に自動収
束する。入力断でも、位相が大きく変動していなければ
判定結果１０７は、アナログスイッチ３を切替えずに出
力電圧Ｖｏ＝０Ｖ±ΔｖｏをそのままＶＣＯ部５０へ渡
す。
【０００８】さらに、ＶＣＯ部５０の出力の一部をＶＣ
Ｏ部５０の出力のループバックの位相θｏ（図の１０
８）として位相比較器１０に戻し、再び初期位相θｉ
（図の１０１）と比較する。以上の繰返しで自動周波数
制御を行なう。
Ｏ部５０の出力のループバックの位相θｏ（図の１０
８）として位相比較器１０に戻し、再び初期位相θｉ
（図の１０１）と比較する。以上の繰返しで自動周波数
制御を行なう。
【０００９】
【発明の効果】以上説明したように、本発明は従来のＰ
ＬＯ回路のように動作周波数Ｆ＝ｆ０±Δｆの限界点で
振り切ってしまう場合だけでなく、入力信号断の時にも
ある途中のシステムで警報を上げることなくＦ＝ｆ０に
制御可能である。又、リレーの代わりにアナログスイッ
チを用いることで、機械的な欠点を取り除ける上に、あ
らかじめアナログスイッチにレベルを設定しておけば意
図的な周波数制御を行うことができる効果もある。
ＬＯ回路のように動作周波数Ｆ＝ｆ０±Δｆの限界点で
振り切ってしまう場合だけでなく、入力信号断の時にも
ある途中のシステムで警報を上げることなくＦ＝ｆ０に
制御可能である。又、リレーの代わりにアナログスイッ
チを用いることで、機械的な欠点を取り除ける上に、あ
らかじめアナログスイッチにレベルを設定しておけば意
図的な周波数制御を行うことができる効果もある。
【図１】本発明の一実施例のブロック図である。
【図２】従来のＰＬＯ回路のブロック図である。
１ 位相変化検出部 ２ 位相変化判定部 ３ アナログスイッチ １０ 位相比較器 ２０ 低域フィルタ ３０ ＯＰアンプ ４０ リレー ５０ ＶＣＯ部
Claims (1)
- 【請求項１】 内部位相と入力信号位相の検波電圧を位
相比較器で検出し、この検出電圧を低域フィルタを通過
させた後にＯＰアンプで増幅された出力電圧をＶＣＯ部
に供給し、このＶＣＯ部の出力を前記位相比較器に帰還
する位相同期発振回路において、前記ＯＰアンプの出力
信号を位相変化検出部に入力し入力信号の位相が大きく
変動したか否かの検出を行い、その検出結果を位相変化
判定部に入力断信号とともに入力し、入力信号断又は位
相が大きく変動していたならば前記出力電圧をアナログ
スイッチで０ＶとしてＶＣＯ部へ供給し、動作周波数Ｆ
＝ｆ０に自動収束させ、逆に入力信号断でも位相が大き
く変動していなければ前記出力電圧をそのまま前記ＶＣ
Ｏ部へ供給することを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130133A JPH05110430A (ja) | 1991-06-03 | 1991-06-03 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3130133A JPH05110430A (ja) | 1991-06-03 | 1991-06-03 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110430A true JPH05110430A (ja) | 1993-04-30 |
Family
ID=15026745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3130133A Pending JPH05110430A (ja) | 1991-06-03 | 1991-06-03 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05110430A (ja) |
-
1991
- 1991-06-03 JP JP3130133A patent/JPH05110430A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410572A (en) | Phase locked loop circuit | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| US5018015A (en) | Adaptive keyed synchronous detector | |
| US5335018A (en) | Digital phase-locked loop | |
| JPH05110430A (ja) | 位相同期発振回路 | |
| US6313708B1 (en) | Analog phase locked loop holdover | |
| JP3849368B2 (ja) | Ｐｌｌ回路 | |
| US5836000A (en) | Phase locked loop having automatic free running frequency adjustment | |
| US4408165A (en) | Digital phase detector | |
| JP2907639B2 (ja) | 位相同期回路 | |
| JPH09162726A (ja) | クロック信号発生器 | |
| JP2732541B2 (ja) | 信号発振装置 | |
| JPH02311022A (ja) | 位相同期発振器の安定回路 | |
| JPS60160220A (ja) | ドリフト検出回路 | |
| JPS5920213B2 (ja) | ステレオ復調回路 | |
| JP3516664B2 (ja) | 基準クロック発生装置 | |
| JP2705544B2 (ja) | 位相同期回路 | |
| JPS6037824A (ja) | Ｐｌｌ回路 | |
| JPS59225617A (ja) | 位相同期回路 | |
| JPH0470010A (ja) | Ｐｌｏ回路 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| KR20010030110A (ko) | 수평 동기 신호용 위상 동기 루프 회로 | |
| JPS62285519A (ja) | Ａｐｌｌ無信号補償回路 | |
| JPH05284018A (ja) | Ｐｌｌ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |