JPS62285519A - Ａｐｌｌ無信号補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の技術分野］ 本発明はＡＰ　Ｌ　Ｌ（Ａｎａｌｏｇ　Ｐ　Ｌ　Ｌ）　
ＡＰ　Ｌ　Ｌ無信号補償回路に係わり、特に無信号時の
安定化を図ったＡＰＬＬ無信号補償回路に間する。

［発明の技術的背景コ 従来から、第３図に示すようなＡＰＬＬ回路が漂準的に
用いられている。これは位相比較器ｌ、電圧制御発振器
２、帰還路３より構成される。接続関係を示すと、位相
比較器１は積分器４を介して電圧制御発振器２に、電圧
制御発振器２は帰還路３を介して位相比較器ｌに接続さ
れる。積分器４は演算増幅器、コンデンサー、抵抗から
構成される。

［背景技術の問題点］ しかしながら、この回路においては入力信号が中断され
るとＡＰＬＬ回路の状態は保持されないため、再び入力
信号が正常に戻った後も、ａツクイン時間が長くなった
り、ロックインできない場合があるなどの問題点があっ
た。第３図中ｔｌに示すのは回路が起動した時点の動作
であるが、立ち上がり時間は通常動作時よりかなり長い
。明らかに、ロックインするまでの期間はデータを復調
することは不可能である。従って通信期間全体での効率
の低下する原因となる。また、入力信号が中断した場合
、位相比較動作は継続されるので、電圧制御発振器は限
界点までシフトしてしまう。

このため、入力信号と出力信号の位相差が一定のロック
インレンジを越えてしまい、再び入力信号が正常に復帰
した後も、正常なデータ復調ができない可能性があるな
どの欠点があった。

［発明の目的］ 本発明は上記のような従来の回路の欠点を除去するため
になされたもので、入力信号が中断し、再び復帰した時
に直ちにロックインが可能なＡＰＬＬ無信号補償回路を
提供することを目的としている。

［発明の概要］ 以上の目的を達成するため、本発明によるＡＰＬＬ無信
号補償回路は、位相比較器と、前記位相比較器の出力に
接続された電圧制御発信器と、前記電圧制御発信器の出
力と前記位相比較器の１入力を接続する帰還路とから構
成されるＡＰＬＬ回路において、前記位相比較器と前記
電圧制御発信器との間に前記位相比較器の出力を積分す
る積分手段と、前記位相比較器への入力信号の有無を検
出する入力信号検出回路と、前記入力信号検出回路によ
り制御されるスイッチと、前記積分手段の出力に前記ス
イッチを介して接続され、前記積分手段の出力を保持す
る保持手段とからなるものである。

［発明の実施例］ 以下、本発明の好ましい実施例を第１図に沿って説明す
る。本実施例において、本発明のＡＰＬＬ無信号補償回
路は位相比較器ｌ、積分器２、帰還路３、保持手段とし
て電圧ホールド回路３、入力信号検出回路４、電圧制御
発振器５、スイッチ６より構成される。接続関係を示す
と、位相比較器ｌは積分器２に、積分器２はスイッチ６
を介して電圧ホールド回路３に、電圧ホールド回路３は
電圧制御発振器５に、電圧制御発振器５は帰還路３を介
して位相比較器ｌに、入力信号検出回路４は入力信号ａ
にそれぞれ接続される。なお、スイッチ６は入力信号検
出回路４によって制御される。

位相比較器１は演算増幅器により構成され、積分器２は
演算増幅器とコンデンサー、抵抗から構成される。電圧
ホールド回路３は演算増幅器と入力段のコンデンサーに
より構成される。

次に、本実施例の動作を説明する。位相比較器１は２つ
の入力信号の位相を比較し、位相差に比例する電圧□の
信号を出力する。積分器２は位相比較器ｉの出力を受け
、フィルターとして動作し、収束すべき方向、量をに対
応する電圧を出力する。

入力信号検出回路４は入力信号の有無を検出し、入力信
号がある場合はスイッチ６をＯＮにし、入力信号が中断
された場合にはＯＦＦにする。

（１）まず、入力信号がある場合、積分器２の出力はス
イッチ６を介して電圧ホールド回路３に伝達される。こ
の時電圧ホールド回路３は積分器２の出力によって十分
ドライブされるよう回路定数を選んである。従って、こ
の場合は信号を伝達する。

電圧ホールド回′＃ｉ３は電圧制御発振器５を制御し、
対応する周波数において発撮し、位相比較器１に信号を
供給する。

（２）次に、入力信号が中断した場合には前述のように
入力信号検出口ｙｉ４によってスイッチ６がＯＦＦとな
るため、最後に入力信号があった時点での電圧ホールド
回路３の入力端電圧が保持される。

入力信号が中断され、再び入力信号が入力されたと仮定
してみる。電圧ホールド回Ｐｉ３には最後の電圧が保持
されているので、入力信号が再び入力された時に位相比
較器ｌの２つの入力の位相差は比較的小さい。このため
非常に短い時間でロックインすることになる。

第１図のＰＬＬ回路を用いてデータ１Ｎ調を行なう場合
のタイミングを第２図に示す。データ復調を行なってい
る期間、入力信号ａ、ＰＬＬ制御電圧す、ＰＬＬ制ｖｓ
！圧ホールドＣ、データ復調信号ｄは図に示すような動
作をする。入力信号ａにおいてｔｌ−ｔ２、ｔ３−ｔ４
、ｔ５−はデータを受信している期間である。

［発明の効果コ 以上の実施例からも明らかなように本発明によるＡＰＬ
Ｌ無信号補償回路は入力信号が中断した時に、最後のデ
ータが入力された時点の吠態を保持する回路をもうけ、
再びデータが復帰した時に直ちにロックインが可能とし
た。

【図面の簡単な説明】

第１図は本発明によるＡＰＬＬ無信号補償回路の実施例
の構成を示すブロック図、第２１！Ｉは同実施例の動作
を示すタイミングチャート、第３図は従来のＰＬＬ回路
の構成例を示すブロック図である。 １００８位相比較器 ２８０．積分器 ３１０．電圧ホールド回路（保持手段）４１９１入力信
入力用回路 ５４０．電圧制御発振器 ６・・・スイッチ ７５１．帰還路 代理人　弁理士　　守　谷　−雄 第２図

Claims (1)

【特許請求の範囲】
1. 位相比較器と、前記位相比較器の出力に接続された電圧
   制御発信器と、前記電圧制御発信器の出力と前記位相比
   較器の１入力を接続する帰還路とから構成されるＡＰＬ
   Ｌ回路において、前記位相比較器と前記電圧制御発信器
   との間に前記位相比較器の出力を積分する積分手段と、
   前記位相比較器への入力信号の有無を検出する入力信号
   検出回路と、前記入力信号検出回路により制御されるス
   イッチと、前記積分手段の出力に前記スイッチを介して
   接続され、前記積分手段の出力を保持する保持手段とか
   ら構成されることを特徴とするＡＰＬＬ無信号補償回路
   。