JPH05110585A - ポリシング機能モニタ方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明はポリシング機能のモニタ方式に関し，
ＡＴＭセルが申告した平均速度，最高速度や，バースト
継続時間に違反するか否かを監視する監視部が正常に動
作しているかモニタすることを目的とする。 【構成】ＡＴＭ交換機システムの加入者線インタフェー
ス上のセルに対して，セルのＶＣＩをアドレスとして到
着セル毎に基準時刻データを格納し，格納した基準時刻
と現在の基準時刻からセル間隔を求め，セル間隔を規定
値と比較して規定値以下の時セルカウンタで計数を行
い，セルカウンタ値を規定値と比較して申告した特性に
違反しているか否かを判定する監視部を備える。この監
視部のセル入力部にＶＣＩ発生手段を設け，監視部から
出力される判定結果を記憶する手段を設けて，処理装置
から監視部の各部に規定値のデータを設定し，ＶＣＩ発
生手段から未使用ＶＣＩを発生して擬似的にセルを発生
し，判定結果記憶手段から結果を得るよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＡＴＭ交換システムにお
いてユーザからの申告値に対するポリシング機能のモニ
タ方式に関する。

【０００２】ＡＴＭ（Asynchronous Transfer Mode) 交
換方式は, 通信情報を固定長の制御に分割して格納し,
その制御をハードウェアで高速にスイッチしながら光伝
送路を用いて伝送することにより高能率かつ大容量の情
報伝送を可能とする交換方式であり, その実用化に向け
て研究が盛んに進められている。

【０００３】ＡＴＭ交換方式ではマルチメディアの情報
伝送が可能であるため, 使用帯域(通信速度）や，バー
スト性の異なる種々の情報が伝送される。このため，無
制限な情報伝送を許すと，トラヒックの局所的な集中を
招き，セル廃棄等が発生し伝送性能を著しく低下させる
原因となり，他のユーザのサービス品質に悪影響を及ぼ
す可能性がある。そのため，ＡＴＭ交換方式では，伝送
路を使用するユーザが，発呼時に網に対してトラヒック
を申告し，網はその申告値により呼の受け付け制御を行
う。即ち，網の入り口で各呼のトラヒックが申告値を越
えていないかどうかを監視し，越えている場合は，セル
を強制廃棄させる等の流量制御が必要となり，このよう
な機能をポリシング機能と称される。

【０００４】この場合の監視項目としてはセルの最高速
度，平均速度またはバースト継続時間（最高速度継続時
間）等が使用される。このようなポリシング機能を実現
するセル監視装置及びセル監視装置を用いた流量制御装
置が既に提案されているが，このポリシング機構では違
反セルを廃棄するような処理を行うため，これらの装置
がポリシング機能を正確に実行しているかをモニタする
ことがＡＴＭ交換システムのサービス上で重要なことに
なっいる。

【０００５】

【従来の技術】本発明と同一出願人が先に提案したポリ
シング機能を実現するセル監視装置及びセル監視装置を
用いた流量制御装置の構成及びタイミングチャートを従
来例として図５乃至図８に示す。

【０００６】図５は従来例の基本構成図であり，図６は
最高・平均速度監視部の構成図，図７はバースト継続時
間監視部の構成図，図８は最高・平均速度監視部のタイ
ミングチャートである。

【０００７】図５に示す基本構成の説明をすると，ＵＮ
Ｉ（User Network Interface，いわゆる加入者線）上に
セルが入力すると，ドロッパ５０においてセルのヘッダ
部からＶＰＩとＶＣＩを合わせた２４ビットのアドレス
部分が取り出され，ラッチ５１に保持される。このＶＰ
Ｉ＋ＶＣＩのアドレスデータは，ＶＣＩ変換部５２にお
いて，更に１６ビットのアドレスデータ（以下，これを
単にＶＣＩと呼ぶ）に縮退され，図示しない通信パスの
制御が行われて新たにセルのヘッダに付け直されると共
にポリシング機能のための最高・平均速度監視部５５に
入力される。なお，ＶＣＩ変換部５２を介さず最高・平
均速度監視部５５に直接入力するように構成してもよ
い。

【０００８】入力したセルは遅延バッファ５３でタイミ
ング補正される。最高・平均速度監視部５５は，ＶＣＩ
変換部５２から検出される各ＶＣＩ毎に，各ＶＣＩを有
する各セルの各最高速度または平均速度の監視を行う。

【０００９】バースト継続時間監視部５６は，最高・平
均速度監視部５５の判定結果に基づいて，セルが最高速
度で連続して入力する時間であるバースト継続時間を監
視する。

【００１０】マーク付与／セル強制廃棄部５４は，最高
・平均速度監視部５５において各ＶＣＩに対応するセル
の最高速度または平均速度がそのＶＣＩに対応するユー
ザの申告に違反すると判定された場合，またはバースト
継続時間監視部５６において，各ＶＣＩに対応するセル
のバースト継続時間が，そのＶＣＩに対応するユーザの
申告に違反すると判定された場合に，それに対応するセ
ルを強制的に廃棄する処理，またはそのセルに対し違反
が発生した旨を表示するマークを付与する処理等を行
う。マーク付与／セル強制廃棄部５４から出力されたセ
ルは，図示しないＡＴＭスイッチでスイッチされる。

【００１１】次に図６は，図５の最高・平均速度監視部
５５の構成図である。図６において，ＣＭＯＳメモリに
より構成される時刻格納テーブル６０には各ＶＣＩに対
応するアドレスに，各ＶＣＩ毎の時刻データｔＢが格納
される。基準カウンタ６１は，基準時刻データｔｎ（基
準時刻）を発生する。減算回路６２は，セル到着毎にｔ
ｎ−ｔＢを演算する。ＣＭＯＳメモリにより構成される
セル到着間隔規定値テーブル６３は，各ＶＣＩに対応す
るアドレスにユーザの申告値に基づいてソフトウェア処
理によって設定される各ＶＣＩ毎のセル到着間隔規定値
Ｔが格納される。

【００１２】比較回路６４は，セル到着時に，減算回路
６２からのセル到着間隔Ｔｎとセル到着間隔規定値テー
ブル６３からのセル到着間隔規定値Ｔとを比較し，対応
する判定出力を発生する。アンド回路６５は，比較回路
６４の判定出力がＴｎ≧Ｔである時に基準カウンタ６１
の出力を時刻格納テーブル６０に格納する。

【００１３】一方，ＣＭＯＳメモリにより構成されるセ
ルカウンタ６６の各ＶＣＩに対応するアドレスには，各
ＶＣＩ毎のセルカウンタ値Ｃａが格納され，その値は，
比較回路６４の判定出力がＴｎ＜Ｔである場合に＋１さ
れ，Ｔｎ≧Ｔである場合にリセットされる。

【００１４】ＣＭＯＳメモリにより構成されるセル数規
定値テーブル６７の各ＶＣＩに対応するアドレスには，
ユーザの申告値に基づいてソフトウェア処理によって設
定される各ＶＣＩ毎のセル数規定値Ｃが格納される。比
較回路６８は，セル到着時にセルカウンタ６６からのセ
ルカウンタ値Ｃａとセル数規定値テーブル６７からのセ
ル数規定値Ｃとを比較し，Ｃａ＞Ｃである場合に，違反
判定出力を図５のマーク付与／セル強制廃棄部５４へ出
力する。

【００１５】図７は図５のバースト継続時間監視部５６
の構成図である。同図において，時刻格納テーブル７０
と基準カウンタ７１はそれぞれ図６の最高・平均速度監
視部の６０，６１の各回路と同様の構成を有する（基準
カウンタ７１と６１は共通に使用できる）が，図５の最
高・平均速度監視部の比較回路６４の判定出力がＴｎ＞
Ｔの場合にアンド回路７５がオンとなって，基準カウン
タ７１の出力が時刻格納テーブル７０に格納される点が
異なる。

【００１６】減算回路７２は，セル到着毎に基準カウン
タ７１の基準時刻データｔｎＢから時刻格納テーブル７
０の時刻データｔＢＢを減算し，バースト継続時間Ｔｎ
Ｂとして出力する。ＣＭＯＳメモリで構成されるバース
ト継続時間規定値テーブル７３の各ＶＣＩに対応するア
ドレスには，ユーザの申告値に基づいてソフトウェア処
理によって設定される各ＶＣＩ毎のバースト継続時間規
定値ＴＢが格納される。比較回路７４は，減算回路７２
からのバースト継続時間規定値ＴＢと比較し，ＴｎＢ＞
ＴＢである場合に，違反判定出力を図５のマーク付与／
セル強制廃棄部５４に出力する。

【００１７】図５の最高・平均速度監視部５５において
最高速度監視が行われる場合の動作を図６及び図８に示
すタイミングチャートを用いて説明する。最高速度監視
の場合，ユーザは，発呼時に最高速度を申告する。これ
により，セル数規定値テーブル６７の当該ユーザのＶＣ
Ｉに対応するアドレスにはセル数規定Ｃ＝１が格納され
る。また，セル到着間隔規定値テーブル６３の当該ユー
ザのＶＣＩに対応するアドレスには，図示しないＡＴＭ
の呼制御プロセッサのソフトウェア処理により当該ユー
ザからの最高速度の申告値に基づいて算出された１セル
到着間隔が，セル到着間隔規定値Ｔとして格納される。

【００１８】その後，実際の通信フェーズにおいて，図
６の最高・平均速度監視部において最高速度の監視動作
が実行される。最初に，図８のように，或る基準時刻ｔ
ｎ１のタイミングでセルが到着した場合の動作を説明す
ると，まずそのセルのＶＣＩが図５の５０〜５２の各回
路を経て検出及び変換が行われ，そのＶＣＩによって図
６の時刻格納テーブル６０及びセル到着間隔規定値テー
ブル６３のアドレスが指定される。

【００１９】このアドレス指定に基づいて，図６の減算
回路６２は，セル到着の基準カウンタ６１に格納されて
いる前回の非違反セル到着時刻の時刻データｔＢ１を減
算することによりセル到着間隔ｔｎ１（実測値）を算出
する。続いて比較回路６４が，上記のセル到着時に，セ
ル到着間隔Ｔｎ（実測値）と，セル到着間隔規定値テー
ブル６３の指定アドレス（＝ＶＣＩ）に格納されたセル
到着間隔規定値Ｔ（算出値）とを比較し，Ｔｎ＞Ｔ，Ｔ
ｎ＝Ｔ，またはＴｎ＜Ｔの何れかの判定結果を出力す
る。図８の基準時刻データｔｎ１のタイミングの例で
は，Ｔｎ１＞Ｔである。この場合，アンド回路６５がオ
ンとなり，その時の基準カウンタ６１の基準時刻データ
ｔｎ１が時刻格納テーブル６０の指定アドレス（＝ＶＣ
Ｉ）に時刻データｔＢ２として新たに格納され直され
る。

【００２０】これと同時にセルカウンタ６６の指定アド
レス（＝ＶＣＩ）のセルカウンタ値Ｃａが“１”にリセ
ットされる。また，比較回路６４が，セルカウンタ６６
の指定アドレス（＝ＶＣＩ）に格納されたセルカウンタ
値Ｃａとセル数規定値テーブル６７に格納されたセル数
規定値Ｃとを比較する。この場合，Ｃａ＝Ｃ＝１のた
め，図５の最高・平均速度監視部５５は違反判定出力は
発生しない。こうして，図５の基準時刻データｔｎ１の
タイミングで到着し，図５の遅延バッファ５３に一時保
持されたセルは有効なセルとしてマーク付与／セル強制
廃棄部５４からそのまま後段のＡＴＭスイッチへ出力さ
れる。

【００２１】図８の基準時刻データｔｎ２のセル到着の
タイミングで減算回路６２と比較回路６４が動作した場
合，比較回路６４の判定結果はＴｎ＜Ｔとなり，セルカ
ウンタ６６の指定アドレス（＝ＶＣＩ）のセルカウンタ
値Ｃａが＋１され，Ｃａ＞Ｃとなる。この時，比較回路
６８の判定結果は，Ｃａ＞Ｃとなり，違反判定出力が出
力される。比較回路６４の判定結果がＴｎ＜Ｔの場合に
は，時刻格納テーブル６０の指定アドレス（＝ＶＣＩ）
の更新は行われず，同アドレスには時刻データｔＢ２が
格納されたままとなる。こうして，基準時刻データｔｎ
２のタイミングで到着し，図５の遅延バッファ５３に一
時保持されたセルは，マーク付与／セル強制廃棄部５４
において違反セルとして特定のマークが付与されて後段
のＡＴＭスイッチに出力されるか，または違反セルとし
て強制的に廃棄される。

【００２２】この処理は図８の基準時刻データｔｎ３の
セル到着のタイミングでも同様に行われ，その後基準時
刻データｔｎ４のセル到着のタイミングになると，比較
回路６４の判定結果はＴｎ４＞Ｔとなる。この判定結果
は，ｔｎ１のタイミングの場合と同様である。従って，
アンド回路６５がオンとなり，その時の基準カウンタ６
１の基準時刻データｔｎ４が時刻格納テーブル６０の指
定アドレス（＝ＶＣＩ）に時刻データｔＢ３として新た
に格納され直される。これと同時に，セルカウンタ６６
の指定アドレスのセルカウンタ値Ｃａが“１”にリセッ
トされる。比較回路６８は，セルカウンタ６６の指定ア
ドレス（＝ＶＣＩ）に格納されたセル数規定値Ｃとを比
較するが，Ｃａ＝Ｃ＝１となるため，違反出力は発生し
ない。従って，基準時刻データｔｎ４のタイミングで到
着したセルは有効なセルとして，図５のマーク付与／セ
ル強制廃棄部５４からそのまま後段のＡＴＭスイッチへ
出力される。

【００２３】以上の説明は最高速度監視が行われる場合
であるが，図５の最高・平均速度監視部５５は平均速度
監視も行うことができる。この場合，ユーザは発呼時に
最高速度ではなく平均速度を申告する。そして，セル数
規定値テーブル６７には，セル数規定値Ｃとして，Ｃ＝
１ではなく適当な値（例えば１００００）が格納され
る。また，セル到着間隔規定値テーブル６３にはセル到
着間隔規定値Ｔとして，１セル到着間隔ではなくユーザ
からの平均速度の申告値に基づいて算出された上記セル
数規定値Ｃ＝１００００で規定される個数分のセルが到
着する平均間隔が格納される。この場合，図６のセル数
規定値Ｃを呼の種別毎に変更する必要がなく固定値でよ
ければ，図６のセル数規定値テーブル６７は必要なくな
り，比較回路６８には固定値であるセル数規定値Ｃを入
力すればよい。

【００２４】次に図７のバースト継続時間監視部５６に
おいてバースト継続時間の監視動作を説明する。この場
合，ユーザは発呼時にバースト継続時間を申告すると，
バースト継続時間規定値テーブル７３の当該ユーザのＶ
ＣＩに対応するアドレスには，図示しないＡＴＭの呼制
御プロセッサのソフトウェア処理により上記ユーザの申
告に基づくバースト継続時間が，バースト継続時間規定
値ＴＢとして格納される。実際の通信フェーズにおい
て，バースト継続時間の監視が実行される。まず，バー
スト継続時間は最高速度の継続時間であるため，図５の
最高・平均速度監視部５５の出力を利用する。但し，こ
の場合には，同監視部５５は，最高速度の監視を行って
いるものとする。

【００２５】セルが到着した場合，まずそのセルの部が
図５の５０〜５２の各回路で検出され，その部により図
７の時刻格納テーブル７０及びバースト継続時間規定値
テーブル７３のアドレスが指定される。この時，図６の
比較回路６４が判定結果Ｔｎ＞Ｔであり，セルが最高速
度で到着していない場合 アンド回路７５がオンとな
り，その時の基準カウンタ７１の基準時刻データｔｎＢ
が時刻格納テーブル７０の指定アドレス（＝ＶＣＩ）に
時刻データｔｎＢとして新たに格納され直される。逆に
いえば，セルが最高速度で到着している間は，時刻格納
テーブル７０の時刻データｔＢＢの更新は行われない。
減算回路７２は，セル到着時の基準カウンタ７１の基準
時刻データｔｎＢから，時刻格納テーブル７０の指定ア
ドレス（＝ＶＣＩ）に格納されている直前に最高速度に
なった時点の時刻データｔＢＢを減算することによりバ
ースト継続時間ＴｎＢ（実測値）を算出する。

【００２６】続いて比較回路７４が，上記セル到着時
に，バースト継続時間ＴｎＢと，バースト継続時間規定
値テーブル７３の指定アドレス（＝ＶＣＩ）に格納され
たバースト継続時間規定値ＴＢを比較し，ＴｎＢ＞ＴＢ
であるか否かを判定し，ＴｎＢ＞ＴＢである場合には違
反判定出力を図５のマーク付与／セル強制廃棄部５４に
出力する。すなわち，セルが最高速度に達しない速度で
到着している間は，基準カウンタ７１の基準時刻データ
ｔｎＢと時刻格納テーブル７０の時刻データｔｎＢ時刻
格納テーブル７０の時刻データｔＢＢは常に一致してお
り，バースト継続時間ＴｎＢが観測され，これがバース
ト継続時間規定値ＴＢを越えたら違反判定出力が出力さ
れる。なお，セルが最高速度より大きい速度で到着する
場合は，比較回路７４の出力にかかわらず図５の最高・
平均速度監視部５５からマーク付与／セル強制廃棄部５
４に違反判定出力が出力される。

【００２７】こうして，図５の遅延バッファ５３に一時
保持されたバースト継続時間の申告値に違反するセル
は，上記の最高・平均速度監視部からの違反判定出力と
同様にマーク付与／セル強制廃棄部５４において特定の
マークが付与されて後段のＡＴＭスイッチに出力される
か，或いは違反セルとして強制的に廃棄されて後段のＡ
ＴＭスイッチに出力されない。

【００２８】

【発明が解決しようとする課題】上記した従来例として
示すセル監視装置及びセル監視装置を用いた流量制御装
置により実現するポリシング機構は，ユーザの申告に基
づいてユーザから送信されるセルが申告値の範囲内であ
ればそのまま通過させるが，申告値を越えた違反セルに
対してはマーク付与／セル強制廃棄部においてそのセル
にマークを付してＡＴＭスイッチに出力するか，セルを
強制廃棄されるかの処理が行われる。

【００２９】セルにマークが付与された場合，後段のＡ
ＴＭスイッチにおいて輻輳が生じた場合に優先的に廃棄
される可能性があり，ポリシング機構において廃棄され
る場合を含めて，ポリシング機構において申告値に違反
していると判定された場合，ユーザの通信に対して重大
な影響を与える。

【００３０】仮にユーザが申告値の範囲内で通信を行っ
ているのにポリシング機構が誤って違反であると判定す
るようなことが起きると，ＡＴＭ交換システムに対する
信頼性が失われてしまう。ところが，上記従来例として
示すポリシング機構にはそのようなポリシング機能の正
常性をチェックする機構が備えられていないという問題
がある。

【００３１】本発明はセル到着の時間間隔を測定し，規
定された時間間隔と比較して，結果をカウントすること
により平均速度，最高速度の監視部や，最高速度違反の
継続時間を規定時間と比較するバースト継続時間の監視
部を備えるポリシング機構が正常に動作しているかモニ
タするポリシング機能モニタ方式を提供することを目的
とする。

【００３２】

【課題を解決するための手段】図１は本発明の基本構成
図である。図１において，１はポリシング機構の各部に
アクセスしてデータを供給したりデータを取り出す処理
装置，２はＶＣＩ発生手段，３は監視部において行われ
た申告値に違反したか否かの判定結果を格納する判定結
果格納手段，４はポリシング機構の監視部を表し，この
監視部４の場合，ポリシングの監視項目としてセルの最
高・平均速度の監視を行う場合の構成が示され，４０は
時刻データ記憶手段，４１はセル到着間隔規定値記憶手
段，４２はセルカウンタ手段，４３はセル数規定値記憶
手段，４４は基準カウンタ，４５は減算手段，４６，４
７は比較手段である。

【００３３】本発明はポリシングの監視部へ処理装置か
ら空きセルの発生時に，未使用のＶＣＩを発生して入力
すると共に，その未使用のＶＣＩをアドレスとして試験
用の申告値に対応する数値を監視部内のセル到着間隔規
定値やセル数規定値等に設定することにより監視部を動
作させて，監視部からの違反セルか否かの判定結果を判
定結果格納手段３から取り出すものである。また，監視
部における各部の任意のデータを処理装置からアクセス
してモニタを行う。

【００３４】

【作用】図１において，ポリシング機構の監視部４で
は，時刻データ記憶手段４０やセル到着間隔規定値記憶
手段４１，セルカウンタ手段４２，セル数規定値格納手
段４３等の各手段において，ユーザの呼に対応したＶＣ
Ｉをアドレスとしてデータの読み出し，書き込みが行わ
れている。処理装置１はこれらの各手段の何れかにアク
セスすることにより現在使用しているアドレス（＝ＶＣ
Ｉ），即ち通信中のセルのＶＣＩを識別することができ
る。

【００３５】監視部４のポリシング機能の中で，例えば
平均速度の違反を検出したい場合，現在未使用のアドレ
ス（＝ＶＣＩ）を試験用のＶＣＩとして処理装置１から
発生し，ＶＣＩ発生手段２に設定する。その一方で，セ
ル到着間隔規定値記憶手段４１や，セル数規定値記憶手
段４３に，試験用のＶＣＩにより試験したい最高速度ま
たは平均速度に対応する値（試験用ＶＣＩに対応する申
告値）をそれぞれ設定する。

【００３６】一方，処理装置は図示しない加入者線上の
セルの状態を監視し，入力するセルが有効セル（相手に
送信されるセル）か空きセル（ヘッダのＶＰＩ・ＶＣＩ
がオール“０”である，相手に送信されないセル）かを
表す信号を受け取り，空きセルを検出すると，ＶＣＩ発
生手段２を選択して駆動する。すると，ＶＣＩ発生手段
２に設定されたＶＣＩが出力されてＶＣＩ変換部（図示
せず）から入力する通常の通信中のセルのＶＣＩと同様
に監視部４に入力する。この試験用のＶＣＩは処理装置
１からの指示により空きセルが発生している時，種々の
周期またはパターンで発生させることができる。

【００３７】監視部４では通常の通信中のセルと同様に
試験用のＶＣＩに応じて監視動作を行い，判定結果は比
較手段４７から判定結果格納手段３に格納される。処理
装置１から申告値として設定した最高速度または平均速
度に違反するような間隔でＶＣＩ発生手段２からＶＣＩ
を発生した時に，判定結果格納手段３の内容を処理装置
１で読み取る。この時，処理装置１は，試験用のＶＣＩ
に対する判定結果が違反セルを表しているか否かを判別
することにより監視部４が正常に動作しているか否かを
モニタすることができる。監視部４の監視対象がバース
ト継続時間である場合も，図１の監視部４に図７に示す
バースト継続時間監視部を付加した構成に対し，同様の
原理によりモニタすることができる。

【００３８】この他に処理装置１は，監視部４内の通常
のポリシングの動作中の各部４０〜４３から必要なデー
タを収集して保存用のメモリに格納することにより動作
をトレースすることができる。

【００３９】

【実施例】図２は実施例の構成図，図３，図４は実施例
におけるモニタの基本的な処理フローのその１，及びそ
の２である。

【００４０】図２に示す構成において，２０は各セルの
アドレス（ＶＣＩ）管理や，各規定値の設定，本発明に
よるモニタのためのデータの設定等を行うマイクロプロ
セッサ（μＰで表示），２１は試験を行うためのアドレ
ス（＝空きＶＣＩ）が設定される本発明により設けられ
たアドレスレジスタ，２２は加入者から送られるセルの
ヘッダからＶＰＩ／ＶＣＩを抽出して，その値から各テ
ーブルのアドレス（変換されたＶＣＩに対応）を求めて
出力するアドレス変換部，２３は加入者から送られたセ
ルに対応するアドレス（ＶＣＩ）か，アドレスレジスタ
に設定されたＶＣＩ（＝空きＶＣＩ）の何れか一方を選
択するセレクタ，２４は各セル毎の通過時刻（基準カウ
ンタ２８の出力）を記憶するタイミングテーブル（図６
の６０に対応）である。

【００４１】また，２５は各セル毎の到着間隔規定値
（ＶＣＩに対応するユーザから申告された値に基づく
値）を記憶するセル到着間隔規定値テーブル（図６の６
３に対応），２６は到着間隔を違反した回数を各セル毎
に記憶する違反セルカウントテーブル（図６の６６に対
応），２７は各セル毎の到着間隔の違反回数の規定値を
記憶する違反セル数規定値テーブル（図６の６７に対
応），２８はセルの到着間隔を測定する基準となる時間
を表すカウント値を発生する基準カウンタ（図６の６１
に対応），２９はセル通過時の基準カウンタ値と前回の
通過時刻（タイミングテーブル２４の出力）の差を求め
て到着間隔を求めるセル到着間隔測定回路（図６の６２
に対応），３０はセルの到着間隔が規定値より短くない
かチェックする到着間隔チェック回路（図６の６４に対
応）である。

【００４２】さらに，３１は違反セルのカウンタ値が規
定値を越えていないかチェックする違反セル数チェック
回路（図６の６８に対応），３２は各セル毎に違反セル
のカウンタ値が規定値を越えたかどうかの履歴を記憶す
る本発明により設けられた違反セルテーブル，３３は入
力するセルをポリシング機構による処理の時間だけ遅延
して出力する遅延バッファ，３４は違反セル数チェック
回路３１からの違反判定出力を受け取ると，遅延バッフ
ァから出力されたセルに対して違反セルを表すマークを
付加して次段のＡＴＭスイッチへ出力するか，そのセル
を強制廃棄を行うマーク付与／セル強制廃棄部である。

【００４３】図２の全てのテーブル２４，２５，２６，
２７，及び３２はリード・ライトが可能であり，必要な
時にデータを設定して，リードしてモニタできる機能を
持つメモリである。なお，この実施例では，２４〜３１
の各部により構成された最高速度・平均速度の監視によ
るポリシングを行う例が示されるが，バースト継続時間
の監視部（図７参照）の構成についても同様に実施する
ことができる。

【００４４】図２の構成において実行される本発明のモ
ニタ方式の基本的な処理フローを図３に示す。図３にお
いて，最初にマイクロプロセッサはタイミングテーブル
２４，セル到着間隔規定値テーブル等の現在通信中のセ
ルにより使用しているアドレス（＝ＶＣＩ）を識別し
て，モニタ用としてそれ以外の未使用のアドレス番号と
して＃ｎ（モニタ用ＶＣＩに対応）をモニタ用に選択す
る（図３のＳ１）。次にこのアドレス＃ｎによりセル到
着間隔規定値テーブル２５に規定値「Ｄ」をセットし
（同Ｓ２），さらにアドレス＃ｎで違反セル数規定値テ
ーブル２７に規定値「Ｆ」をセットする（同Ｓ３）。こ
の後，アドレス＃ｎをアドレスレジスタ２１にセットし
（同Ｓ４），アドレス＃ｎをアドレスレジスタ２１にセ
ット後の初めての空きセルが通過するとマイクロプロセ
ッサ２０はセレクタ２３を切り換えることによりアドレ
スレジスタ２１にセットされたモニタ用のＶＣＩに対応
するアドレス＃ｎがタイミングテーブルに供給され，そ
の時の基準カウンタ２８の値がタイミングテーブル２４
の対応するアドレスに記憶される（同Ｓ５）。

【００４５】次の空きセル通過時にタイミングテーブル
のアドレス＃ｎの値「Ａ」と基準カウンタ２８の値
「Ｂ」の差分「Ｃ」がセル到着間隔測定回路２９で求め
られ（同Ｓ６），次いでその差分「Ｃ」は到着間隔チェ
ック回路３０においてセル到着間隔規定値テーブル２５
のアドレス＃ｎに記憶された規定値「Ｄ」と比較される
（同Ｓ７）。

【００４６】次に図４に移行して，上記の「Ｃ」と
「Ｄ」の比較の結果，「Ｄ」＞「Ｃ」であるかの判定が
行われて（図４のＳ８），この結果ＮＯ（「Ｄ」≦
「Ｃ」の場合）と判定されると，タイミングテーブル２
４と違反セルカウントテーブルのアドレス＃ｎの内容を
リセットし（同Ｓ９），その後図３のステップＳ４に戻
る。ＹＥＳ（「Ｄ」＞「Ｃ」の場合）と判定されると，
違反セルカウントテーブル２６からアドレス＃ｎの今ま
での違反回数を読み出して，＋１した値「Ｅ」と違反セ
ル数規定値テーブル２７のアドレス＃ｎの「Ｆ」を比較
して違反セル数チェック回路３１でチェックを行う（同
Ｓ１０）。このチェックの結果「Ｅ」＞「Ｆ」か判定し
（同Ｓ１１），ＮＯ（「Ｅ」≦「Ｆ」の場合）の場合は
図３のステップＳ４に戻る。 このチェックで「Ｅ」＞
「Ｆ」と判定した場合，申告値に違反しているのでマー
ク付与／セル強制廃棄部３４に対し違反検出の出力を発
生し，強制廃棄部３４でセルにマークを付与するか，セ
ル廃棄が行われるが，この時遅延バッファ３３から入力
するセルはモニタに使用した空きセルであるから実際に
は何も行わない（同Ｓ１２）。また，違反セル数チェッ
ク回路３１で違反と判定（「Ｅ」＞「Ｆ」の場合）した
出力は，違反セルテーブル３２のアドレス＃ｎにセット
される（同Ｓ１３）。

【００４７】マイクロプロセッサ２０は，アドレスバス
とアドレスバスにより各テーブル２４〜２７及び３２と
接続されており，モニタ用のアドレス＃ｎによるポリシ
ング動作を行った後次のセルが来るまでの間に，マイク
ロプロセッサ２０からこのアドレス＃ｎを用いて，各テ
ーブルをアクセスして各テーブルの内容をアクセスして
状態を収集することができる。

【００４８】なお，アドレスレジスタ２１から出力する
アドレス＃ｎ（＝ＶＣＩ）をセレクタ２３から発生する
間隔は，マイクロプロセッサ２０により決められた周
期，即ちモニタしたい項目，すなわち最高速度，平均速
度またはバースト継続時間に対応して決められる。その
場合，各モニタの項目及び条件（速度）等に対応してセ
ル到着間隔規定値テーブル２５や違反セル数規定値テー
ブル２７の各アドレス＃ｎに設定される値が設定され，
モニタ期間中またはモニタ動作後に各テーブルの値を読
み出す。この場合，特に違反セルテーブル３２のアドレ
ス＃ｎを読み出すことにより違反セルの出力が，モニタ
として設定した動作条件に対して正確に発生しているか
否かを判定することができる。

【００４９】本発明では，空きセル加入者線に発生した
時にアドレスレジスタ２１にセットされた未使用のアド
レス（モニタ用ＶＣＩ）をセレクタ２３から出力して，
セル入力を擬似しているが，加入者線から発生する実通
信用のセルは通常の場合連続して密に発生することは稀
であり，空きセルが多く出現するので，セレクタ２３か
らのそのアドレス発生間隔は指定したパターン（周期や
発生間隔）で発生させることができる。

【００５０】また，このモニタ動作は，一定周期毎に起
動して未使用のアドレス（モニタ用ＶＣＩ）を発生する
ことによりセル入力を擬似して，各部のデータをチェッ
クしているが，通常の実通信で使用している特定ＶＣＩ
を持つ有効セルの通信中に，ポリシング動作を行ってい
る各テーブル２４，２６，２７，３２に対してマイクロ
プロセッサ２０から実時間でアクセスして各データを収
集すれば，その内容を分析することにより正常に動作し
ているか否か判定することができる。

【００５１】

【発明の効果】ＡＴＭ技術を用いた広帯域ＩＳＤＮにお
いてポリシング機能は網内のパスを管理する上で重要な
機能であり，本発明によればこの機能を通常動作中にお
いて正常性を監視することができ，しかも違反時の状態
をモニタできるので，誤動作による違反セルの検出を防
止すると共に，実際に違反しているセルを見逃すことを
防止するので，ポリシングに対する信頼性の向上及び広
帯域ＩＳＤＮの通信品質の維持を実現できる。

【図面の簡単な説明】

【図１】本発明の基本構成図である。

【図２】実施例の構成図である。

【図３】実施例におけるモニタの基本的な処理フロー
（その１）である。

【図４】実施例におけるモニタの基本的な処理フロー
（その２）である。

【図５】従来例の基本構成図である。

【図６】最高・平均速度監視部の構成図である。

【図７】バースト継続時間監視部の構成図である。

【図８】最高・平均速度監視部のタイミングチャートで
ある。

【符号の説明】

１ 処理装置 ２ ＶＣＩ発生手段 ３ 判定結果格納手段 ４ ポリシング機構の監視部 ４０ 時刻データ記憶手段 ４１ セル到着間隔規定値記憶手段 ４２ セルカウンタ手段 ４３ セル数規定値記憶手段 ４４ 基準カウンタ ４５ 減算手段 ４６，４７比較手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＡＴＭ交換機システムの加入者線インタ
   フェース上のセルに対して，基準時刻データ発生手段
   と，セルのＶＣＩをアドレスとして到着セル毎に基準時
   刻データを格納する時刻データ記憶手段と，時刻データ
   記憶手段の出力と基準時刻発生手段の出力を用いてセル
   間隔を出力する減算手段と，出力されたセル間隔をセル
   到着間隔規定値記憶手段に記憶された規定値と比較して
   規定値以下の時カウントアップするセルカウンタと，セ
   ルカウンタ値を予めセル数規定値記憶手段に設定された
   セル数規定値と比較する比較手段を含み，各ＶＣＩを持
   つセルが申告した特性に違反しているか否かの判定出力
   を発生する監視部によるポリシング機能のモニタ方式に
   おいて， 前記監視部のセル入力部に設定されたＶＣＩを発生する
   ＶＣＩ発生手段を設け，前記監視部から出力される違反
   セルか否かの判定結果を記憶する判定結果記憶手段を設
   け， 前記各記憶手段にアクセスしてデータの書き込み及び読
   み出しを行う処理装置を備え，該処理装置は前記加入者
   線インタフェース上のセルで使用していない未使用ＶＣ
   Ｉを検出してＶＣＩ発生手段に設定すると共に，該未使
   用ＶＣＩによりモニタしたいセルの特性に対応する規定
   値を上記の各規定値記憶手段に設定し， 加入者線インタフェース上で空きセル検出時に試験した
   いタイミングで前記ＶＣＩ発生手段の出力を監視部に入
   力して前記判定結果記憶手段の内容を読み出すことを特
   徴とするポリシング機能モニタ方式。
2. 【請求項２】 請求項１において， 前記監視部は，セルに対して申告した特性としてセルの
   最高速度，平均速度及びバースト継続時間の各項目の中
   の何れか１つについて違反するか否かの監視を行い， 前記処理装置は，前記監視部の監視機能に対応して前記
   ＶＣＩ発生手段からの１つの項目に対応して，各規定値
   記憶手段の規定値及び試験したいＶＣＩの発生周期と期
   間に応じて前記ＶＣＩ発生手段からＶＣＩを発生するこ
   とを特徴とするポリシング機能モニタ方式。