JPH05110616A - 自動干渉除去装置 - Google Patents
自動干渉除去装置Info
- Publication number
- JPH05110616A JPH05110616A JP3060847A JP6084791A JPH05110616A JP H05110616 A JPH05110616 A JP H05110616A JP 3060847 A JP3060847 A JP 3060847A JP 6084791 A JP6084791 A JP 6084791A JP H05110616 A JPH05110616 A JP H05110616A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- interference
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 ディジタル変調信号の搬送波周波数とアナロ
グ信号の搬送波周波数との周波数差が小さいときでも安
定した干渉除去の実現を可能とする。 【構成】 ディジタル変調信号に対するアナログ信号の
干渉を除去する装置において、ディジタル変調信号の搬
送波周波数とアナログ信号の搬送波周波数との周波数差
が小さいときに自動干渉除去回路の入力側のディジタル
信号をＤＣオフセット用制御信号発生回路に与えること
を特徴とする。
グ信号の搬送波周波数との周波数差が小さいときでも安
定した干渉除去の実現を可能とする。 【構成】 ディジタル変調信号に対するアナログ信号の
干渉を除去する装置において、ディジタル変調信号の搬
送波周波数とアナログ信号の搬送波周波数との周波数差
が小さいときに自動干渉除去回路の入力側のディジタル
信号をＤＣオフセット用制御信号発生回路に与えること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルマイクロ波
無線通信の干渉除去装置に利用する。特に、トランスバ
ーサルフィルタを用いた自動干渉除去装置に関する。
無線通信の干渉除去装置に利用する。特に、トランスバ
ーサルフィルタを用いた自動干渉除去装置に関する。
【０００２】
【従来の技術】近年のディジタルマイクロ波通信では、
周波数有効利用のためにインタリーブ伝送からコチャネ
ル伝送になってきており、このようにして周波数利用効
率を上げると、アナログ無線通信からの干渉（ＦＭ干
渉）の問題が生じてくる。この干渉を除去するために種
々のトランスバーサルフィルタを利用した干渉除去手
段、例えば特開昭62-233943 号公報で提案されている。
周波数有効利用のためにインタリーブ伝送からコチャネ
ル伝送になってきており、このようにして周波数利用効
率を上げると、アナログ無線通信からの干渉（ＦＭ干
渉）の問題が生じてくる。この干渉を除去するために種
々のトランスバーサルフィルタを利用した干渉除去手
段、例えば特開昭62-233943 号公報で提案されている。
【０００３】従来例を図２を用いて説明する。図中の→
はＮ（またはＺＮ：Ｎはある整数）ビットのディジタル
信号であることを示す。端子１から入力されたディジタ
ル変調信号は二分岐されてそれぞれ掛算器３および４に
入力され、搬送波再生回路17の出力とこの出力に対して
位相がπ／２（90°)遅れた搬送波で直交同期検波を行
い、低域ろ波器９、10で高調波成分を除去した後に、そ
れぞれアナログ・ディジタル変換回路13および14で送信
側で送られたＰ、Ｑチャネルのデータ信号がアナログ干
渉により誤りのあるＰ、Ｑチャネルのディジタル信号と
して識別再生される。一方、干渉源になるアナログ信号
は端子２から入力され、二分岐されて掛算器５および６
に入力され、復調回路100 で直交同期検波する搬送波と
同一位相となるように移相器19で位相が調整された搬送
波で直交同期検波を行い、低域ろ波器９および10と同一
特性の低域ろ波器11および12で高調波成分を除去した後
に、それぞれアナログ・ディジタル変換回路15および16
により干渉源となるアナログ信号の同相成分および直交
成分は量子化される。これらの量子化された信号はディ
ジタル掛算器21〜24に入力され、またこれらの量子化さ
れた信号の最上位 (Most Significant Bit) ビットは、
象限判定信号ＤP およびＤQ として自動干渉除去回路用
の制御信号発生回路102 に入力される。ディジタル掛算
器21〜24では、自動干渉除去回路用の制御信号発生回路
102 の出力である同相干渉用制御信号ＲOP、ＲOQおよび
直交干渉用制御信号ＩOP、ＩOQとアナログ・ディジタル
変換回路15および16の出力とそれぞれディジタル掛算が
行われ、その結果がディジタル加算器35または36に出力
される。ディジタル加算器35(36)はディジタル掛算器21
と23 (22と24) をディジタル加算器33 (34) に出力し、
ここでアナログ・ディジタル変換回路13(14)の出力と加
算される。ディジタル加算器33および34の出力のうち、
送信されたデータ信号の次位ビットはそれぞれ誤差信号
ＥP およびＥQ として自動干渉除去回路用の制御信号発
生回路102 に入力される。この誤差信号ＥP およびＥQ
はディジタル変調信号に含まれるアナログ干渉成分を含
む誤差成分に比例した量になる。自動干渉除去回路用の
制御信号発生回路102 の排他的論理和回路25〜28はこれ
らの誤差信号ＥP およびＥQ と象限判定信号ＤP および
ＤQ とのそれぞれの相関関係をとり、アップダウン計数
を行う計数回路29〜32で平均化操作が行われ、それぞれ
同相干渉用制御信号ＲOPおよびＲOQと直交干渉用制御信
号ＩOPおよびＩOQとが出力される。このようにしてディ
ジタル掛算器21〜24の出力を制御することにより、ディ
ジタル加算器33および34の出力がディジタル信号に含ま
れるアナログ信号による干渉成分の誤差の値が二乗誤差
の意味で最小になることが保証される。また、ディジタ
ル加算器33および34の出力はＤＣオフセット用の制御信
号発生回路103 に入力され、ＤＣオフセット制御信号OF
FSET(P)および(Q) が作成される。これらのＤＣオフセ
ット制御信号OFFSET(P) および(Q) によりアナログ・デ
ィジタル変換回路13および14の入力ベースバント信号の
ＤＣオフセットが最適になるように制御される。ここで
ＤＣオフセット用の制御信号発生回路103 はアナログ・
ディジタル変換回路13および14の後に位置させることも
可能であるが、アナログ・ディジタル変換回路13および
14の出力はアナログ干渉成分を含んだディジタル信号で
あるので、制御が不安定になりやすく、通常はアナログ
干渉成分除去後すなわちディジタル加算器33および34の
後に位置する。
はＮ（またはＺＮ：Ｎはある整数）ビットのディジタル
信号であることを示す。端子１から入力されたディジタ
ル変調信号は二分岐されてそれぞれ掛算器３および４に
入力され、搬送波再生回路17の出力とこの出力に対して
位相がπ／２（90°)遅れた搬送波で直交同期検波を行
い、低域ろ波器９、10で高調波成分を除去した後に、そ
れぞれアナログ・ディジタル変換回路13および14で送信
側で送られたＰ、Ｑチャネルのデータ信号がアナログ干
渉により誤りのあるＰ、Ｑチャネルのディジタル信号と
して識別再生される。一方、干渉源になるアナログ信号
は端子２から入力され、二分岐されて掛算器５および６
に入力され、復調回路100 で直交同期検波する搬送波と
同一位相となるように移相器19で位相が調整された搬送
波で直交同期検波を行い、低域ろ波器９および10と同一
特性の低域ろ波器11および12で高調波成分を除去した後
に、それぞれアナログ・ディジタル変換回路15および16
により干渉源となるアナログ信号の同相成分および直交
成分は量子化される。これらの量子化された信号はディ
ジタル掛算器21〜24に入力され、またこれらの量子化さ
れた信号の最上位 (Most Significant Bit) ビットは、
象限判定信号ＤP およびＤQ として自動干渉除去回路用
の制御信号発生回路102 に入力される。ディジタル掛算
器21〜24では、自動干渉除去回路用の制御信号発生回路
102 の出力である同相干渉用制御信号ＲOP、ＲOQおよび
直交干渉用制御信号ＩOP、ＩOQとアナログ・ディジタル
変換回路15および16の出力とそれぞれディジタル掛算が
行われ、その結果がディジタル加算器35または36に出力
される。ディジタル加算器35(36)はディジタル掛算器21
と23 (22と24) をディジタル加算器33 (34) に出力し、
ここでアナログ・ディジタル変換回路13(14)の出力と加
算される。ディジタル加算器33および34の出力のうち、
送信されたデータ信号の次位ビットはそれぞれ誤差信号
ＥP およびＥQ として自動干渉除去回路用の制御信号発
生回路102 に入力される。この誤差信号ＥP およびＥQ
はディジタル変調信号に含まれるアナログ干渉成分を含
む誤差成分に比例した量になる。自動干渉除去回路用の
制御信号発生回路102 の排他的論理和回路25〜28はこれ
らの誤差信号ＥP およびＥQ と象限判定信号ＤP および
ＤQ とのそれぞれの相関関係をとり、アップダウン計数
を行う計数回路29〜32で平均化操作が行われ、それぞれ
同相干渉用制御信号ＲOPおよびＲOQと直交干渉用制御信
号ＩOPおよびＩOQとが出力される。このようにしてディ
ジタル掛算器21〜24の出力を制御することにより、ディ
ジタル加算器33および34の出力がディジタル信号に含ま
れるアナログ信号による干渉成分の誤差の値が二乗誤差
の意味で最小になることが保証される。また、ディジタ
ル加算器33および34の出力はＤＣオフセット用の制御信
号発生回路103 に入力され、ＤＣオフセット制御信号OF
FSET(P)および(Q) が作成される。これらのＤＣオフセ
ット制御信号OFFSET(P) および(Q) によりアナログ・デ
ィジタル変換回路13および14の入力ベースバント信号の
ＤＣオフセットが最適になるように制御される。ここで
ＤＣオフセット用の制御信号発生回路103 はアナログ・
ディジタル変換回路13および14の後に位置させることも
可能であるが、アナログ・ディジタル変換回路13および
14の出力はアナログ干渉成分を含んだディジタル信号で
あるので、制御が不安定になりやすく、通常はアナログ
干渉成分除去後すなわちディジタル加算器33および34の
後に位置する。
【０００４】
【発明が解決しようとする課題】このような従来例装置
では、ＤＣオフセットずれによる誤差成分とアナログ干
渉による誤差成分とを共通に用いているので、アナログ
干渉信号の搬送波周波数がディジタル信号の搬送波周波
数の近傍になると、ＤＣオフセットずれによる制御とア
ナログ干渉を除去するための制御とが競合状態になり、
制御が発散する欠点があった。
では、ＤＣオフセットずれによる誤差成分とアナログ干
渉による誤差成分とを共通に用いているので、アナログ
干渉信号の搬送波周波数がディジタル信号の搬送波周波
数の近傍になると、ＤＣオフセットずれによる制御とア
ナログ干渉を除去するための制御とが競合状態になり、
制御が発散する欠点があった。
【０００５】本発明は、このような欠点を除去するもの
で、ディジタル変調信号の搬送波周波数とアナログ信号
の搬送波周波数との周波数差が小さいときでも安定した
干渉除去が実現できる自動干渉除去装置を提供すること
を目的とする。
で、ディジタル変調信号の搬送波周波数とアナログ信号
の搬送波周波数との周波数差が小さいときでも安定した
干渉除去が実現できる自動干渉除去装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、アナログ信号
で変調された第一被変調搬送波に干渉され、ディジタル
変調信号で変調された第二被変調搬送波を入力する第一
端子と、上記第一被変調搬送波を入力する第二端子と、
上記第二被変調搬送波に対して直交同期検波を施して第
一量子化信号を出力する第一復調回路と、上記第二被変
調搬送波に対して上記第一復調回路と同一位相で直交同
期検波を施して第二量子化信号を出力する第二復調回路
と、上記第一量子化信号から上記第二量子化信号を除去
して第三量子化信号を生成する自動干渉除去回路と、上
記第三量子化信号と上記第二量子化信号とに基づき上記
自動干渉除去回路の制御信号を出力する第一制御信号発
生回路と、与えられた信号に基づき上記第一復調回路に
オフセット制御信号を出力する第二制御信号発生回路と
を備えた自動干渉除去装置において、上記第二量子化信
号を入力し、上記第一被変調搬送波の搬送波周波数と上
記第二被変調搬送波の搬送波周波数との周波数差と閾値
とを比較する周波数差判別回路と、上記周波数差判別回
路の比較結果に基づき上記第三量子化信号または上記第
一量子化信号のいずれか一方を選択して上記第二制御信
号発生回路に与える切替器とを備えたことを特徴とす
る。
で変調された第一被変調搬送波に干渉され、ディジタル
変調信号で変調された第二被変調搬送波を入力する第一
端子と、上記第一被変調搬送波を入力する第二端子と、
上記第二被変調搬送波に対して直交同期検波を施して第
一量子化信号を出力する第一復調回路と、上記第二被変
調搬送波に対して上記第一復調回路と同一位相で直交同
期検波を施して第二量子化信号を出力する第二復調回路
と、上記第一量子化信号から上記第二量子化信号を除去
して第三量子化信号を生成する自動干渉除去回路と、上
記第三量子化信号と上記第二量子化信号とに基づき上記
自動干渉除去回路の制御信号を出力する第一制御信号発
生回路と、与えられた信号に基づき上記第一復調回路に
オフセット制御信号を出力する第二制御信号発生回路と
を備えた自動干渉除去装置において、上記第二量子化信
号を入力し、上記第一被変調搬送波の搬送波周波数と上
記第二被変調搬送波の搬送波周波数との周波数差と閾値
とを比較する周波数差判別回路と、上記周波数差判別回
路の比較結果に基づき上記第三量子化信号または上記第
一量子化信号のいずれか一方を選択して上記第二制御信
号発生回路に与える切替器とを備えたことを特徴とす
る。
【０００７】
【作用】ディジタル変調信号の搬送波周波数とアナログ
信号の搬送波周波数との周波数差が閾値を下回ると、自
動干渉除去回路の入力側のディジタル信号を自動干渉除
去回路の出力側のディジタル信号の代わりにＤＣオフセ
ット用制御信号発生回路に与える。これにより、周波数
差が少ないときでも、制御の発散を防止して安定した干
渉除去を行う。
信号の搬送波周波数との周波数差が閾値を下回ると、自
動干渉除去回路の入力側のディジタル信号を自動干渉除
去回路の出力側のディジタル信号の代わりにＤＣオフセ
ット用制御信号発生回路に与える。これにより、周波数
差が少ないときでも、制御の発散を防止して安定した干
渉除去を行う。
【０００８】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１にこの実施例の構成を示すブロック構成図で
ある。この実施例は、図１に示すように、アナログ信号
で変調された第一被変調搬送波に干渉され、ディジタル
変調信号で変調された第二被変調搬送波を入力する端子
１と、上記第一被変調搬送波を入力する端子２と、上記
第二被変調搬送波に対して直交同期検波を施して第一量
子化信号を出力する復調回路100 と、第二被変調搬送波
に対して復調回路100と同一位相で直交同期検波を施し
て第二量子化信号を出力する復調回路101 と、上記第一
量子化信号から上記第二量子化信号を除去して第三量子
化信号を生成する自動干渉除去回路104 と、上記第三量
子化信号と上記第二量子化信号とに基づき自動干渉除去
回路104 の制御信号を出力する第一の制御信号発生回路
102 と、与えられた信号に基づき復調回路100にオフセ
ット制御信号を出力する第二の制御信号発生回路103 と
を備え、さらに、本発明の特徴とする手段として、上記
第二量子化信号を入力し、上記第一被変調搬送波の搬送
波周波数と上記第二被変調搬送波の搬送波周波数との周
波数差と閾値とを比較する周波数差判別回路37と、上記
周波数差判別回路37の比較結果に基づき上記第三量子化
信号または上記第一量子化信号のいずれか一方を選択し
て上記第二の制御信号発生回路103 に与える切替器38と
を備える。
する。図１にこの実施例の構成を示すブロック構成図で
ある。この実施例は、図１に示すように、アナログ信号
で変調された第一被変調搬送波に干渉され、ディジタル
変調信号で変調された第二被変調搬送波を入力する端子
１と、上記第一被変調搬送波を入力する端子２と、上記
第二被変調搬送波に対して直交同期検波を施して第一量
子化信号を出力する復調回路100 と、第二被変調搬送波
に対して復調回路100と同一位相で直交同期検波を施し
て第二量子化信号を出力する復調回路101 と、上記第一
量子化信号から上記第二量子化信号を除去して第三量子
化信号を生成する自動干渉除去回路104 と、上記第三量
子化信号と上記第二量子化信号とに基づき自動干渉除去
回路104 の制御信号を出力する第一の制御信号発生回路
102 と、与えられた信号に基づき復調回路100にオフセ
ット制御信号を出力する第二の制御信号発生回路103 と
を備え、さらに、本発明の特徴とする手段として、上記
第二量子化信号を入力し、上記第一被変調搬送波の搬送
波周波数と上記第二被変調搬送波の搬送波周波数との周
波数差と閾値とを比較する周波数差判別回路37と、上記
周波数差判別回路37の比較結果に基づき上記第三量子化
信号または上記第一量子化信号のいずれか一方を選択し
て上記第二の制御信号発生回路103 に与える切替器38と
を備える。
【０００９】次にこの実施例の動作を説明する。本発明
の復調回路100 および101 と、自動干渉除去回路用の制
御信号発生回路102 と、ＤＣオフセット用の制御信号発
生回路103 と、自動干渉除去回路104 との動作および信
号の流れは従来例に同じである。すなわち、ディジタル
変調信号の搬送波周波数とアナログ信号の搬送波周波数
との周波数差Δｆがあらかじめ設定された周波数差より
大きい場合には、アナログ・ディジタル変換回路15、16
に接続された周波数差判別回路37がリセット信号Sel と
して例えば「１」を出力する。このときに、切替器38は
ＤＣオフセット用の制御信号発生回路103 に自動干渉除
去回路104 の出力信号 (すなわち、ディジタル加算器33
および34の出力信号) をそのまま出力するので、この場
合の動作は従来例と同一の動作になる。しかし、周波数
差Δｆがあらかじめ設定された周波数より小さくなると
選択信号Sel として「０」を出力し、切替器38の出力と
して自動干渉除去回路104 の入力信号 (すなわち、アナ
ログ・ディジタル変換回路13および14の出力信号) を選
択する。アナログ信号の搬送波周波数がディジタル変調
信号の搬送波周波数に近いので、アナログ干渉がアナロ
グ・ディジタル変換回路13および14の直流バイアスのず
れとなって現れ、ＤＣオフセット用の制御信号発生回路
103 出力であるＤＣオフセット制御信号OFFSET(P) およ
び(Q) で制御することにより干渉を除去することができ
る。また、自動干渉除去回路104 の出力信号 (ディジタ
ル加算器33および34の出力信号) にはアナログ干渉によ
る誤差成分は含まれておらず、定常時と同じ状態であ
り、自動干渉除去回路用の制御信号発生回路102 もその
ように動作する。
の復調回路100 および101 と、自動干渉除去回路用の制
御信号発生回路102 と、ＤＣオフセット用の制御信号発
生回路103 と、自動干渉除去回路104 との動作および信
号の流れは従来例に同じである。すなわち、ディジタル
変調信号の搬送波周波数とアナログ信号の搬送波周波数
との周波数差Δｆがあらかじめ設定された周波数差より
大きい場合には、アナログ・ディジタル変換回路15、16
に接続された周波数差判別回路37がリセット信号Sel と
して例えば「１」を出力する。このときに、切替器38は
ＤＣオフセット用の制御信号発生回路103 に自動干渉除
去回路104 の出力信号 (すなわち、ディジタル加算器33
および34の出力信号) をそのまま出力するので、この場
合の動作は従来例と同一の動作になる。しかし、周波数
差Δｆがあらかじめ設定された周波数より小さくなると
選択信号Sel として「０」を出力し、切替器38の出力と
して自動干渉除去回路104 の入力信号 (すなわち、アナ
ログ・ディジタル変換回路13および14の出力信号) を選
択する。アナログ信号の搬送波周波数がディジタル変調
信号の搬送波周波数に近いので、アナログ干渉がアナロ
グ・ディジタル変換回路13および14の直流バイアスのず
れとなって現れ、ＤＣオフセット用の制御信号発生回路
103 出力であるＤＣオフセット制御信号OFFSET(P) およ
び(Q) で制御することにより干渉を除去することができ
る。また、自動干渉除去回路104 の出力信号 (ディジタ
ル加算器33および34の出力信号) にはアナログ干渉によ
る誤差成分は含まれておらず、定常時と同じ状態であ
り、自動干渉除去回路用の制御信号発生回路102 もその
ように動作する。
【００１０】
【発明の効果】本発明は、以上説明したように、周波数
差判別回路を設けディジタル変調信号の搬送波周波数と
アナログ信号の搬送波周波数との周波数差がある周波数
差より小さい場合に、ＤＣオフセット用制御信号発生回
路入力として自動干渉除去回路の入力前のディジタル信
号を選択するので、周波数差が小さい場合にも安定して
干渉除去できる効果がある。
差判別回路を設けディジタル変調信号の搬送波周波数と
アナログ信号の搬送波周波数との周波数差がある周波数
差より小さい場合に、ＤＣオフセット用制御信号発生回
路入力として自動干渉除去回路の入力前のディジタル信
号を選択するので、周波数差が小さい場合にも安定して
干渉除去できる効果がある。
【図１】 本発明実施例の構成を示すブロック構成図。
【図２】 従来例の構成を示すブロック構成図。
１、２ 端子 ３〜６ 掛算器 ７、８ π／２移相器 ９〜１２ 低域ろ波器 13〜16 アナログ・ディジタル変換回路 17 搬送波再生回路 18 クロック再生回路 19、20 移相器 21〜24 ディジタル掛算回路 25〜28 排他的論理回路 29〜32 計数回路 33〜36 ディジタル加算器 37 周波数差判別回路 38 切替器 100 、101 復調回路 102 、103 制御信号発生回路 104 自動干渉除去回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
Claims (1)
- 【請求項１】 アナログ信号で変調された第一被変調搬
送波に干渉され、ディジタル変調信号で変調された第二
被変調搬送波を入力する第一端子と、 上記第一被変調搬送波を入力する第二端子と、 上記第二被変調搬送波に対して直交同期検波を施して第
一量子化信号を出力する第一復調回路と、 上記第二被変調搬送波に対して上記第一復調回路と同一
位相で直交同期検波を施して第二量子化信号を出力する
第二復調回路と、 上記第一量子化信号から上記第二量子化信号を除去して
第三量子化信号を生成する自動干渉除去回路と、 上記第三量子化信号と上記第二量子化信号とに基づき上
記自動干渉除去回路の制御信号を出力する第一制御信号
発生回路と、 与えられた信号に基づき上記第一復調回路にオフセット
制御信号を出力する第二制御信号発生回路とを備えた自
動干渉除去装置において、 上記第二量子化信号を入力し、上記第一被変調搬送波の
搬送波周波数と上記第二被変調搬送波の搬送波周波数と
の周波数差と閾値とを比較する周波数差判別回路と、 上記周波数差判別回路の比較結果に基づき上記第三量子
化信号または上記第一量子化信号のいずれか一方を選択
して上記第二制御信号発生回路に与える切替器とを備え
たことを特徴とする自動干渉除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060847A JP2850557B2 (ja) | 1991-01-31 | 1991-01-31 | 自動干渉除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060847A JP2850557B2 (ja) | 1991-01-31 | 1991-01-31 | 自動干渉除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110616A true JPH05110616A (ja) | 1993-04-30 |
| JP2850557B2 JP2850557B2 (ja) | 1999-01-27 |
Family
ID=13154176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060847A Expired - Fee Related JP2850557B2 (ja) | 1991-01-31 | 1991-01-31 | 自動干渉除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850557B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021334A1 (en) * | 1997-10-20 | 1999-04-29 | Matsushita Electric Industrial Co., Ltd. | Radio communication device and radio communication method |
| US6400778B1 (en) | 1997-12-04 | 2002-06-04 | Nec Corporation | DC-offset canceller |
-
1991
- 1991-01-31 JP JP3060847A patent/JP2850557B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021334A1 (en) * | 1997-10-20 | 1999-04-29 | Matsushita Electric Industrial Co., Ltd. | Radio communication device and radio communication method |
| US6493397B1 (en) | 1997-10-20 | 2002-12-10 | Matsushita Electric Industrial Co. Ltd. | Radio communication device and radio communication method |
| US6400778B1 (en) | 1997-12-04 | 2002-06-04 | Nec Corporation | DC-offset canceller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850557B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331411B1 (en) | Interference cancellation circuit | |
| CA2025232C (en) | Carrier recovery system | |
| EP0228786B1 (en) | Radio signal interference cancellation system | |
| RU2187899C2 (ru) | Способ и устройство для компенсации переменного смещения постоянной составляющей в дискретизированном сигнале | |
| CA2078705C (en) | Method and arrangement of coherently demodulating psk signals using a feedback loop including a filter bank | |
| JP3728573B2 (ja) | 復調装置 | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JPH07212421A (ja) | Ａｆｃ回路 | |
| CA2153373C (en) | Signal oscillator, fm modulation circuit using the same, and fm modulation method | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US6570441B1 (en) | Incoherent demodulator and method of incoherently demodulating an IF signal | |
| EP0656713B1 (en) | Phase offset estimation for PSK receiver | |
| US7548281B2 (en) | Demodulator circuit for digital television and demodulation method | |
| JPH05110616A (ja) | 自動干渉除去装置 | |
| JP2001053819A (ja) | 位相回転エラーを補償するための位相検出装置 | |
| US20070127599A1 (en) | Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| EP0661835A2 (en) | Digital radio communication system | |
| JPH0461450A (ja) | 遅延検波回路 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| KR100764522B1 (ko) | 복소 신호들을 곱하기 위한 곱셈기 | |
| GB2318229A (en) | Costas loop carrier recovery circuit | |
| TWI321935B (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |