JPH0511276U - タイマリレー - Google Patents
タイマリレーInfo
- Publication number
- JPH0511276U JPH0511276U JP5821091U JP5821091U JPH0511276U JP H0511276 U JPH0511276 U JP H0511276U JP 5821091 U JP5821091 U JP 5821091U JP 5821091 U JP5821091 U JP 5821091U JP H0511276 U JPH0511276 U JP H0511276U
- Authority
- JP
- Japan
- Prior art keywords
- relay
- time
- circuit
- turned
- time limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】消費電力を低減し発熱量を低減する。
【構成】電源の通電開始と同時にトランジスタQ1 のベ
ースにバイアスがかかり、トランジスタQ1 がオンにな
る。トランジスタQ1は、エミッタに限時回路1が接続
され、コレクタに第1のリレーRy1が接続される。ト
ランジスタQ1 のエミッタ−コレクタと限時回路1との
直列回路に、第2のリレーRy2 とサイリスタSとの直
列回路を並列接続する。サイリスタSは、限時回路1の
限時終了時の制御信号によりオンになり、以後は、オン
状態を自己保持する。また、サイリスタSがオンになる
と、ダイオードD1 を介してベース電流が引き込まれる
から、トランジスタQ1 はオフになる。したがって、限
時中は、第1のリレーRy1 と限時回路1とに電流が流
れる。限時終了後は、第1のリレーRy1 と第2のリレ
ーRy2 とに電流が流れる。
ースにバイアスがかかり、トランジスタQ1 がオンにな
る。トランジスタQ1は、エミッタに限時回路1が接続
され、コレクタに第1のリレーRy1が接続される。ト
ランジスタQ1 のエミッタ−コレクタと限時回路1との
直列回路に、第2のリレーRy2 とサイリスタSとの直
列回路を並列接続する。サイリスタSは、限時回路1の
限時終了時の制御信号によりオンになり、以後は、オン
状態を自己保持する。また、サイリスタSがオンになる
と、ダイオードD1 を介してベース電流が引き込まれる
から、トランジスタQ1 はオフになる。したがって、限
時中は、第1のリレーRy1 と限時回路1とに電流が流
れる。限時終了後は、第1のリレーRy1 と第2のリレ
ーRy2 とに電流が流れる。
Description
【0001】
本考案は、電源の通電開始と同時に通電される第1のリレーと、電源の通電開 始から一定時間が経過した後に通電される第2のリレーとを備えたタイマリレー に関するものである。
【0002】
従来より、図10に示すようなタイマリレーが考えられている。このタイマリ レーでは、スイッチSWをオンにして交流電源ACである電源の通電を開始する と、トランジスタQ1 のベースにバイアスが与えられてトランジスタQ1 がオン になり、第1のリレーRy1 に通電される。すなわち、第1のリレーRy1 は電 源の通電開始と同時に通電される。また、電源の通電を開始すると、限時回路1 に設けた可変抵抗RT を介してコンデンサCT が充電され、コンデンサCT の端 子電圧が所定電圧に達すると限時回路1から出力をHレベルにする制御信号が出 力される。限時回路1から出力された制御信号は、トランジスタQ2 のベースに 入力されるから、限時回路1の限時終了以後はトランジスタQ2 がオンになり、 第1のリレーRy1 を介して第2のリレーRy2 にも通電されることになる。す なわち、第2のリレーRy2 は電源の通電開始から一定時間後に通電されること になる。ここに、トランジスタQ2 がオンになれば、ダイオードD1 がトランジ スタQ1 のベース電流を引き込むことによってトランジスタQ1 がオフになる。 また、このような引込みが確実に行われるように、トランジスタQ1 のエミッタ には抵抗R1 が接続される。ここに、限時回路1の限時中は第2のリレーRy2 に通電されず、限時回路1の限時終了後は抵抗R1 に通電されないから、限時回 路1の限時中と限時終了後とで消費電流が変化することがないように、抵抗R1 と第2のリレーRy2 とは抵抗値が等しく設定されている。また、第1のリレー Ry1 と第2のリレーRy2 とは同仕様とするのが普通である。
【0003】
【考案が解決しようとする課題】 上記構成によれば、限時回路1の限時中には、第1のリレーRy1 と抵抗R1 との直列回路および限時回路1に電流が流れ、限時回路1の限時終了後には、第 1のリレーRy1 と第2のリレーRy2 との直列回路および限時回路1に電流が 流れることになる。ここにおいて、最小限必要な電流を考えると、限時中は第1 のリレーRy1 と限時回路1とに通電されていればよく、限時終了後は第1のリ レーRy1 と第2のリレーRy2 とに通電されていればよいことになる。したが って、限時中に抵抗R1 に流れる電流や、限時終了後に限時回路1に流れる電流 は不要な電流であって、このような無駄な電流が流れることは、消費電力を大き くし、発熱量を大きくする要因になるという問題がある。
【0004】 本考案は上記問題点の解決を目的とするものであり、消費電力を低減し発熱量 を低減したタイマリレーを提供しようとするものである。
【0005】
本考案では、上記目的を達成するために、電源の通電開始と同時に通電される 第1のリレーと、電源の通電開始から一定時間の限時を行う限時回路と、限時回 路の限時終了時から通電される第2のリレーとを備えたタイマリレーにおいて、 第1のリレーは、一端が電源の一端に接続され、他端が通電開始時にオンになる 第1のスイッチ要素と限時回路との直列回路を介して電源の他端に接続され、第 1のスイッチ要素と限時回路との直列回路には、第2のリレーと限時回路の限時 終了時にオンになる第2のスイッチ要素との直列回路が並列接続され、限時回路 は第2のリレーとインピーダンスが等しく設定され、第1のスイッチ要素には、 第2のスイッチ要素がオンになると第1のスイッチ要素をオフにする切換手段が 設けられ、第2のスイッチ要素は、限時回路の限時終了時に出力される制御信号 によってオン状態をラッチする自己保持型のスイッチ要素であることを特徴とす るものである。
【0006】
上記構成によれば、電源の通電開始と同時に第1のスイッチ要素がオンになっ て第1のリレーおよび限時回路に通電されるのであって、限時回路は電源の通電 開始時から限時動作を行うことになる。このとき、従来構成では必要であった抵 抗が省略できるから、限時中の無駄な電力消費がなくなるのである。一方、限時 回路の限時終了後には、第2のスイッチ要素がオンになるのであって、第1のリ レーと第2のリレーとに通電されることになる。また、このときに、第1のスイ ッチ要素は切換手段によってオフになるから、限時回路への給電が停止して限時 回路から制御信号が出力されなくなるが、第2のスイッチ要素は、自己保持型で あるから、限時回路の限時終了時に発生した制御信号によって一度オンになれば 、第2のスイッチ要素のオン状態はその後も維持される。すなわち、限時終了後 は限時回路に通電されなくなり、限時終了後の無駄な電力消費がなくなるのであ る。
【0007】
図1に示すように、交流電源ACである電源は、スイッチSWおよび限流用抵 抗R0 を通してブリッジ整流器Reに入力されて全波整流された後、平滑用のコ ンデンサC0 によって平滑化される。コンデンサC0 の両端間には、第1のリレ ーRy1 と、第1のスイッチ要素であるトランジスタQ1 のエミッタ−コレクタ と、限時回路1との直列回路が接続される。限時回路1は、図10に示した従来 例と同様の構成を有するものであって、通電開始と同時に限時動作を開始するよ うに構成されている。また、限時終了後に出力をHレベルにする制御信号を出力 する。すなわち、スイッチSWがオンになると、抵抗R2 を介してトランジスタ Q1 のベースにバイアス電流が流れてトランジスタQ1 がオンになり、第1のリ レーRy1 と限時回路1とに通電されるのであって、限時回路1の限時動作が開 始される。
【0008】 トランジスタQ1 のエミッタ−コレクタと限時回路1との直列回路には、第2 のリレーRy2 と第2のスイッチ要素であるサイリスタSのアノード−カソード との直列回路が接続される。サイリスタSのゲートには、限時回路1の制御信号 が入力される。したがって、限時終了時には、サイリスタSがオンになって、第 1のリレーRy1 と第2のリレーRy2 との直列回路に通電されることになる。 ここにおいて、トランジスタQ1 のベースには切換手段としてのダイオードD1 のアノードが接続され、ダイオードD1 のカソードはサイリスタSのアノードに 接続されている。したがって、サイリスタSがオンになれば、トランジスタQ1 のベース電流が引き込まれてトランジスタQ1 はオフになる。また、従来必要で あったエミッタ抵抗は限時回路1によって代用されている。すなわち、第2のリ レーRy2 と限時回路1とは同インピーダンスに設定される。以上のようにして サイリスタSがオンになった後は、サイリスタSには第1のリレーRy1 および 第2のリレーRy2 を通して電流が流れ続けるから、オン状態が自己保持される のであって、トランジスタQ1 がオフなって限時回路1への通電が停止するにも かかわらず、オン状態が維持される。ここに、第1のリレーRy1 と第2のリレ ーRy2 とは同インピーダンスに設定しておくのが望ましい。
【0009】 以上のような構成によって、限時回路1の限時中には、第1のリレーRy1 と 限時回路1とにのみ電流が流れるのであり、また、限時終了後には、第1のリレ ーRy1 と第2のリレーRy2 とにのみ電流が流れるのであって、不要な電流消 費がなくなるのである。その結果、発熱量が減少するとともに、抵抗R0 に電力 定格の小さいものを用いることができ、全体的に小型化することが可能になるの である。また、図10の従来構成に比較すれば、抵抗R1 が削減された分だけ部 品数の削減にもつながっている。
【0010】 上述した実施例では、第1のスイッチ要素をトランジスタQ1 、第2のスイッ チ要素をサイリスタS、切換手段をダイオードD1 によって構成しているが、ラ ッチングリレーなどの組み合わせによっても同等の動作を実現することが可能で ある。また、リレーRy1 ,Ry2 としては、電磁リレーのほか、サーマルリレ ーやフォトリレーなどでも同様の技術思想が適用できるものである。
【0011】 ところで、この種のタイマリレーを他のリレーなどと組み合わせてリレーシー ケンス回路などを構成することが考えられる。たとえば、図7(a)に示すよう な回路を構成すれば、図7(b)のような動作が可能になり、図8(a)に示す ような回路を構成すれば、図8(b)のような動作が可能になる。図7(a)の 回路では、スイッチAをオンにすると、リレーRに通電され接点rがオンになっ て自己保持されるとともにタイマリレーTが限時動作を開始し、タイマリレーT に設定された一定時間T1 が経過すると、接点tをオンにして負荷Lへの通電を 開始し、その後、スイッチBをオフにすると、リレーRへの通電が停止して接点 rがオフになり、タイマリレーの接点tおよび負荷Lがオフになるのである。す なわち、オンディレイ動作を行うのである。一方、図8(a)の回路では、スイ ッチAをオンにすると、リレーRに通電され接点rがオンになって自己保持され 、タイマリレーTが限時動作を開始するとともに負荷Lに通電され、その後、タ イマリレーTに設定された一定時間T1 が経過すると、接点tをオフにしてリレ ーRおよび負荷Lへの通電を停止するのである。すなわち、オフディレイ動作を 行うのである。
【0012】 ところで、これらの回路では、図7(a)、図8(a)に括弧付きの数字で示 すような端子の接続関係が設定される。すなわち、リレーRとタイマリレーTと は、図7(c)や図8(c)のように接続線X1 ,X2 ,X3 ,X4 を用いて接 続される。図7(a)および図8(a)では、図7(c)および図8(c)の対 応する接続線X1 ,X2 ,X3 ,X4 を太線で示している。これらの接続線X1 ,X2 ,X3 ,X4 の結線には、リード線を用いたり、同一の梱包内に付属品と して提供されている図9に示すような形状の短絡板12を用いたりするのが普通 である。しかしながら、リード線を用いると多数のリード線が雑然と配置されて 結線関係が分かりにくいという問題が生じ、また、付属品として提供されている 短絡板12を用いれば結線関係は分かりやすいが、短絡板12を紛失しやすいと いう問題がある。
【0013】 そこで、図2に示すように、リレーRやタイマリレーTの端子部において、電 源端子、コモン接点端子、常開接点端子、常閉接点端子には、端子ねじ11を短 絡板12に挿通して短絡板12を保持するようにする。すなわち、図3に示すよ うに、短絡板12を矩形状に形成して、一端部に貫通孔12aを形成するととも に、他端部に側縁に開放された切欠孔12bを形成し、端子ねじ11を貫通孔1 2aに挿通することによって、端子ねじ11に取り付けた座金13と、器体10 に固定された端子金具14との間に、短絡板12の一端部を挟持するのである。 この構成では、短絡板12は、端子ねじ11に保持されて紛失が防止され、しか も、端子ねじ11を中心として回動自在になるから、図3(b)に示すように、 短絡板12の切欠孔12bに隣接する機器の端子ねじ11を通すことによって、 両機器の間の電気的接続を行うことができる。器体10における端子台の側壁1 0aには、図4に示すように、端縁に開放されたスリット10bが形成され、ス リット10bを通して短絡板12を器体10の側方に突出させることができるよ うにしてある。したがって、隣接する機器の端子台との電気的接続が不要であれ ば、図2に実線で示すように、短絡板12を器体10の側方に突出しない位置に 回転させておき、隣接する機器の端子台との電気的接続が必要であれば、図2に 二点鎖線で示すように、短絡板12を器体10の側方に突出させるようにすれば よい。短絡板12を器体10の側方に突出させれば、切欠孔12bに隣接する機 器の端子ねじ11を通して、図5に示すように、端子ねじ11の間の電気的接続 を行うことができるのである。ここにおいて、スリット10bに代えて、図6に 示すように、透孔10cを形成してもよい。ただし、この場合には、短絡板12 を端子ねじ11から一旦抜き取ることが必要になる。
【0014】
本考案は上述のように、電源の通電開始と同時に第1のスイッチ要素がオンに なって第1のリレーおよび限時回路に通電されるのであって、限時回路は電源の 通電開始時から限時動作を行うことになる。このとき、従来構成では必要であっ た抵抗が省略できるから、限時中の無駄な電力消費がなくなるのである。一方、 限時回路の限時終了後には、第2のスイッチ要素がオンになるのであって、第1 のリレーと第2のリレーとに通電されることになる。また、このときに、第1の スイッチ要素は切換手段によってオフになるから、限時回路への給電が停止して 限時回路から制御信号が出力されなくなるが、第2のスイッチ要素は、自己保持 型であるから、限時回路の限時終了時に発生した制御信号によって一度オンにな れば、第2のスイッチ要素のオン状態はその後も維持される。すなわち、限時終 了後は限時回路に通電されなくなり、限時終了後の無駄な電力消費がなくなると いう効果を奏するのである。
【図1】実施例を示す回路図である。
【図2】実施例の端子部を示す平面図である。
【図3】実施例を示し、(a)は短絡板を端子ねじに取
り付ける状態を示す分解斜視図、(b)は短絡板が他の
端子ねじに結合する状態を示す分解斜視図である。
り付ける状態を示す分解斜視図、(b)は短絡板が他の
端子ねじに結合する状態を示す分解斜視図である。
【図4】実施例の器体の要部斜視図である。
【図5】実施例において短絡板を用いた接続状態を示す
要部正面図である。
要部正面図である。
【図6】実施例の器体の他の形状を示す要部斜視図であ
る。
る。
【図7】実施例の使用例を示し、(a)は回路図、
(b)は動作説明図、(c)は接続例を示す説明図であ
る。
(b)は動作説明図、(c)は接続例を示す説明図であ
る。
【図8】実施例の他の使用例を示し、(a)は回路図、
(b)は動作説明図、(c)は接続例を示す説明図であ
る。
(b)は動作説明図、(c)は接続例を示す説明図であ
る。
【図9】実施例との比較例になる短絡板を示す斜視図で
ある。
ある。
【図10】従来例を示す回路図である。
1 限時回路 D1 ダイオード Q1 トランジスタ Ry1 リレー Ry2 リレー S サイリスタ
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 電源の通電開始と同時に通電される第1
のリレーと、電源の通電開始から一定時間の限時を行う
限時回路と、限時回路の限時終了時から通電される第2
のリレーとを備えたタイマリレーにおいて、第1のリレ
ーは、一端が電源の一端に接続され、他端が通電開始時
にオンになる第1のスイッチ要素と限時回路との直列回
路を介して電源の他端に接続され、第1のスイッチ要素
と限時回路との直列回路には、第2のリレーと限時回路
の限時終了時にオンになる第2のスイッチ要素との直列
回路が並列接続され、限時回路は第2のリレーとインピ
ーダンスが等しく設定され、第1のスイッチ要素には、
第2のスイッチ要素がオンになると第1のスイッチ要素
をオフにする切換手段が設けられ、第2のスイッチ要素
は、限時回路の限時終了時に出力される制御信号によっ
てオン状態をラッチする自己保持型のスイッチ要素であ
ることを特徴とするタイマリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5821091U JPH0511276U (ja) | 1991-07-25 | 1991-07-25 | タイマリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5821091U JPH0511276U (ja) | 1991-07-25 | 1991-07-25 | タイマリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511276U true JPH0511276U (ja) | 1993-02-12 |
Family
ID=13077688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5821091U Withdrawn JPH0511276U (ja) | 1991-07-25 | 1991-07-25 | タイマリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511276U (ja) |
-
1991
- 1991-07-25 JP JP5821091U patent/JPH0511276U/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894398A (en) | Solenoid operated remote resetting device with a protective activation circuit | |
| JPS61185093A (ja) | 交直両用モータの可変速度制御装置 | |
| JPH0311793Y2 (ja) | ||
| JPS5856544U (ja) | 電源装置の突入電流制限回路 | |
| JP2994380B1 (ja) | 直流電源回路 | |
| RU1788604C (ru) | Устройство дл питани подогревател катода | |
| JP3023198B2 (ja) | 磁気制御型スイッチング電源装置 | |
| KR870001301Y1 (ko) | 전원전압절환회로 | |
| JPS5816101Y2 (ja) | 遅延リレ−回路 | |
| JP3906495B2 (ja) | タイマ装置 | |
| JPH0119594Y2 (ja) | ||
| JPS5833793B2 (ja) | トランジスタインバ−タのトランジスタ駆動装置 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPH087461Y2 (ja) | 負荷制御回路 | |
| JPS6089027A (ja) | スイツチング装置 | |
| JP2539699Y2 (ja) | 交流入力電源盤の突入電流抑圧方式 | |
| KR950003488Y1 (ko) | 돌입 전류(Inrush current)제한회로 | |
| JPS6321191Y2 (ja) | ||
| RU2024982C1 (ru) | Устройство для бездуговой коммутации цепей постоянного и переменного тока | |
| JPS5929406Y2 (ja) | 本質安全タイマ−回路 | |
| JPS63107458A (ja) | スイツチング電源 | |
| JPS5997637A (ja) | 電気掃除機のリモコン回路 | |
| JPH0470872B2 (ja) | ||
| JPH075240U (ja) | リレー駆動回路 | |
| JPS5994321A (ja) | 突入電流低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19951102 |