JPH05113902A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH05113902A JPH05113902A JP3302606A JP30260691A JPH05113902A JP H05113902 A JPH05113902 A JP H05113902A JP 3302606 A JP3302606 A JP 3302606A JP 30260691 A JP30260691 A JP 30260691A JP H05113902 A JPH05113902 A JP H05113902A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- return address
- rta
- stack
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 claims abstract description 18
- 101150033666 RTA1 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 スタックファイルのアドレス及びスタックポ
インタのトレース情報を提供しマイクロプログラムのバ
グの原因追求を容易にするマイクロプログラム制御装置
を提供する。 【構成】 マイクロプログラム６のリターンアドレスを
格納するスタックファイル１、スタックファイルのスタ
ックポインタ２、マイクロプログラムシーケンス制御部
３、リターンアドレスとスタックポインタを格納するト
レーサメモリ４とから構成される。
インタのトレース情報を提供しマイクロプログラムのバ
グの原因追求を容易にするマイクロプログラム制御装置
を提供する。 【構成】 マイクロプログラム６のリターンアドレスを
格納するスタックファイル１、スタックファイルのスタ
ックポインタ２、マイクロプログラムシーケンス制御部
３、リターンアドレスとスタックポインタを格納するト
レーサメモリ４とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプログラム制
御装置のマイクロプログラムアドレスのリターンアドレ
スのトレースに関する。
御装置のマイクロプログラムアドレスのリターンアドレ
スのトレースに関する。
【０００２】
【従来の技術】従来のマイクロプログラム制御装置のマ
イクロアドレスのトレース情報は、マイクロアドレスを
全てトレースするやり方が広くとられてきた。
イクロアドレスのトレース情報は、マイクロアドレスを
全てトレースするやり方が広くとられてきた。
【０００３】
【発明が解決しようとする課題】このような方式では、
マイクロプログラムの流れを捉えるにはトレースメモリ
の容量を大きくしなければ、マイクロプログラムのフロ
ーを追えないと云う問題点があった。特にサブルーチン
をコールし、リターンすると云う方式が一般によく使わ
れているが、マイクロプログラムの評価時マイクロプロ
グラムのミスのためマイクロプログラムが暴走してしま
うことがおきたりするが、このときリターンアドレスの
スタックファイル（ＲＴＡ）のスタックポインタ及びリ
ターンアドレスのプシュー、ポップアップの流れが捉え
られないと、ミスの原因追求に時間を要するという問題
が発生していた。本発明の目的はこのような問題点を除
去するべく、ＲＴＡのアドレス及びスタックポインタの
トレース情報を提供しマイクロプログラムのバグの原因
追求を容易にするマイクロプログラム制御装置を提供す
ることにある。
マイクロプログラムの流れを捉えるにはトレースメモリ
の容量を大きくしなければ、マイクロプログラムのフロ
ーを追えないと云う問題点があった。特にサブルーチン
をコールし、リターンすると云う方式が一般によく使わ
れているが、マイクロプログラムの評価時マイクロプロ
グラムのミスのためマイクロプログラムが暴走してしま
うことがおきたりするが、このときリターンアドレスの
スタックファイル（ＲＴＡ）のスタックポインタ及びリ
ターンアドレスのプシュー、ポップアップの流れが捉え
られないと、ミスの原因追求に時間を要するという問題
が発生していた。本発明の目的はこのような問題点を除
去するべく、ＲＴＡのアドレス及びスタックポインタの
トレース情報を提供しマイクロプログラムのバグの原因
追求を容易にするマイクロプログラム制御装置を提供す
ることにある。
【０００４】
【課題を解決するための手段】本発明の第１はマイクロ
プログラムのリターンアドレスを格納するスタックファ
イル（ＲＴＡ）と、該スタックファイルのスタックポイ
ンタ（ＳＴＰ）と、マイクロプログラムシーケンス制御
部（ＳＥＱ）と、該ＲＴＡにサブルーチンコールにおけ
るリターンアドレスを格納するのと同時にリターンアド
レスとスタックポインタを格納するトレーサメモリ（Ｔ
ＲＣ）とを備えるマイクロプログラム制御装置である。
プログラムのリターンアドレスを格納するスタックファ
イル（ＲＴＡ）と、該スタックファイルのスタックポイ
ンタ（ＳＴＰ）と、マイクロプログラムシーケンス制御
部（ＳＥＱ）と、該ＲＴＡにサブルーチンコールにおけ
るリターンアドレスを格納するのと同時にリターンアド
レスとスタックポインタを格納するトレーサメモリ（Ｔ
ＲＣ）とを備えるマイクロプログラム制御装置である。
【０００５】又、本発明の第２はマイクロプログラム制
御方式のマイクロプログラム制御装置において、マイク
ロプログラムのリターンアドレスを格納するスタックフ
ァイル（ＲＴＡ）と、該スタックファイルのスタックポ
インタ（ＳＴＰ）と、マイクロプログラムシーケンス制
御部（ＳＥＱ）と、該ＲＴＡにリターンアドレスを格納
するか又はＲＴＡよりリターンアドレスを読み出す（ポ
ップアップ）すると同時にリターンアドレスとスタック
ポインタを格納するトレーサメモリ（ＴＲＣ）とを備え
るマイクロプログラム制御装置である。
御方式のマイクロプログラム制御装置において、マイク
ロプログラムのリターンアドレスを格納するスタックフ
ァイル（ＲＴＡ）と、該スタックファイルのスタックポ
インタ（ＳＴＰ）と、マイクロプログラムシーケンス制
御部（ＳＥＱ）と、該ＲＴＡにリターンアドレスを格納
するか又はＲＴＡよりリターンアドレスを読み出す（ポ
ップアップ）すると同時にリターンアドレスとスタック
ポインタを格納するトレーサメモリ（ＴＲＣ）とを備え
るマイクロプログラム制御装置である。
【０００６】
【実施例】次に本発明について図を参照して説明する。
図１において、マイクロプログラムのリターンアドレス
を格納するスタックファイル（ＲＴＡ）１は、サブルー
チンコール時マイクロプログラムアドレス（ＭＡ）６を
ＲＴＡに格納（プシュダウン）し、リターン（ポップア
ップ）する時ＲＴＡよりリターンアドレスをポップアッ
プし、シーケンス制御部（ＳＥＱ）３に入力する。
図１において、マイクロプログラムのリターンアドレス
を格納するスタックファイル（ＲＴＡ）１は、サブルー
チンコール時マイクロプログラムアドレス（ＭＡ）６を
ＲＴＡに格納（プシュダウン）し、リターン（ポップア
ップ）する時ＲＴＡよりリターンアドレスをポップアッ
プし、シーケンス制御部（ＳＥＱ）３に入力する。
【０００７】ＳＥＱ３はマイクロプログラムアドレスを
生成する手段でマイクロプロセッサ（ＰＣ）５、ＲＴＡ
１、マルチプレクサ（ＭＰＸ）に接続される。スタック
ポインタ（ＳＴＰ）２はＲＴＡのポインタの生成手段で
ある。トレーサ（ＴＲＣ）４はＲＴＡ出力とマイクロプ
ログラムアドレスとを切替えるマルチプレクサ（ＭＰ
Ｘ）出力とＳＴＰ出力を入力としＲＴＡ１のプシュダウ
ン時ＭＰＸはＭＡを選択し、ポップアップ時ＲＴＡ出力
を選択する。トレーサ（ＴＲＣ）４はプシュダウン又は
ポップアップ時ＭＰＸ出力及びＳＴＰ出力を取り込みＴ
ＲＣに格納する。ＴＲＣ出力はマイクロプロセッサ（Ｐ
Ｃ）へ接続され、ＰＣからＴＲＣの内容を読み出すこと
ができる。
生成する手段でマイクロプロセッサ（ＰＣ）５、ＲＴＡ
１、マルチプレクサ（ＭＰＸ）に接続される。スタック
ポインタ（ＳＴＰ）２はＲＴＡのポインタの生成手段で
ある。トレーサ（ＴＲＣ）４はＲＴＡ出力とマイクロプ
ログラムアドレスとを切替えるマルチプレクサ（ＭＰ
Ｘ）出力とＳＴＰ出力を入力としＲＴＡ１のプシュダウ
ン時ＭＰＸはＭＡを選択し、ポップアップ時ＲＴＡ出力
を選択する。トレーサ（ＴＲＣ）４はプシュダウン又は
ポップアップ時ＭＰＸ出力及びＳＴＰ出力を取り込みＴ
ＲＣに格納する。ＴＲＣ出力はマイクロプロセッサ（Ｐ
Ｃ）へ接続され、ＰＣからＴＲＣの内容を読み出すこと
ができる。
【０００８】マイクロプログラムのサブルーチンをコー
ルする際の動作について説明する。マイクロプロセッサ
（ＰＣ）５がサブルーチンコールを実行するとマイクロ
プログラムアドレス（ＭＡ）６はプシュダウンされＲＴ
Ａ１に格納される。さらにＳＴＰ出力とともにＴＲＣ４
にも格納される。リターン実行時は、ＲＴＡ１からポッ
プアップされたリターンアドレスがシーケンス制御部Ｓ
ＥＱ３に入力されるとＲＴＡ出力とＳＴＰ出力がＴＲＣ
４に格納される。マイクロプロセッサ（ＰＣ）５はトレ
ーサ（ＴＲＣ）４の内容を読み出しトレース情報を取り
出す事ができる。マイクロプロセッサはトレーサのトレ
ース開始及びトレースの停止の制御を行う。
ルする際の動作について説明する。マイクロプロセッサ
（ＰＣ）５がサブルーチンコールを実行するとマイクロ
プログラムアドレス（ＭＡ）６はプシュダウンされＲＴ
Ａ１に格納される。さらにＳＴＰ出力とともにＴＲＣ４
にも格納される。リターン実行時は、ＲＴＡ１からポッ
プアップされたリターンアドレスがシーケンス制御部Ｓ
ＥＱ３に入力されるとＲＴＡ出力とＳＴＰ出力がＴＲＣ
４に格納される。マイクロプロセッサ（ＰＣ）５はトレ
ーサ（ＴＲＣ）４の内容を読み出しトレース情報を取り
出す事ができる。マイクロプロセッサはトレーサのトレ
ース開始及びトレースの停止の制御を行う。
【０００９】ＳＥＱはマイクロプロセッサに制御されマ
イクロプログラムアドレスを生成するとともにＲＴＡに
入力されている。
イクロプログラムアドレスを生成するとともにＲＴＡに
入力されている。
【００１０】
【発明の効果】以上説明したように本発明は、ＲＴＡへ
リターンアドレスのプシュダウン又はポップアップされ
たマイクロプログラムアドレスをトレースメモリに格納
する事によりサブルーチンのコール／リターンの状況を
正確に把握できる事によりマイクロプログラムの評価に
おいて問題点を迅速に究明できるだけでなくスタックポ
インタのトレースをも同時にチェックできる事によりマ
イクロプログラムのサブルーチンのコール／リターンの
ミスを即時に判断できるだけでなく、マイクロプログラ
ムのフローをトレースメモリの容量を増やさずともフロ
ーを把握できるという効果を有する。
リターンアドレスのプシュダウン又はポップアップされ
たマイクロプログラムアドレスをトレースメモリに格納
する事によりサブルーチンのコール／リターンの状況を
正確に把握できる事によりマイクロプログラムの評価に
おいて問題点を迅速に究明できるだけでなくスタックポ
インタのトレースをも同時にチェックできる事によりマ
イクロプログラムのサブルーチンのコール／リターンの
ミスを即時に判断できるだけでなく、マイクロプログラ
ムのフローをトレースメモリの容量を増やさずともフロ
ーを把握できるという効果を有する。
【図１】本発明のブロック図
１ スタックファイル（ＲＴＡ） ２ スタックポインタ（ＳＴＰ） ３ マイクロプログラムシーケンス制御部（ＳＥＱ） ４ トレーサ（ＴＲＣ） ５ マイクロプロセッサ（ＰＣ） ６ マイクロプログラムアドレス（ＭＡ）
Claims (2)
- 【請求項１】 マイクロプログラムのリターンアドレス
を格納するスタックファイル（ＲＴＡ）と、該スタック
ファイルのスタックポインタ（ＳＴＰ）と、マイクロプ
ログラムシーケンス制御部（ＳＥＱ）と、該ＲＴＡにサ
ブルーチンコールにおけるリターンアドレスを格納する
のと同時にリターンアドレスとスタックポインタを格納
するトレーサメモリ（ＴＲＣ）とを備えるマイクロプロ
グラム制御装置。 - 【請求項２】 マイクロプログラム制御方式のマイクロ
プログラム制御装置において、マイクロプログラムのリ
ターンアドレスを格納するスタックファイル（ＲＴＡ）
と、該スタックファイルのスタックポインタ（ＳＴＰ）
と、マイクロプログラムシーケンス制御部（ＳＥＱ）
と、該ＲＴＡにリターンアドレスを格納するか又はＲＴ
Ａよりリターンアドレスを読み出す（ポップアップ）す
ると同時にリターンアドレスとスタックポインタを格納
するトレーサメモリ（ＴＲＣ）とを備えるマイクロプロ
グラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302606A JPH05113902A (ja) | 1991-10-23 | 1991-10-23 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302606A JPH05113902A (ja) | 1991-10-23 | 1991-10-23 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05113902A true JPH05113902A (ja) | 1993-05-07 |
Family
ID=17911011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302606A Pending JPH05113902A (ja) | 1991-10-23 | 1991-10-23 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05113902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07141222A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | サブルーチンの履歴をトレースするデータ処理装置 |
| JPH11203166A (ja) * | 1998-01-19 | 1999-07-30 | Nec Corp | スタックポインタトレース装置、スタックポインタトレース方法及び記録媒体 |
-
1991
- 1991-10-23 JP JP3302606A patent/JPH05113902A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07141222A (ja) * | 1993-11-17 | 1995-06-02 | Nec Corp | サブルーチンの履歴をトレースするデータ処理装置 |
| JPH11203166A (ja) * | 1998-01-19 | 1999-07-30 | Nec Corp | スタックポインタトレース装置、スタックポインタトレース方法及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
| KR930002935A (ko) | 정보 처리 장치 | |
| JPH05113902A (ja) | マイクロプログラム制御装置 | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPS5953942A (ja) | マイクロプログラム制御方式 | |
| JPH0652013A (ja) | トレース回路 | |
| KR890002758A (ko) | 데이타 처리시스템 | |
| JPH01201741A (ja) | トレース回路 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPS5960657A (ja) | 実行パス解析装置 | |
| JPH05165672A (ja) | プロセッサ | |
| JP3235316B2 (ja) | Ｉｃテスタのパターン制御方法 | |
| JPS6125172B2 (ja) | ||
| CN118672813A (zh) | 车辆控制器程序异常监控方法、电子设备、装置及存储介质 | |
| JPH01287486A (ja) | テストパターンプログラム生成装置 | |
| JPH01177644A (ja) | デバック装置 | |
| JPH0335696B2 (ja) | ||
| JPH05181702A (ja) | ソフトデバッガ | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPH03282835A (ja) | トランザクショントレース情報採取方式 | |
| JPH0573347A (ja) | エミユレーシヨン装置 | |
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH04140852A (ja) | 情報処理装置の診断方式 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPS5783851A (en) | Condition code generating system |