JPH05114602A - 横型バイポーラトランジスタ - Google Patents
横型バイポーラトランジスタInfo
- Publication number
- JPH05114602A JPH05114602A JP3274398A JP27439891A JPH05114602A JP H05114602 A JPH05114602 A JP H05114602A JP 3274398 A JP3274398 A JP 3274398A JP 27439891 A JP27439891 A JP 27439891A JP H05114602 A JPH05114602 A JP H05114602A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- wide gap
- bipolar transistor
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 横型バイポーラトランジスタに関し，少数キ
ャリアのベース電極への流入を防ぎ，ベース輸送効率が
高く電流利得を大きくすることを目的とする。 【構成】 ベース領域３とベース電極６との間にベース
領域３の禁制帯幅よりも大きな禁制帯幅を有する第一導
電型の半導体からなるワイドギャップ層９を設けてなる
ことを特徴として構成する。
ャリアのベース電極への流入を防ぎ，ベース輸送効率が
高く電流利得を大きくすることを目的とする。 【構成】 ベース領域３とベース電極６との間にベース
領域３の禁制帯幅よりも大きな禁制帯幅を有する第一導
電型の半導体からなるワイドギャップ層９を設けてなる
ことを特徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明はベース到達率の大きな横
型バイポーラトランジスタの構造に関する。横型バイポ
ーラトランジスタは，平面的に形成されることからＭＯ
Ｓトランジスタと製造面での適合性が良く，高速性と集
積度の両立を目指す所謂バイポーラ・ＭＯＳ集積回路の
素子として注目されている。
型バイポーラトランジスタの構造に関する。横型バイポ
ーラトランジスタは，平面的に形成されることからＭＯ
Ｓトランジスタと製造面での適合性が良く，高速性と集
積度の両立を目指す所謂バイポーラ・ＭＯＳ集積回路の
素子として注目されている。
【０００２】しかし，横型バイポーラトランジスタでは
接合が電極又は半導体表面に近接することからキャリア
の漏洩を生じ，優れた高周波特性を有する横型バイポー
ラトランジスタの製造は必ずしも容易ではない。
接合が電極又は半導体表面に近接することからキャリア
の漏洩を生じ，優れた高周波特性を有する横型バイポー
ラトランジスタの製造は必ずしも容易ではない。
【０００３】このため，キャリアの表面での流出を防止
した高いベース輸送効率を有する横型バイポーラトラン
ジスタが必要とされている。
した高いベース輸送効率を有する横型バイポーラトラン
ジスタが必要とされている。
【０００４】
【従来の技術】図１（ａ）は従来の横型バイポーラトラ
ンジスタの構成を表している。従来の横型バイポーラト
ランジスタは，図１を参照して，ベース抵抗を低減して
高周波特性を改善するために，ベース領域３の表面に直
接べース電極６が設けられていた。
ンジスタの構成を表している。従来の横型バイポーラト
ランジスタは，図１を参照して，ベース抵抗を低減して
高周波特性を改善するために，ベース領域３の表面に直
接べース電極６が設けられていた。
【０００５】しかし，エミッタ領域２からベース領域３
に注入された少数キャリアは，ベース領域３を拡散して
コレクタ領域４に到達する他，ベース領域３の表面近く
に注入された少数キャリアは拡散して表面に設けられた
ベース電極６に到達し，ベース電流を生じさせる結果，
トランジスタのベース輸送効率を低下する。
に注入された少数キャリアは，ベース領域３を拡散して
コレクタ領域４に到達する他，ベース領域３の表面近く
に注入された少数キャリアは拡散して表面に設けられた
ベース電極６に到達し，ベース電流を生じさせる結果，
トランジスタのベース輸送効率を低下する。
【０００６】このため，従来の横型バイポーラトランジ
スタの構造では電流利得を大きくすることは困難であっ
た。
スタの構造では電流利得を大きくすることは困難であっ
た。
【０００７】
【発明が解決しようとする課題】上述の様に，ベース領
域表面に直接ベース電極を設ける従来の横型バイポーラ
トランジスタでは，ベース領域に注入された少数キャリ
アがベース電極に拡散して吸収されるため，ベース輸送
効率が低く電流利得が小さいという問題があった。
域表面に直接ベース電極を設ける従来の横型バイポーラ
トランジスタでは，ベース領域に注入された少数キャリ
アがベース電極に拡散して吸収されるため，ベース輸送
効率が低く電流利得が小さいという問題があった。
【０００８】本発明は，ベース電極のオーミック接続を
少数キャリアの拡散に対して障壁となるヘテロ接合を介
して接続することで，ベース領域に注入された少数キャ
リアのベース電極への流入を防ぎ，ベース輸送効率が高
く電流利得の大きい横型バイポーラトランジスタを提供
することを目的とする。
少数キャリアの拡散に対して障壁となるヘテロ接合を介
して接続することで，ベース領域に注入された少数キャ
リアのベース電極への流入を防ぎ，ベース輸送効率が高
く電流利得の大きい横型バイポーラトランジスタを提供
することを目的とする。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図であり，図１（ａ）及び（ｂ）はそれぞれ従来の及び
本発明にかかる横型バイポーラトランジスタの断面を，
図１（ｃ）は図１（ｂ）中のＡＢ間のエネルギーバンド
構造を表している。
図であり，図１（ａ）及び（ｂ）はそれぞれ従来の及び
本発明にかかる横型バイポーラトランジスタの断面を，
図１（ｃ）は図１（ｂ）中のＡＢ間のエネルギーバンド
構造を表している。
【００１０】上記課題を解決するために，図１を参照し
て，本発明の第一の構成は，半導体１表面に設けられた
第一導電型のベース領域３と，該ベース領域３を挟み該
ベース領域３に接して該半導体１表面に設けられた第二
導電型のエミッタ領域２及びコレクタ領域４と，該半導
体１表面上に設けられ該ベース領域３，該エミッタ領域
２及び該コレクタ領域４にそれぞれ接続するベース電極
６，エミッタ電極７及びコレクタ電極５とを有する横型
バイポーラトランジスタにおいて，該ベース領域３と該
ベース電極６との間に該ベース領域３の禁制帯幅よりも
大きな禁制帯幅を有する第一導電型の半導体からなるワ
イドギャップ層９を設けてなることを特徴として構成
し，及び，第二の構成は，第一の構成の横型バイポーラ
トランジスタであって，該ベース領域３はシリコンから
なり，該ワイドギャップ層９はシリコン及び炭素の化合
物からなることを特徴として構成する。
て，本発明の第一の構成は，半導体１表面に設けられた
第一導電型のベース領域３と，該ベース領域３を挟み該
ベース領域３に接して該半導体１表面に設けられた第二
導電型のエミッタ領域２及びコレクタ領域４と，該半導
体１表面上に設けられ該ベース領域３，該エミッタ領域
２及び該コレクタ領域４にそれぞれ接続するベース電極
６，エミッタ電極７及びコレクタ電極５とを有する横型
バイポーラトランジスタにおいて，該ベース領域３と該
ベース電極６との間に該ベース領域３の禁制帯幅よりも
大きな禁制帯幅を有する第一導電型の半導体からなるワ
イドギャップ層９を設けてなることを特徴として構成
し，及び，第二の構成は，第一の構成の横型バイポーラ
トランジスタであって，該ベース領域３はシリコンから
なり，該ワイドギャップ層９はシリコン及び炭素の化合
物からなることを特徴として構成する。
【００１１】
【作用】本発明の構成では，図１を参照して，ベース領
域３の表面にワイドギャップ層９を挟んでベース電極６
が設けられている。
域３の表面にワイドギャップ層９を挟んでベース電極６
が設けられている。
【００１２】ワイドギャップ層９はベース領域よりも禁
制帯幅の広い半導体からなり，かつベース領域３と同じ
導電型を有している。従って，エミッタ領域２からベー
ス領域３を経てワイドギャップ層９に至るエネルギーバ
ンド構造は，図１（ｃ）に示す如く，エミッタ・ベース
間のｐｎ接合の他に，ベース・ワイドギャップ層間のヘ
テロ接合に基づく空乏領域が生ずる。
制帯幅の広い半導体からなり，かつベース領域３と同じ
導電型を有している。従って，エミッタ領域２からベー
ス領域３を経てワイドギャップ層９に至るエネルギーバ
ンド構造は，図１（ｃ）に示す如く，エミッタ・ベース
間のｐｎ接合の他に，ベース・ワイドギャップ層間のヘ
テロ接合に基づく空乏領域が生ずる。
【００１３】このとき，ベース領域とワイドギャップ層
とは同一導電型であることから，ベース領域の少数キャ
リアに対してベース・ワイドギャップ層間の空乏領域は
拡散の障壁として作用する。例えば，ｎｐｎトランジス
タについては，図１（ｃ）に示すように，伝導帯の最低
エネルギーＥC はワイドギャップ層で大きくなり，ベー
ス・ワイドギャップ層間の空乏領域はｐ型のベース領域
の少数キャリアである電子に対して拡散の障壁となる。
とは同一導電型であることから，ベース領域の少数キャ
リアに対してベース・ワイドギャップ層間の空乏領域は
拡散の障壁として作用する。例えば，ｎｐｎトランジス
タについては，図１（ｃ）に示すように，伝導帯の最低
エネルギーＥC はワイドギャップ層で大きくなり，ベー
ス・ワイドギャップ層間の空乏領域はｐ型のベース領域
の少数キャリアである電子に対して拡散の障壁となる。
【００１４】このため，少数キャリアがベース層３の表
面，即ちワイドギャップ層９の近くにエミッタ領域から
注入された場合でも，注入された少数キャリアは拡散の
障壁があるためワイドギャップ層には僅かの数しか到達
し得ない。即ちベース領域に注入された少数キャリアが
ベース電極へ拡散，流入することを有効に防止できるの
である。
面，即ちワイドギャップ層９の近くにエミッタ領域から
注入された場合でも，注入された少数キャリアは拡散の
障壁があるためワイドギャップ層には僅かの数しか到達
し得ない。即ちベース領域に注入された少数キャリアが
ベース電極へ拡散，流入することを有効に防止できるの
である。
【００１５】かかる効果は，ワイドギャップ層とベース
領域との禁制帯幅の差がΔＥであるとき，ワイドギャッ
プ層がない場合と較べて拡散電流をｅｘｐ（−ΔＥ／ｋ
Ｔ）倍にする。これはΔＥが０．１ｅＶのときベース領
域からベース電極への拡散電流を従来の１／５０にする
という効果を奏する。
領域との禁制帯幅の差がΔＥであるとき，ワイドギャッ
プ層がない場合と較べて拡散電流をｅｘｐ（−ΔＥ／ｋ
Ｔ）倍にする。これはΔＥが０．１ｅＶのときベース領
域からベース電極への拡散電流を従来の１／５０にする
という効果を奏する。
【００１６】従って，ベース領域の少数キャリアはベー
ス電極に吸収されることなく拡散してコレクター領域に
流入するから，ベース輸送効率が高くなり，電流利得が
大きくなるのである。
ス電極に吸収されることなく拡散してコレクター領域に
流入するから，ベース輸送効率が高くなり，電流利得が
大きくなるのである。
【００１７】なお，本発明はｐｎｐトランジスタについ
ても同様に適用できるのは当然である。ベース領域に最
も多く用いられるシリコンを用いるとき，ワイドギャッ
プ層には例えば炭化珪素を使用できる。炭化珪素は気相
成長により選択的にも堆積でき，これを用いた素子の製
造が容易であり，またシリコン中の拡散長も短いため微
小な素子形成に適している。
ても同様に適用できるのは当然である。ベース領域に最
も多く用いられるシリコンを用いるとき，ワイドギャッ
プ層には例えば炭化珪素を使用できる。炭化珪素は気相
成長により選択的にも堆積でき，これを用いた素子の製
造が容易であり，またシリコン中の拡散長も短いため微
小な素子形成に適している。
【００１８】なお，ワイドギャップ層は化合物半導体の
こともあり，また単結晶，多結晶，さらに非晶質であっ
てもよい。ベース領域もワイドギャップ層より禁制帯幅
の狭い半導体であればシリコン以外の半導体，例えば化
合物半導体であってもよいのは勿論である。
こともあり，また単結晶，多結晶，さらに非晶質であっ
てもよい。ベース領域もワイドギャップ層より禁制帯幅
の狭い半導体であればシリコン以外の半導体，例えば化
合物半導体であってもよいのは勿論である。
【００１９】
【実施例】本発明を実施例を参照して詳細に説明する。
図２は本発明の第一実施例工程図であり，横型バイポー
ラトランジスタの製造工程を断面で表している。
図２は本発明の第一実施例工程図であり，横型バイポー
ラトランジスタの製造工程を断面で表している。
【００２０】先ず，図２（ａ）を参照して，表面に熱酸
化膜が形成されたシリコン基板１０上に厚さ０．１５μ
ｍ，不純物濃度１０17ｃｍ-3のｎ型シリコン単結晶層を
設けたＳＯＩ基板（Silicon on Insulator) に，例えば
酸化膜からなる素子分離帯１１を形成し，単結晶層を素
子分離された半導体１に分離する。
化膜が形成されたシリコン基板１０上に厚さ０．１５μ
ｍ，不純物濃度１０17ｃｍ-3のｎ型シリコン単結晶層を
設けたＳＯＩ基板（Silicon on Insulator) に，例えば
酸化膜からなる素子分離帯１１を形成し，単結晶層を素
子分離された半導体１に分離する。
【００２１】次いで，図２（ｂ）を参照して，厚さ２０
０ｎｍの酸化膜１２を堆積した後，エミッタ，ベース及
びコレクタ領域を覆い，分離帯１１との間に２箇所の開
口を有する酸化膜１２のパターンを形成する。次いで，
酸化膜１２パターンをマスクとしてＡｓを注入量１×１
０16ｃｍ-2，加速電圧８０ｋｅＶでイオン注入し，その
後９００℃，３０分の活性化のための熱処理を行い，エ
ミッタ及びコレクタ領域とオーミックコンタクトをとる
ためのＡｓの高濃度領域１３を形成する。
０ｎｍの酸化膜１２を堆積した後，エミッタ，ベース及
びコレクタ領域を覆い，分離帯１１との間に２箇所の開
口を有する酸化膜１２のパターンを形成する。次いで，
酸化膜１２パターンをマスクとしてＡｓを注入量１×１
０16ｃｍ-2，加速電圧８０ｋｅＶでイオン注入し，その
後９００℃，３０分の活性化のための熱処理を行い，エ
ミッタ及びコレクタ領域とオーミックコンタクトをとる
ためのＡｓの高濃度領域１３を形成する。
【００２２】次いで，図２（ｃ）を参照して，酸化膜１
２を除去して，再び厚さ例えば２００ｎｍの酸化膜１４
を堆積し，ベース領域上の領域に窓１５を開口する。次
いで，窓１５を通してＢを注入量１×１０13ｃｍ-2，加
速電圧２５ｋｅＶでイオン注入し，その後９００℃，３
０分の活性化のための熱処理を行い，ベース領域３を形
成する。このとき，ベース領域３により分断されたｎ型
半導体１は，そのままエミッタ領域２及びコレクタ領域
４として用いることができる。
２を除去して，再び厚さ例えば２００ｎｍの酸化膜１４
を堆積し，ベース領域上の領域に窓１５を開口する。次
いで，窓１５を通してＢを注入量１×１０13ｃｍ-2，加
速電圧２５ｋｅＶでイオン注入し，その後９００℃，３
０分の活性化のための熱処理を行い，ベース領域３を形
成する。このとき，ベース領域３により分断されたｎ型
半導体１は，そのままエミッタ領域２及びコレクタ領域
４として用いることができる。
【００２３】次いで，図２（ｄ）を参照して，ｐ型のＳ
ｉＣをワイドギャップ層９として例えば厚さ５０ｎｍ堆
積する。ｐ型のＳｉＣは，例えばジボラン（Ｂ
2 Ｈ6 ），ジシラン（Ｓｉ2 Ｈ6 ），アセチレン（Ｃ2
Ｈ2 ）の混合ガスを１０００℃でＣＶＤ（化学気相堆
積）法により堆積することができる。なお，ｎ型のＳｉ
Ｃは，ジボランに代えて例えばホスフィン（ＰＨ3 ）と
することで堆積できる。
ｉＣをワイドギャップ層９として例えば厚さ５０ｎｍ堆
積する。ｐ型のＳｉＣは，例えばジボラン（Ｂ
2 Ｈ6 ），ジシラン（Ｓｉ2 Ｈ6 ），アセチレン（Ｃ2
Ｈ2 ）の混合ガスを１０００℃でＣＶＤ（化学気相堆
積）法により堆積することができる。なお，ｎ型のＳｉ
Ｃは，ジボランに代えて例えばホスフィン（ＰＨ3 ）と
することで堆積できる。
【００２４】次いで，図２（ｅ）を参照して，ワイドギ
ャップ層９をベース電極を形成すべき領域にある部分を
残して他をエッチングにより除去する。次いで，酸化膜
１４に高濃度層１３にオーミック接続するためのコンタ
クトホール１６を開口する。
ャップ層９をベース電極を形成すべき領域にある部分を
残して他をエッチングにより除去する。次いで，酸化膜
１４に高濃度層１３にオーミック接続するためのコンタ
クトホール１６を開口する。
【００２５】次いで，図２（ｆ）を参照して，高濃度層
１３にオーミック接続するエミッタ電極７及びコレクタ
電極５，並びにワイドギャップ層９を覆うベース電極６
を例えばＡｌで形成して，横型バイポーラトランジスタ
を製造する。
１３にオーミック接続するエミッタ電極７及びコレクタ
電極５，並びにワイドギャップ層９を覆うベース電極６
を例えばＡｌで形成して，横型バイポーラトランジスタ
を製造する。
【００２６】本実施例に沿い製造されたトランジスタの
エミッタ接地の電流利得は略２０であり，これは同等に
設計された従来の構造のトランジスタの略２倍である。
図３は本発明の第二実施例工程図であり，横型バイポー
ラトランジスタの製造工程を断面で表している。
エミッタ接地の電流利得は略２０であり，これは同等に
設計された従来の構造のトランジスタの略２倍である。
図３は本発明の第二実施例工程図であり，横型バイポー
ラトランジスタの製造工程を断面で表している。
【００２７】本発明の第二実施例は，ワイドギャップ層
を選択的に堆積した横型バイポーラトランジスタに関す
る。図３（ａ）を参照して，第一実施例と同様にして，
表面に酸化膜を形成したシリコン基板１０上の分離帯１
１で絶縁分離されたｎ型半導体１に，酸化膜１２をマス
クとするイオン注入により高濃度領域１３を形成する。
を選択的に堆積した横型バイポーラトランジスタに関す
る。図３（ａ）を参照して，第一実施例と同様にして，
表面に酸化膜を形成したシリコン基板１０上の分離帯１
１で絶縁分離されたｎ型半導体１に，酸化膜１２をマス
クとするイオン注入により高濃度領域１３を形成する。
【００２８】次いで，図２（ｂ）を参照して，例えば厚
さ２０ｎｍの酸化膜１７を堆積したのち，例えば厚さ６
００ｎｍのレジスト１８を塗布する。次いで，レジスト
１８をマスクとして酸化膜１２のベース領域上に窓１５
を開口し，窓１５を通してＢをイオン注入し，レジスト
を除去後熱処理してベース領域を形成する。
さ２０ｎｍの酸化膜１７を堆積したのち，例えば厚さ６
００ｎｍのレジスト１８を塗布する。次いで，レジスト
１８をマスクとして酸化膜１２のベース領域上に窓１５
を開口し，窓１５を通してＢをイオン注入し，レジスト
を除去後熱処理してベース領域を形成する。
【００２９】次いで，図２（ｃ）を参照して，ワイドギ
ャップ層９，例えばＳｉＣを，酸化膜１２及び酸化膜１
７をマスクとして，ベース領域３表面上に窓１５を埋め
て選択的に堆積する。
ャップ層９，例えばＳｉＣを，酸化膜１２及び酸化膜１
７をマスクとして，ベース領域３表面上に窓１５を埋め
て選択的に堆積する。
【００３０】次いで，エッチングバックにより酸化膜１
７を除去したのち，電極を形成して横型バイポーラトラ
ンジスタを製造する。本実施例は，パターニングの回数
が少ないから，微細な素子を容易に製造することができ
るという効果を奏する。
７を除去したのち，電極を形成して横型バイポーラトラ
ンジスタを製造する。本実施例は，パターニングの回数
が少ないから，微細な素子を容易に製造することができ
るという効果を奏する。
【００３１】
【発明の効果】本発明によれば，ベース電極と接続する
ワイドギャップ層とベース領域との間に禁制帯幅の相違
により少数キャリアのワイドギャップ層への拡散に対す
る障壁を生ずるから，ベース領域に注入された少数キャ
リアのベース電極への流入は防止され，ベース輸送効率
が高く電流利得の大きい横型バイポーラトランジスタを
提供することができ，半導体装置の性能向上に寄与する
ところが大きい。
ワイドギャップ層とベース領域との間に禁制帯幅の相違
により少数キャリアのワイドギャップ層への拡散に対す
る障壁を生ずるから，ベース領域に注入された少数キャ
リアのベース電極への流入は防止され，ベース輸送効率
が高く電流利得の大きい横型バイポーラトランジスタを
提供することができ，半導体装置の性能向上に寄与する
ところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の第一実施例工程図
【図３】 本発明の第二実施例工程図
１ 半導体 ２ エミッタ領域 ３ ベース領域 ４ コレクタ領域 ５ コレクタ電極 ６ ベース電極 ７ エミッタ電極 ８ 絶縁層 ９ ワイドギャップ層 １０ 基板 １１ 分離帯 １２，１４，１７ 酸化膜 １３ 高濃度領域 １５ 窓 １６ コンタクトホール １８ レジスト
Claims (2)
- 【請求項１】 半導体（１）表面に設けられた第一導電
型のベース領域（３）と，該ベース領域（３）を挟み該
ベース領域（３）に接して該半導体（１）表面に設けら
れた第二導電型のエミッタ領域（２）及びコレクタ領域
（４）と，該半導体（１）表面上に設けられ該ベース領
域（３），該エミッタ領域（２）及び該コレクタ領域
（４）にそれぞれ接続するベース電極（６），エミッタ
電極（７）及びコレクタ電極（５）とを有する横型バイ
ポーラトランジスタにおいて， 該ベース領域（３）と該ベース電極（６）との間に該ベ
ース領域（３）の禁制帯幅よりも大きな禁制帯幅を有す
る第一導電型の半導体からなるワイドギャップ層（９）
を設けてなることを特徴とする横型バイポーラトランジ
スタ。 - 【請求項２】 請求項１記載の横型バイポーラトランジ
スタであって， 該ベース領域（３）はシリコンからなり， 該ワイドギャップ層（９）はシリコン及び炭素の化合物
からなることを特徴とする横型バイポーラトランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274398A JPH05114602A (ja) | 1991-10-23 | 1991-10-23 | 横型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274398A JPH05114602A (ja) | 1991-10-23 | 1991-10-23 | 横型バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114602A true JPH05114602A (ja) | 1993-05-07 |
Family
ID=17541114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274398A Withdrawn JPH05114602A (ja) | 1991-10-23 | 1991-10-23 | 横型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056629A1 (en) | 2002-01-03 | 2003-07-10 | Qinetiq Limited | Wide bandgap bipolar transistors |
-
1991
- 1991-10-23 JP JP3274398A patent/JPH05114602A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056629A1 (en) | 2002-01-03 | 2003-07-10 | Qinetiq Limited | Wide bandgap bipolar transistors |
| US6989581B2 (en) | 2002-01-03 | 2006-01-24 | Qinetiq Limited | Wide band gap bipolar transistor with reduced thermal runaway |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US6043552A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0180457B1 (en) | Semiconductor integrated circuit device and method for producing same | |
| US4780426A (en) | Method for manufacturing high-breakdown voltage semiconductor device | |
| JP3201993B2 (ja) | 半導体装置とその製造方法 | |
| JPS6152990B2 (ja) | ||
| JPS58218168A (ja) | 双方向トランジスタ | |
| JPH05114602A (ja) | 横型バイポーラトランジスタ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0556849B2 (ja) | ||
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JP2006032582A (ja) | 保護ダイオード及びその製造方法、並びに化合物半導体装置 | |
| JP3001599B2 (ja) | 半導体装置 | |
| JP3206514B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JPH11177082A (ja) | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |