JPH05114656A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05114656A JPH05114656A JP27284291A JP27284291A JPH05114656A JP H05114656 A JPH05114656 A JP H05114656A JP 27284291 A JP27284291 A JP 27284291A JP 27284291 A JP27284291 A JP 27284291A JP H05114656 A JPH05114656 A JP H05114656A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- via hole
- photoresist
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000376 reactant Substances 0.000 abstract description 2
- 238000004140 cleaning Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000002950 deficient Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007872 degassing Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層金属配線を設けた半導体装置の製造工程
において、金属配線へのボイド発生やＳＯＧ膜等からの
脱ガスに起因するコンタクト不良を抑制する。 【構成】 半導体基板上に、層間絶縁膜を介して多層の
金属配線を設けるようにした半導体装置の製造方法で、
ホトレジストをマスクとして、下層の金属配線に向けて
層間絶縁膜にバイヤホールを開口し、ホトレジストの除
去前に、バイヤホール底部に露出した金属配線の上に表
面保護膜を形成する。層間絶縁膜に加えて平坦化用ＳＯ
Ｇ膜を設けた場合には、バイヤホールの底部及び側壁部
に亘る表面保護膜を形成し、ホトレジスト除去後上層の
金属配線形成前に底部の保護膜のみ除去する。これによ
り、ホトレジスト水洗時における水分との接触による金
属配線へのボイド発生や、上層の金属配線の積層時にお
けるＳＯＧ膜からの脱ガスを阻止し、コンタクト不良の
発生を抑制する。
において、金属配線へのボイド発生やＳＯＧ膜等からの
脱ガスに起因するコンタクト不良を抑制する。 【構成】 半導体基板上に、層間絶縁膜を介して多層の
金属配線を設けるようにした半導体装置の製造方法で、
ホトレジストをマスクとして、下層の金属配線に向けて
層間絶縁膜にバイヤホールを開口し、ホトレジストの除
去前に、バイヤホール底部に露出した金属配線の上に表
面保護膜を形成する。層間絶縁膜に加えて平坦化用ＳＯ
Ｇ膜を設けた場合には、バイヤホールの底部及び側壁部
に亘る表面保護膜を形成し、ホトレジスト除去後上層の
金属配線形成前に底部の保護膜のみ除去する。これによ
り、ホトレジスト水洗時における水分との接触による金
属配線へのボイド発生や、上層の金属配線の積層時にお
けるＳＯＧ膜からの脱ガスを阻止し、コンタクト不良の
発生を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に層間絶
縁膜を介して多層の金属配線を積層するようにした半導
体装置の製造方法に係り、特にバイヤホールコンタクト
不良の防止対策に関する。
縁膜を介して多層の金属配線を積層するようにした半導
体装置の製造方法に係り、特にバイヤホールコンタクト
不良の防止対策に関する。
【０００２】
【従来の技術】近年の半導体装置の微細化、高密度化に
伴い、安定した多層配線を得るための製造技術はますま
す高度性を要求されるようになってきており、特にその
中でも各層間の金属配線を結線するための孔（いわゆる
バイアホール）の形成工程は最も難しい工程の一つとな
っている。
伴い、安定した多層配線を得るための製造技術はますま
す高度性を要求されるようになってきており、特にその
中でも各層間の金属配線を結線するための孔（いわゆる
バイアホール）の形成工程は最も難しい工程の一つとな
っている。
【０００３】ここで、従来の半導体装置のバイアホール
形成工程について、図２の（ａ）〜（ｃ）に基づき説明
する。
形成工程について、図２の（ａ）〜（ｃ）に基づき説明
する。
【０００４】まず、図２の（ａ）に示すように、バイヤ
ホールの形成に先立ち、半導体基板１の上に、絶縁膜２
を設け、その上に、コンタクトホール（図示せず）を介
して半導体基板１上のトランジスタ等の機器に接続され
るアルミニウム膜３（金属配線）を設ける。次に、その
上に下層絶縁膜４を形成した後、凹凸を平坦化すべく流
動性のシリカ系化合物を塗布してなるＳＯＧ膜５を設け
る。そして、この各膜４，５，６にバイアホール１０を
形成するために、通常のリソグラフィ技術によってバイ
ヤホール１０に相当する領域のみを開口するようホトレ
ジスト７をパターニングする。
ホールの形成に先立ち、半導体基板１の上に、絶縁膜２
を設け、その上に、コンタクトホール（図示せず）を介
して半導体基板１上のトランジスタ等の機器に接続され
るアルミニウム膜３（金属配線）を設ける。次に、その
上に下層絶縁膜４を形成した後、凹凸を平坦化すべく流
動性のシリカ系化合物を塗布してなるＳＯＧ膜５を設け
る。そして、この各膜４，５，６にバイアホール１０を
形成するために、通常のリソグラフィ技術によってバイ
ヤホール１０に相当する領域のみを開口するようホトレ
ジスト７をパターニングする。
【０００５】次に、図２の（ｂ）に示すように、上記ホ
トレジスト７をマスクとし、ドライエッチングにより、
アルミニウム膜３に向けて、上層絶縁膜６、ＳＯＧ膜
５、下層絶縁膜４を順次開口させ、バイヤホール１０を
形成する。
トレジスト７をマスクとし、ドライエッチングにより、
アルミニウム膜３に向けて、上層絶縁膜６、ＳＯＧ膜
５、下層絶縁膜４を順次開口させ、バイヤホール１０を
形成する。
【０００６】さらに、図２の（ｃ）に示すように、不要
となったホトレジスト７をアッシングにより除去し、最
後に水洗により、ホトレジスト７を完全に取り除く。
となったホトレジスト７をアッシングにより除去し、最
後に水洗により、ホトレジスト７を完全に取り除く。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来の製造工程において、図２の（ｃ）に示すように、
ホトレジスト７除去の水洗時、水分との反応により、バ
イアホール１０底部に露出したアルミニウム膜３にボイ
ド８が発生することがあり、上層の金属配線（図示せ
ず）としてのアルミニウム膜をスパッタリング技術によ
り結線しようとしても、良好なコンタクトが得られない
虞れがあった。
従来の製造工程において、図２の（ｃ）に示すように、
ホトレジスト７除去の水洗時、水分との反応により、バ
イアホール１０底部に露出したアルミニウム膜３にボイ
ド８が発生することがあり、上層の金属配線（図示せ
ず）としてのアルミニウム膜をスパッタリング技術によ
り結線しようとしても、良好なコンタクトが得られない
虞れがあった。
【０００８】また、各絶縁膜４，６間に平坦化用ＳＯＧ
膜５を設けた場合、バイアホール１０側壁部に平坦化用
ＳＯＧ膜５の端面が露出するが、このＳＯＧ膜５は流動
性シリカ系の化合物を塗布したものであるため、内部に
はガスが残留しており、上層の金属配線をスパッタリン
グする時、又はその後の工程において、ＳＯＧ膜５から
残留ガスが放出されると、バイアホールコンタクトに悪
影響を及ぼす虞れもあった。
膜５を設けた場合、バイアホール１０側壁部に平坦化用
ＳＯＧ膜５の端面が露出するが、このＳＯＧ膜５は流動
性シリカ系の化合物を塗布したものであるため、内部に
はガスが残留しており、上層の金属配線をスパッタリン
グする時、又はその後の工程において、ＳＯＧ膜５から
残留ガスが放出されると、バイアホールコンタクトに悪
影響を及ぼす虞れもあった。
【０００９】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、バイアホール底部に露出した金属配
線におけるボイドの発生や、バイアホール側壁部に露出
したＳＯＧ膜からの脱ガスに起因するコンタクト不良を
抑制しうる半導体装置の製造方法を提供することを目的
とする。
あり、その目的は、バイアホール底部に露出した金属配
線におけるボイドの発生や、バイアホール側壁部に露出
したＳＯＧ膜からの脱ガスに起因するコンタクト不良を
抑制しうる半導体装置の製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の解決手段は、半導体装置の製造工程におい
て、バイヤホール内の露出部に表面保護膜を形成するこ
とにある。
め、本発明の解決手段は、半導体装置の製造工程におい
て、バイヤホール内の露出部に表面保護膜を形成するこ
とにある。
【００１１】具体的に請求項１の発明の講じた手段は、
半導体基板上に設けられた金属配線の上に、層間絶縁膜
を介して上層の金属配線を積層するようにした半導体装
置の製造方法を対象とする。
半導体基板上に設けられた金属配線の上に、層間絶縁膜
を介して上層の金属配線を積層するようにした半導体装
置の製造方法を対象とする。
【００１２】そして、半導体装置の製造方法として、ホ
トレジストをマスクとして、上記層間絶縁膜をエッチン
グし、上記金属配線に向けて上層の金属配線を結線する
ための孔を開口させる工程と、上記ホトレジストを除去
する前に、上記エッチング工程により上記孔底部に露出
した金属配線の表面を被覆する表面保護膜を形成する工
程とを有する方法としたものである。
トレジストをマスクとして、上記層間絶縁膜をエッチン
グし、上記金属配線に向けて上層の金属配線を結線する
ための孔を開口させる工程と、上記ホトレジストを除去
する前に、上記エッチング工程により上記孔底部に露出
した金属配線の表面を被覆する表面保護膜を形成する工
程とを有する方法としたものである。
【００１３】請求項２の発明の講じた手段は、半導体基
板上に設けられた金属配線の上に、層間絶縁膜とＳＯＧ
膜等の平坦化用塗布膜とを介して上層の金属配線を積層
するようにした半導体装置の製造方法を対象とする。
板上に設けられた金属配線の上に、層間絶縁膜とＳＯＧ
膜等の平坦化用塗布膜とを介して上層の金属配線を積層
するようにした半導体装置の製造方法を対象とする。
【００１４】そして、半導体装置の製造方法として、ホ
トレジストをマスクとして、上記層間絶縁膜及び平坦化
用塗布膜をエッチングし、上記金属配線に向けて上層の
金属配線を結線するための孔を開口させる工程と、上記
ホトレジストを除去する前に、上記エッチング工程によ
り上記孔底部に露出した金属配線の表面と孔側壁部に露
出した平坦化用塗布膜の端面とを被覆する表面保護膜を
形成する工程と、上記ホトレジストを除去した後、上記
層間絶縁膜上に上層の金属配線を積層する前に、上記表
面保護膜のうち孔底部の部分のみを除去する工程とを有
する方法としたものである。
トレジストをマスクとして、上記層間絶縁膜及び平坦化
用塗布膜をエッチングし、上記金属配線に向けて上層の
金属配線を結線するための孔を開口させる工程と、上記
ホトレジストを除去する前に、上記エッチング工程によ
り上記孔底部に露出した金属配線の表面と孔側壁部に露
出した平坦化用塗布膜の端面とを被覆する表面保護膜を
形成する工程と、上記ホトレジストを除去した後、上記
層間絶縁膜上に上層の金属配線を積層する前に、上記表
面保護膜のうち孔底部の部分のみを除去する工程とを有
する方法としたものである。
【００１５】
【作用】以上の方法により、請求項１の発明では、バイ
ヤホール形成後バイアホール底部に露出した金属配線の
上に表面保護膜が形成されるので、その後ホトレジスト
を水洗により除去するときに、金属配線と水分との直接
接触が妨げられ、金属配線へのボイドの発生が阻止され
る。したがって、上層の金属配線の形成時におけるバイ
ヤホールコンタクト不良が低減することになる。
ヤホール形成後バイアホール底部に露出した金属配線の
上に表面保護膜が形成されるので、その後ホトレジスト
を水洗により除去するときに、金属配線と水分との直接
接触が妨げられ、金属配線へのボイドの発生が阻止され
る。したがって、上層の金属配線の形成時におけるバイ
ヤホールコンタクト不良が低減することになる。
【００１６】請求項２の発明では、層間絶縁膜に加え
て、ＳＯＧ膜等の塗布膜を設けた場合には、バイヤホー
ル形成後バイヤホール底部及びバイアホール側壁部に表
面保護膜が形成されているので、ホトレジスト水洗時に
は上記請求項１の発明と同様の作用により、金属配線へ
のボイドの発生が阻止される。また、ホトレジスト除去
後上層の金属配線を積層する前に、表面保護膜のうちバ
イヤホール底部の部分のみが除去されるので、上層の金
属配線の積層が円滑に行われるとともに、バイヤホール
側壁部の塗布膜からの脱ガスが阻止され、バイアホール
コンタクト不良の発生が抑制される。
て、ＳＯＧ膜等の塗布膜を設けた場合には、バイヤホー
ル形成後バイヤホール底部及びバイアホール側壁部に表
面保護膜が形成されているので、ホトレジスト水洗時に
は上記請求項１の発明と同様の作用により、金属配線へ
のボイドの発生が阻止される。また、ホトレジスト除去
後上層の金属配線を積層する前に、表面保護膜のうちバ
イヤホール底部の部分のみが除去されるので、上層の金
属配線の積層が円滑に行われるとともに、バイヤホール
側壁部の塗布膜からの脱ガスが阻止され、バイアホール
コンタクト不良の発生が抑制される。
【００１７】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１８】図１の（ａ）〜（ｃ）は、本発明の一実施
例における半導体装置の製造方法を工程順に示し、ま
ず、図１の（ａ）に示すように、バイヤホール形成に先
立ち、シリコンからなる半導体基板１の上には絶縁膜２
が形成されている。この半導体基板１には、図示しない
が、トランジスタやその電極部が形成されており、絶縁
膜２はこの半導体基板部と金属配線とを電気的に絶縁す
るものである。そして、絶縁膜２の上には、図示しない
がコンタクトホールを介して半導体基板１に結線された
金属配線であるアルミニウム膜３が設けられており、さ
らに、その上に酸化シリコン等をＣＶＤ法等により積層
してなる下層絶縁膜４と、上記アルミニウム膜３で生じ
る凹凸を平坦化するために流動性シリカを塗布してなる
平坦化用ＳＯＧ膜５と、その上に酸化シリコン等をＣＶ
Ｄ法等により積層してなる上層絶縁膜６とが設けられて
いる。ここで、上記上層絶縁膜６及び下層絶縁膜４が本
発明にいう層間絶縁膜である。
例における半導体装置の製造方法を工程順に示し、ま
ず、図１の（ａ）に示すように、バイヤホール形成に先
立ち、シリコンからなる半導体基板１の上には絶縁膜２
が形成されている。この半導体基板１には、図示しない
が、トランジスタやその電極部が形成されており、絶縁
膜２はこの半導体基板部と金属配線とを電気的に絶縁す
るものである。そして、絶縁膜２の上には、図示しない
がコンタクトホールを介して半導体基板１に結線された
金属配線であるアルミニウム膜３が設けられており、さ
らに、その上に酸化シリコン等をＣＶＤ法等により積層
してなる下層絶縁膜４と、上記アルミニウム膜３で生じ
る凹凸を平坦化するために流動性シリカを塗布してなる
平坦化用ＳＯＧ膜５と、その上に酸化シリコン等をＣＶ
Ｄ法等により積層してなる上層絶縁膜６とが設けられて
いる。ここで、上記上層絶縁膜６及び下層絶縁膜４が本
発明にいう層間絶縁膜である。
【００１９】なお、本発明でいう半導体基板上に設けら
れた金属配線とは、本実施例のごとく半導体基板１のト
ランジスタ等に直接接続されるものだけでなく、多数の
金属配線と層間絶縁膜の上に積層された金属配線を含
む。すなわち、多層金属配線における各配線間のバイヤ
ホール形成に係るものである。
れた金属配線とは、本実施例のごとく半導体基板１のト
ランジスタ等に直接接続されるものだけでなく、多数の
金属配線と層間絶縁膜の上に積層された金属配線を含
む。すなわち、多層金属配線における各配線間のバイヤ
ホール形成に係るものである。
【００２０】そして、まず、図１の（ａ）に示すよう
に、バイヤホールの位置と大きさに対応した開口部を有
するホトレジスト７を、上層絶縁膜６の上に通常のリソ
グラフィ技術によってパターニングする。
に、バイヤホールの位置と大きさに対応した開口部を有
するホトレジスト７を、上層絶縁膜６の上に通常のリソ
グラフィ技術によってパターニングする。
【００２１】次に、図１の（ｂ）に示すように、上記ホ
トレジスト７をマスクとし、ドライエッチングにより、
上記アルミニウム膜３に向けて、上層絶縁膜６、ＳＯＧ
膜５、下層絶縁膜４を順次開口させ、アルミニウム膜３
と上層の金属配線（図示せず）とを結線するためのバイ
ヤホール１０を形成する。そして、ＣＦ4 ガス等を用
い、バイアホール１０底部に露出したアルミ膜３及びバ
イアホール１０側壁部に露出した各膜４，５，６の端面
に、プラズマ処理による反応物を吸着させ、バイヤホー
ル１０全域に亘る表面保護膜９を形成させる。
トレジスト７をマスクとし、ドライエッチングにより、
上記アルミニウム膜３に向けて、上層絶縁膜６、ＳＯＧ
膜５、下層絶縁膜４を順次開口させ、アルミニウム膜３
と上層の金属配線（図示せず）とを結線するためのバイ
ヤホール１０を形成する。そして、ＣＦ4 ガス等を用
い、バイアホール１０底部に露出したアルミ膜３及びバ
イアホール１０側壁部に露出した各膜４，５，６の端面
に、プラズマ処理による反応物を吸着させ、バイヤホー
ル１０全域に亘る表面保護膜９を形成させる。
【００２２】その後、図１の（ｃ）に示すように、ホト
レジスト７を除去し、次の上層の金属配線を形成する工
程に移行するが、上層の金属配線を形成するためのスパ
ッタリング蒸着に先立ち、異方性スパッタエッチによ
り、表面保護膜９のうちバイアホール１０底部の部分の
み取り除く。
レジスト７を除去し、次の上層の金属配線を形成する工
程に移行するが、上層の金属配線を形成するためのスパ
ッタリング蒸着に先立ち、異方性スパッタエッチによ
り、表面保護膜９のうちバイアホール１０底部の部分の
み取り除く。
【００２３】上記実施例では、バイヤホール１０の開口
後、図１の（ｂ）に示すように、バイアホール１０の底
部に露出したアルミニウム膜３の上に表面保護膜９が形
成されているので、バイヤホール１０の開口後、ホトレ
ジスト７を除去するための水洗時において、表面保護膜
９により、アルミニウム膜３と水分との直接接触が妨げ
られ、水分との反応によるアルミニウム膜３のボイドの
発生が阻止される。したがって、アルミニウム膜３に上
層の金属配線を結線するとき、バイヤホールコンタクト
不良の発生を抑制することができる。
後、図１の（ｂ）に示すように、バイアホール１０の底
部に露出したアルミニウム膜３の上に表面保護膜９が形
成されているので、バイヤホール１０の開口後、ホトレ
ジスト７を除去するための水洗時において、表面保護膜
９により、アルミニウム膜３と水分との直接接触が妨げ
られ、水分との反応によるアルミニウム膜３のボイドの
発生が阻止される。したがって、アルミニウム膜３に上
層の金属配線を結線するとき、バイヤホールコンタクト
不良の発生を抑制することができる。
【００２４】特に、上記実施例のように、上記表面保護
膜９をバイヤホール１０の側壁部に露出する平坦化用Ｓ
ＯＧ膜５の端面に亘って設け、ホトレジスト７の除去
後、表面保護膜９のうちバイヤホール１０底部部分のみ
除去するようにした場合、その後の上層の金属配線の積
層時におけるＳＯＧ膜９からの脱ガスが防止され、バイ
ヤホールコンタクト不良の抑制効果がさらに向上する。
膜９をバイヤホール１０の側壁部に露出する平坦化用Ｓ
ＯＧ膜５の端面に亘って設け、ホトレジスト７の除去
後、表面保護膜９のうちバイヤホール１０底部部分のみ
除去するようにした場合、その後の上層の金属配線の積
層時におけるＳＯＧ膜９からの脱ガスが防止され、バイ
ヤホールコンタクト不良の抑制効果がさらに向上する。
【００２５】なお、上記実施例では、上層絶縁膜６と下
層絶縁膜４との間に平坦化用ＳＯＧ膜５を介在させた
が、請求項１の発明では、このＳＯＧ膜５は必ずしも設
けている必要はなく、例えば下層側絶縁膜４の上にすぐ
に次層の金属配線を設けるようにしてもよい。ただし、
一般に、多層の金属配線を形成する場合には、凹凸の集
積を回避すべく、ＳＯＧ膜等の平坦化用塗布膜を形成す
ることが多く、請求項２の発明は、かかる場合に、塗布
膜からの脱ガスに起因するバイヤホールコントクト不良
を抑制することができ、よって、著効を発揮するもので
ある。
層絶縁膜４との間に平坦化用ＳＯＧ膜５を介在させた
が、請求項１の発明では、このＳＯＧ膜５は必ずしも設
けている必要はなく、例えば下層側絶縁膜４の上にすぐ
に次層の金属配線を設けるようにしてもよい。ただし、
一般に、多層の金属配線を形成する場合には、凹凸の集
積を回避すべく、ＳＯＧ膜等の平坦化用塗布膜を形成す
ることが多く、請求項２の発明は、かかる場合に、塗布
膜からの脱ガスに起因するバイヤホールコントクト不良
を抑制することができ、よって、著効を発揮するもので
ある。
【００２６】
【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体基板上に設けられた金属配線の上に、層
間絶縁膜を介して上層の金属配線を積層するようにした
半導体装置の製造方法として、層間絶縁膜にバイヤホー
ルを開口後、ホトレジストを除去する前に、バイヤホー
ル底部に露出した金属配線の上に表面保護膜を形成する
ようにしたので、ホトレジストの水洗時における金属配
線へのボイドの発生を阻止することができ、よって、バ
イヤホールコンタクト不良の発生を抑制することができ
る。
よれば、半導体基板上に設けられた金属配線の上に、層
間絶縁膜を介して上層の金属配線を積層するようにした
半導体装置の製造方法として、層間絶縁膜にバイヤホー
ルを開口後、ホトレジストを除去する前に、バイヤホー
ル底部に露出した金属配線の上に表面保護膜を形成する
ようにしたので、ホトレジストの水洗時における金属配
線へのボイドの発生を阻止することができ、よって、バ
イヤホールコンタクト不良の発生を抑制することができ
る。
【００２７】請求項２の発明によれば、半導体基板上に
設けられた金属配線の上に、層間絶縁膜及びＳＯＧ等の
平坦化用塗布膜を介して上層の金属配線を積層するよう
にした半導体装置の製造方法として、層間絶縁膜及びＳ
ＯＧ膜にバイヤホールを開口後、ホトレジストを除去す
る前に、バイヤホール底部に露出した金属配線とバイヤ
ホール側壁部に露出したＳＯＧ膜とを表面保護膜で被覆
する一方、ホトレジスト除去後上層の金属配線の積層前
に、表面保護膜のうちバイヤホール底部の部分のみ除去
するようにしたので、ホトレジストの水洗時における金
属配線へのボイドの発生と、上層の金属配線の積層時に
おけるＳＯＧ膜からの脱ガスの発生とを防止することが
でき、よって、バイヤホールコンタクト不良の抑制効果
を顕著に発揮することができる。
設けられた金属配線の上に、層間絶縁膜及びＳＯＧ等の
平坦化用塗布膜を介して上層の金属配線を積層するよう
にした半導体装置の製造方法として、層間絶縁膜及びＳ
ＯＧ膜にバイヤホールを開口後、ホトレジストを除去す
る前に、バイヤホール底部に露出した金属配線とバイヤ
ホール側壁部に露出したＳＯＧ膜とを表面保護膜で被覆
する一方、ホトレジスト除去後上層の金属配線の積層前
に、表面保護膜のうちバイヤホール底部の部分のみ除去
するようにしたので、ホトレジストの水洗時における金
属配線へのボイドの発生と、上層の金属配線の積層時に
おけるＳＯＧ膜からの脱ガスの発生とを防止することが
でき、よって、バイヤホールコンタクト不良の抑制効果
を顕著に発揮することができる。
【図１】実施例に係る半導体装置の製造方法を工程順に
示す断面図である。
示す断面図である。
【図２】従来の半導体装置の製造方法を工程順に示す断
面図である。
面図である。
１ 半導体基板 ３ アルミニウム膜（金属配線） ４ 下層絶縁膜（層間絶縁膜） ５ ＳＯＧ膜（塗布膜） ６ 上層絶縁膜（層間絶縁膜） ７ ホトレジスト ９ 表面保護膜
Claims (2)
- 【請求項１】 半導体基板上に設けられた金属配線の上
に、層間絶縁膜を介して上層の金属配線を積層するよう
にした半導体装置の製造方法であって、 ホトレジストをマスクとして、上記層間絶縁膜をエッチ
ングし、上記金属配線に向けて上層の金属配線を結線す
るための孔を開口させる工程と、 上記ホトレジストを除去する前に、上記エッチング工程
により上記孔底部に露出した金属配線の表面を被覆する
表面保護膜を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項２】 半導体基板上に設けられた金属配線の上
に、層間絶縁膜とＳＯＧ膜等の平坦化用塗布膜とを介し
て上層の金属配線を積層するようにした半導体装置の製
造方法であって、 ホトレジストをマスクとして、上記層間絶縁膜及び平坦
化用塗布膜をエッチングし、上記金属配線に向けて上層
の金属配線を結線するための孔を開口させる工程と、 上記ホトレジストを除去する前に、上記エッチング工程
により上記孔底部に露出した金属配線の表面と孔側壁部
に露出した平坦化用塗布膜の端面とを被覆する表面保護
膜を形成する工程と、 上記ホトレジストを除去した後、上記層間絶縁膜上に上
層の金属配線を積層する前に、上記表面保護膜のうち孔
底部の部分のみを除去する工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27284291A JPH05114656A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27284291A JPH05114656A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114656A true JPH05114656A (ja) | 1993-05-07 |
Family
ID=17519538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27284291A Withdrawn JPH05114656A (ja) | 1991-10-21 | 1991-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415542B1 (ko) * | 2001-06-28 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
-
1991
- 1991-10-21 JP JP27284291A patent/JPH05114656A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415542B1 (ko) * | 2001-06-28 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US6815334B2 (en) | Method for forming multi-layer metal line of semiconductor device | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US6812133B2 (en) | Fabrication method of semiconductor device | |
| JPH08321545A (ja) | 配線形成法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05114656A (ja) | 半導体装置の製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100571674B1 (ko) | 반도체 소자의 층간 절연막을 형성하는 방법 | |
| KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 | |
| JPH10303294A (ja) | 半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JPH09321044A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |