JPH08321545A - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JPH08321545A
JPH08321545A JP7149457A JP14945795A JPH08321545A JP H08321545 A JPH08321545 A JP H08321545A JP 7149457 A JP7149457 A JP 7149457A JP 14945795 A JP14945795 A JP 14945795A JP H08321545 A JPH08321545 A JP H08321545A
Authority
JP
Japan
Prior art keywords
layer
wiring
material layer
forming
remaining portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7149457A
Other languages
English (en)
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP7149457A priority Critical patent/JPH08321545A/ja
Priority to US08/651,880 priority patent/US5670422A/en
Publication of JPH08321545A publication Critical patent/JPH08321545A/ja
Priority to US08/858,668 priority patent/US5786637A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H10W20/039—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures also covering sidewalls of the conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ブランケットＣＶＤ法を用いる配線形成法に
おいて、少ない工程数で配線段差の緩和を可能にする。 【構成】 基板１０の表面を覆う絶縁膜１４の上にＡｌ
合金等の配線材層を形成した後、被接続部１２に対応す
る接続孔を絶縁膜１４及び配線材層の積層に形成する。
配線材層をパターニングした後、絶縁膜１４の上に配線
材層の残部１６Ａ及び接続孔の内部を覆ってＴｉＮ等の
密着層を形成する。ブランケットＣＶＤ法により接続孔
を埋めるように密着層の上にＷ等の導電材層を形成した
後、該導電材層及び密着層をエッチバックして配線材層
の残部１６Ａと、密着層の残部１８Ａ，１８Ｂと、導電
材層の残部２０Ａ，２０Ｂとを含む配線層２２を形成す
る。残部１６Ａの側壁に残部１８Ｂ，２０Ｂを残すこと
で配線段差が緩和される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ブランケットＣＶＤ
（ケミカル・ベーパー・デポジション）法によりＷ（タ
ングステン）等の金属で接続孔を埋める配線形成法に関
し、特に接続孔形成及び配線パターニングを終えた配線
材層にブランケットＣＶＤ及びエッチバック処理を施す
ことにより少ない工程数で配線段差の緩和を可能にした
ものである。
【０００２】
【従来の技術】従来、ブランケットＣＶＤ法を用いる配
線形成法としては、図１６〜２０に示すものが知られて
いる。
【０００３】図１６の工程では、Ｓｉ等の半導体基板１
０の表面に被接続部としての不純物ドープ領域１２を形
成した後、基板表面に領域１２を覆って絶縁膜１４を形
成する。そして、絶縁膜１４に領域１２に対応する接続
孔を形成した後、絶縁膜１４の上に接続孔の内部を覆う
ようにＴｉ層にＴｉＮ又はＴｉＯＮ層を重ねた密着層１
５を形成する。この後、ブランケットＣＶＤ法により接
続孔を埋めるように密着層１５の上にＷ層１７を形成す
る。密着層１５は、絶縁膜１４に対するＷ層１７の密着
性を改善するためのものであるが、Ｗ層１７が基板Ｓｉ
と反応するのを防ぐバリア層としても役立つ。
【０００４】次に、図１７の工程では、絶縁膜１４上で
密着層１５が露呈するまでＷ層１７をエッチバックする
ことによりＷ層１７の一部をプラグ１７Ａとして接続孔
内に残す。
【０００５】図１８の工程では、基板上面にプラグ１７
Ａ及び密着層１５を覆ってＡｌ合金層１９を形成する。
そして、図１９の工程では、Ａｌ合金層１９の上にＴｉ
Ｎ又はＴｉＯＮ等の反射防止層２１を形成する。反射防
止層２１は、配線パターニングの際のホトリソグラフィ
処理でＡｌ合金層１９からの光反射を抑制することでレ
ジスト層へのパターン転写の精度を向上させるものであ
る。
【０００６】次に、図２０の工程では、密着層１５、Ａ
ｌ合金層１９及び反射防止層２１の積層を所望の配線パ
ターンに従ってパターニングすることにより密着層１５
の残部１５Ａと、プラグ１７Ａと、Ａｌ合金層１９の残
部１９Ａと、反射防止層２１の残部２１Ａとからなる配
線層２３を形成する。
【０００７】
【発明が解決しようとする課題】上記した従来技術によ
ると、次の（イ）〜（ハ）のような問題点がある。
【０００８】（イ）図２１（Ａ）は、図２０の配線層２
３と同様にして形成された配線層２３Ａ，２３Ｂを覆っ
てシリコンオキサイド等の層間絶縁膜２５をＣＶＤ法で
形成した状態を示すものである。配線層２３Ａ，２３Ｂ
の側壁で段差が急峻であるため、絶縁膜２５にオーバー
ハング部Ｐが形成される。配線段差を緩和するため、配
線の側壁にサイドスペーサ（又はサイドウォール）を形
成する技術が提案されている。この技術は、配線層を覆
って絶縁膜を形成した後異方性エッチングにより該絶縁
膜をエッチバックして配線層の側壁にサイドスペーサを
残すもので、図１６〜２０の従来技術に適用すると、工
程数の増大を招く。
【０００９】（ロ）配線層２３Ａ，２３ＢのようにＡｌ
又はＡｌ合金からなる配線層では、配線形成後の熱処理
等によりヒロック（表面突起）が発生し、近傍の配線と
の間に短絡が生ずることがある。このようなヒロック発
生を防ぐため、ＣＶＤ法により配線層の上面及び側面を
覆ってＷ膜を形成する技術が提案されている（例えば、
特開昭６２−２９１９４８号公報参照）。このような技
術を図１６〜２０の従来技術に適用すると、工程数の増
大を招く。
【００１０】（ハ）Ｔｉ合金／Ａｌ合金／Ｔｉ合金のサ
ンドイッチ構造は、配線エッチング後にコロージョンが
発生しやすい。
【００１１】この発明の目的は、上記のような問題点を
解決することができる新規な配線形成法を提供すること
にある。
【００１２】
【課題を解決するための手段】この発明に係る第１の配
線形成法は、基板上に被接続部を覆って絶縁膜を形成す
る工程と、前記絶縁膜の上に配線材層を形成する工程
と、前記絶縁膜及び前記配線材層の積層に前記被接続部
に対応する接続孔を形成する工程と、前記配線材層を所
望の配線パターンに従ってパターニングすることにより
前記配線材層の一部を少なくとも前記接続孔の周辺部に
残す工程と、前記絶縁膜の上に前記配線材層の残部及び
前記接続孔の内部を覆って密着層を形成する工程と、前
記接続孔を埋めるように前記密着層の上に導電材層を形
成した後該導電材層及び前記密着層をエッチバックする
ことにより配線層を形成する工程であって、該配線層
は、前記接続孔の周辺部に残された前記配線材層の残部
と、前記接続孔を埋めるように残された前記密着層の第
１の残部及び前記導電材層の第１の残部と、前記配線材
層の残部の側壁に段差を緩和するように残された前記密
着層の第２の残部及び前記導電材層の第２の残部とを備
えているものとを含むものである。
【００１３】また、この発明に係る第２の配線形成法
は、基板上に被接続部を覆って絶縁膜を形成する工程
と、前記絶縁膜の上に配線材層を形成する工程と、前記
配線材層の上に反射防止層を形成する工程と、ホトリソ
グラフィ及び選択エッチング処理により前記反射防止
層、前記配線材層及び前記絶縁膜を貫通して前記被接続
部に達する接続孔を形成する工程と、ホトリソグラフィ
及び選択エッチング処理により前記配線材層及び前記反
射防止層の積層をパターニングすることにより該積層の
一部を少なくとも前記接続孔の周辺部に残す工程と、前
記絶縁膜の上に前記積層の残部及び前記接続孔の内部を
覆って密着層を形成する工程と、前記接続孔を埋めるよ
うに前記密着層の上に導電材層を形成した後該導電材層
及び前記密着層をエッチバックすることにより配線層を
形成する工程であって、該配線層は、前記接続孔の周辺
部に残された前記積層の残部と、前記接続孔を埋めるよ
うに残された前記密着層の第１の残部及び前記導電材層
の第１の残部と、前記積層の残部の側壁に段差を緩和す
るように残された前記密着層の第２の残部及び前記導電
材層の第２の残部とを備えているものとを含むものであ
る。
【００１４】
【作用】上記した第１の配線形成法によれば、導電材層
及び密着層をエッチバックする工程において、密着層の
第１の残部及び導電材層の第１の残部が導電プラグとし
て接続孔内に残されると共に、密着層の第２の残部及び
導電材層の第２の残部が配線材層の残部の側壁に段差緩
和部として残される。従って、配線層としては、接続孔
が導電プラグで埋められ且つ側壁に段差緩和部を有する
ものが得られる。また、配線層が得られるまでの工程数
は、配線パターニング前に反射防止層の形成工程を追加
しても、図１６〜２０の従来技術と同程度である。さら
に、配線材層がＡｌ又はＡｌ合金からなる場合には、配
線材層の残部の側壁がＴｉＮ等の密着層の残部及びＷ等
の導電材層の残部で被覆されるので、ヒロック発生が抑
制される。
【００１５】上記した第２の配線形成法によれば、第１
の配線形成法と同様に導電プラグ及び段差緩和部を有し
且つヒロック発生が抑制された配線層を少ない工程数で
形成することができる。また、配線パターニング前に反
射防止層の形成工程を追加したので、パターニング精度
が向上すると共に、配線材層がＡｌ又はＡｌ合金からな
る場合には配線材層の残部の上面もＴｉＮ等の反射防止
層の残部で被覆されるようになり、ヒロック発生が一層
抑制される。さらに、配線パターニング時にエッチング
される積層は、Ｔｉ合金／Ａｌ合金のような２層構造で
あるため、従来のＴｉ合金／Ａｌ合金／Ｔｉ合金のよう
な３層構造に比べて配線エッチング後にコロージョンが
発生しにくい。
【００１６】
【実施例】図１〜８は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程（１）〜
（８）を順次に説明する。
【００１７】（１）Ｓｉからなる半導体基板１０の表面
に周知の選択的不純物ドーピング処理によりＮ+ 型又は
Ｐ+ 型の不純物ドープ領域（被接続部）１２を形成した
後、基板表面にＣＶＤ法によりシリコンオキサイド又は
シリコンナイトライド等の絶縁膜１４を形成する。
【００１８】（２）次に、絶縁膜１４の上に配線材層と
してＡｌ合金層１６をスパッタ法により形成する。必要
に応じてＡｌ合金層１６の上にＴｉＮ，ＴｉＯＮ等の反
射防止層を堆積してもよい。また、Ａｌ合金層１６の代
りにＡｌ層を用いてもよい。
【００１９】（３）ホトリソグラフィ及びドライエッチ
ング処理により絶縁膜１４及びＡｌ合金層１６の積層に
不純物ドープ領域１２に対応する接続孔１４ａを形成す
る。ドライエッチング処理では、レジスト層（図示せ
ず）をマスクとして用いると共に、Ａｌ合金層１６のエ
ッチングには塩素系ガス（例えばＣｌ2 ＋ＢＣｌ3 ）
を、絶縁膜１４のエッチングにはフッ素系ガス（例えば
ＣＦ4 ＋ＣＨＦ3 ＋Ａｒ）を用いるとよい。エッチング
の後、酸素を主体とするガスによるアッシングを行なっ
た後有機溶剤による洗浄処理を行なうことによりレジス
ト層を除去する。
【００２０】接続孔１４ａを形成するための他の方法と
しては、レジスト層をマスクとする選択エッチング処理
によりＡｌ合金層１６に第１の接続孔を形成した後レジ
スト層を除去し、Ａｌ合金層１６をマスクとする選択エ
ッチング処理により絶縁膜１４に第２の接続孔を形成す
る方法を用いてもよい。この方法では、第１及び第２の
接続孔により接続孔１４ａが形成される。エッチングマ
スクとしてＡｌ合金層１６のような導電性のものを用い
ると、マスクのチャージアップによる小さな開口部での
エッチング速度の低下（マイクロローディング効果）を
低減することができる（例えば、M. Sato, et, al.: Jp
n. J. Appl. Phys. Vol.31 (1992) Part1, No.128参
照）。
【００２１】（４）基板上面に所望の配線パターンに従
ってホトリソグラフィ処理によりレジスト層（図示せ
ず）を形成した後、該レジスト層をマスクとする選択的
ドライエッチング処理によりＡｌ合金層１６をパターニ
ングしてＡｌ合金層１６の一部１６Ａを接続孔１４ａの
周辺部から所望の長さだけ延長するように残す。エッチ
ング処理では、塩素系ガス（例えばＣｌ2 ＋ＢＣｌ3 ）
を用いるとよい。エッチングの後は、前述したと同様に
してレジスト層を除去する。
【００２２】（５）絶縁膜１４の上にＡｌ合金層１６の
残部１６Ａ及び接続孔１４ａの内部を覆ってバリア層及
び密着層に兼用のＴｉＮ層１８をＣＶＤ法又はスパッタ
法等により形成する。ＴｉＮ層１８の下にはＴｉ層を敷
いてもよい。また、ＴｉＮ層１８の代りにＴｉＯＮ層、
ＴｉＷ層、ＷＳｉ層等を用いてもよい。
【００２３】（６）ＴｉＮ層１８の上に接続孔１４ａを
埋めるようにブランケットＣＶＤ法によりＷ層２０を形
成する。
【００２４】（７）塩素系ガスを主体とするガス（例え
ばＣｌ2 ＋Ｏ2 、Ｃｌ2 ＋Ｎ2 、Ｃｌ2 ＋ＳＦ6 、Ｃｌ
2 ）又はフッ素系ガス（例えばＳＦ6 ，ＮＦ3 ）を主体
とするガスのプラズマを用いる異方性エッチングにより
Ｗ層２０をＴｉＮ層１８が露出するまでエッチバック
し、Ｗ層２０の第１の部分２０Ａを接続孔１４ａ内に残
すと共にＷ層２０の第２の部分２０ＢをＡｌ合金層１６
の残部１６Ａの側部に残す。
【００２５】（８）塩素系ガスのプラズマを用いる異方
性エッチングによりＴｉＮ層１８及びＷ残部２０Ｂを絶
縁膜１４が露出するまでエッチバックし、ＴｉＮ層１８
の第１の部分１８Ａを接続孔１４ａ内に残すと共にＴｉ
Ｎ層１８の第２の部分１８ＢをＡｌ合金層１６の残部１
６Ａの側部に残す。エッチング処理では、図７の工程で
用いた塩素を主体とするガス系の他にＣｌ2 ＋ＢＣｌ3
を用いてもよい。図７，８の工程は、同一のエッチング
装置あるいは同一のエッチング室内で一貫して処理する
ことができる。
【００２６】図１〜８の実施例によれば、接続孔１４ａ
の周辺部に残されたＡｌ合金層１６の残部１６Ａと、接
続孔１４ａを埋める導電プラグとして残されたＴｉＮ層
１８の第１の残部１８Ａ及びＷ層２０の第１の残部２０
Ａと、残部１６Ａの側部に段差緩和部として残されたＴ
ｉＮ層１８の第２の残部１８Ｂ及びＷ層２０の第２の残
部２０Ｂとを備えた配線層２２が得られる。このような
配線層を得るために必要な工程数は、図２の工程でＡｌ
合金層１６の上に反射防止層を形成したとしても、図１
６〜２０の従来技術と同じである。
【００２７】図８の配線構造によれば、配線層２２に残
部１８Ｂ，２０Ｂからなる段差緩和部が設けられている
ため、図２１（Ｂ）に示すように配線層２２Ａ，２２Ｂ
を覆ってシリコンオキサイド等の層間絶縁膜２６をＣＶ
Ｄ法で形成した場合、絶縁膜２６に図２１（Ａ）で述べ
たようなオーバーハング部が形成されず、段差被覆性が
良好となる。図２１（Ｂ）において、２２Ａ，２２Ｂ
は、配線層２２と同様に形成された配線層、１６ａ，１
６ｂは、Ａｌ合金層１６の残部である。
【００２８】配線層２２，２２Ａ，２２Ｂは、いずれも
側部がＴｉＮ等の密着層の残部１８Ｂ及びＷ等の導電材
層の残部２０Ｂの２重層で被覆されている。このため、
ヒロック発生が抑制される利点もある。
【００２９】図９〜１５は、この発明の他の実施例に係
る配線形成法を示すものである。この実施例が図１〜８
の実施例と異なる点は、配線パターニングの前に反射防
止層の形成工程を追加し、反射防止層の残部で配線材層
の残部の上面を被覆するようにしたことである。
【００３０】図９の工程では、図１，２で述べたと同様
にして基板１０の表面に不純物ドープ領域１２、絶縁膜
１４及びＡｌ合金層１６を形成した後、Ａｌ合金層１６
の上に反射防止層としてＴｉＮ（又はＴｉＯＮ）層２４
を形成する。
【００３１】図１０の工程では、図３の述べたと同様に
してＴｉＮ層２４、Ａｌ合金層１６及び絶縁膜１４を貫
通して不純物ドープ領域（被接続部）１２に達する接続
孔１４ａを形成する。そして、図１１の工程では、図４
で述べたと同様にしてＡｌ合金層１６及びＴｉＮ層２４
の積層を所望の配線パターンに従ってパターニングし、
Ａｌ合金層１６の一部１６Ａ及びＴｉＮ層２４の一部２
４Ａを少なくとも接続孔１４ａの周辺部に残す。
【００３２】次に、図１２の工程では、図５で述べたと
同様にして絶縁膜１４の上にＡｌ合金層１６の残部１６
Ａ、ＴｉＮ層２４の残部２４Ａ及び接続孔１４ａの内部
を覆ってバリア層兼密着層としてのＴｉＮ層１８を形成
する。そして、図１３の工程では、図６で述べたと同様
にして接続孔１４ａを埋めるようにＴｉＮ層１８の上に
Ｗ層２０を形成する。この後、図１４，１５の工程で
は、図７，８で述べたと同様にＷ層２０及びＴｉＮ層１
８を異方性ドライエッチングによりエッチバックして配
線層２２を形成する。
【００３３】図９〜１５の実施例によれば、Ａｌ合金層
１６の残部１６Ａの上面がＴｉＮ層２４の残部２４Ａで
覆われている点だけが図８の配線層と異なる配線層２２
が得られる。そして、このような配線層を得るために必
要な工程数は、図１６〜２０の従来技術と同じである。
【００３４】図１０，１１の工程において、ホトリソグ
ラフィ処理によりレジスト層を形成する際には、ＴｉＮ
層２４のような反射防止層を設けたことでレジスト層へ
のパターン転写の精度が向上する。また、図１１の配線
パターニング工程では、Ｔｉ合金／Ａｌ合金の２層をエ
ッチングするので、Ｔｉ合金／Ａｌ合金／Ｔｉ合金の３
層をエッチングするのに比べてエッチング後にコロージ
ョンが発生しにくい。
【００３５】図１５の配線構造によると、図８の配線構
造と同様の作用効果が得られる他、Ａｌ合金層１６の残
部１６Ａの上面もＴｉＮ層２４の残部２４Ａで覆ったこ
とでヒロック発生を一層抑制できる利点がある。
【００３６】図２１（Ｂ）において、図１５の配線層２
２と同様に形成される配線層２２Ａ，２２Ｂは、Ａｌ合
金層１６の残部１６ａ，１６ｂの上面がＴｉＮ層２４の
残部２４ａ，２４ｂで被覆される点だけが図８の配線層
と同様に形成される配線層と異なる。従って、図１５の
配線層２２と同様に形成される配線層にあっても、絶縁
膜２６で被覆すると段差被覆性が良好となる。
【００３７】なお、この発明は、上記実施例に限定され
るものではなく、多層配線形成において２層目以上の配
線にも適用可能である。例えば、上下の２層配線のうち
上層配線にこの発明を適用することができ、この場合に
は、下層配線の一部が被接続部となる。
【００３８】
【発明の効果】以上のように、この発明によれば、Ａｌ
又はＡｌ合金等の配線材層に接続孔形成及び配線パター
ニングの処理を施した後ＴｉＮ等の密着層の形成、Ｗ等
の導電材層の形成及び該導電材層のエッチバックを行な
うようにしたので、導電プラグ及び段差緩和部を有し且
つヒロック発生が抑制された配線層を簡単に形成可能と
なる効果が得られる。
【００３９】その上、配線パターニング前に反射防止層
を形成すると、パターニング精度が向上すること、ヒロ
ック発生を一層抑制できること、コロージョン発生の抑
制により配線の信頼性が向上することなどの効果も得ら
れる。
【図面の簡単な説明】
【図１】 この発明の一実施例に係る配線形成法におけ
る絶縁膜形成工程を示す基板断面図である。
【図２】 図１の工程に続くＡｌ合金層形成工程を示す
基板断面図である。
【図３】 図２の工程に続く接続孔形成工程を示す基板
断面図である。
【図４】 図３の工程に続く配線パターニング工程を示
す基板断面図である。
【図５】 図４の工程に続くＴｉＮ層形成工程を示す基
板断面図である。
【図６】 図５の工程に続くＷ層形成工程を示す基板断
面図である。
【図７】 図６の工程に続くＷ層エッチバック工程を示
す基板断面図である。
【図８】 図７の工程に続くＴｉＮ層及びＷ層のエッチ
バック工程を示す基板断面図である。
【図９】 この発明の他の実施例に係る配線形成法にお
けるＴｉＮ層形成工程を示す基板断面図である。
【図１０】 図９の工程に続く接続孔形成工程を示す基
板断面図である。
【図１１】 図１０の工程に続く配線パターニング工程
を示す基板断面図である。
【図１２】 図１１の工程に続くＴｉＮ層形成工程を示
す基板断面図である。
【図１３】 図１２の工程に続くＷ層形成工程を示す基
板断面図である。
【図１４】 図１３の工程に続くＷ層エッチバック工程
を示す基板断面図である。
【図１５】 図１４の工程に続くＴｉＮ層及びＷ層のエ
ッチバック工程を示す基板断面図である。
【図１６】 従来の配線形成法におけるＷ層形成工程を
示す基板断面図である。
【図１７】 図１６の工程に続くＷ層エッチバック工程
を示す基板断面図である。
【図１８】 図１７の工程に続くＡｌ合金層形成工程を
示す基板断面図である。
【図１９】 図１８の工程に続くＴｉＮ層形成工程を示
す基板断面図である。
【図２０】 図１９の工程に続く配線パターニング工程
を示す基板断面図である。
【図２１】 従来及びこの発明の配線構造を示す基板断
面図である。
【符号の説明】
１０：半導体基板、１２：不純物ドープ領域、１４：絶
縁膜、１６：Ａｌ合金層、１８，２４：ＴｉＮ層、２
０：Ｗ層、２２：配線層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｎ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】基板上に被接続部を覆って絶縁膜を形成す
    る工程と、 前記絶縁膜の上に配線材層を形成する工程と、 前記絶縁膜及び前記配線材層の積層に前記被接続部に対
    応する接続孔を形成する工程と、 前記配線材層を所望の配線パターンに従ってパターニン
    グすることにより前記配線材層の一部を少なくとも前記
    接続孔の周辺部に残す工程と、 前記絶縁膜の上に前記配線材層の残部及び前記接続孔の
    内部を覆って密着層を形成する工程と、 前記接続孔を埋めるように前記密着層の上に導電材層を
    形成した後該導電材層及び前記密着層をエッチバックす
    ることにより配線層を形成する工程であって、該配線層
    は、前記接続孔の周辺部に残された前記配線材層の残部
    と、前記接続孔を埋めるように残された前記密着層の第
    １の残部及び前記導電材層の第１の残部と、前記配線材
    層の残部の側壁に段差を緩和するように残された前記密
    着層の第２の残部及び前記導電材層の第２の残部とを備
    えているものとを含む配線形成法。
  2. 【請求項２】基板上に被接続部を覆って絶縁膜を形成す
    る工程と、 前記絶縁膜の上に配線材層を形成する工程と、 前記配線材層の上に反射防止層を形成する工程と、 ホトリソグラフィ及び選択エッチング処理により前記反
    射防止層、前記配線材層及び前記絶縁膜を貫通して前記
    被接続部に達する接続孔を形成する工程と、 ホトリソグラフィ及び選択エッチング処理により前記配
    線材層及び前記反射防止層の積層をパターニングするこ
    とにより該積層の一部を少なくとも前記接続孔の周辺部
    に残す工程と、 前記絶縁膜の上に前記積層の残部及び前記接続孔の内部
    を覆って密着層を形成する工程と、 前記接続孔を埋めるように前記密着層の上に導電材層を
    形成した後該導電材層及び前記密着層をエッチバックす
    ることにより配線層を形成する工程であって、該配線層
    は、前記接続孔の周辺部に残された前記積層の残部と、
    前記接続孔を埋めるように残された前記密着層の第１の
    残部及び前記導電材層の第１の残部と、前記積層の残部
    の側壁に段差を緩和するように残された前記密着層の第
    ２の残部及び前記導電材層の第２の残部とを備えている
    ものとを含む配線形成法。
JP7149457A 1995-05-24 1995-05-24 配線形成法 Pending JPH08321545A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7149457A JPH08321545A (ja) 1995-05-24 1995-05-24 配線形成法
US08/651,880 US5670422A (en) 1995-05-24 1996-05-21 Method of forming an interconnection with metal plug and reduced step
US08/858,668 US5786637A (en) 1995-05-24 1997-05-19 Interconnection with metal plug and reduced step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7149457A JPH08321545A (ja) 1995-05-24 1995-05-24 配線形成法

Publications (1)

Publication Number Publication Date
JPH08321545A true JPH08321545A (ja) 1996-12-03

Family

ID=15475544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7149457A Pending JPH08321545A (ja) 1995-05-24 1995-05-24 配線形成法

Country Status (2)

Country Link
US (2) US5670422A (ja)
JP (1) JPH08321545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351903A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体製造方法および半導体装置
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812288B2 (ja) * 1996-02-28 1998-10-22 日本電気株式会社 半導体装置の製造方法
US5789317A (en) * 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US6265781B1 (en) * 1996-10-19 2001-07-24 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
KR100219508B1 (ko) * 1996-12-30 1999-09-01 윤종용 반도체장치의 금속배선층 형성방법
US6731007B1 (en) * 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
US6635562B2 (en) 1998-09-15 2003-10-21 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers
JP2000138224A (ja) * 1998-11-04 2000-05-16 Fujitsu Ltd 半導体装置の製造方法
US20030224958A1 (en) * 2002-05-29 2003-12-04 Andreas Michael T. Solutions for cleaning polished aluminum-containing layers
DE102009043740B4 (de) * 2009-09-30 2021-08-05 Globalfoundries Dresden Module One Llc & Co. Kg Rückseitenmetallisierung mit besserer Haftung in Hochleistungshalbleiterbauelementen
DE102017130683B4 (de) * 2017-12-20 2022-02-03 Infineon Technologies Dresden Gmbh Kontaktloch und Verfahren zum Herstellen des Kontaktlochs

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291948A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 金属薄膜配線およびその製造方法
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
KR950000519B1 (ko) * 1991-02-28 1995-01-24 현대전자산업 주식회사 폴리실리콘층을 이용한 자기정렬콘택 제조방법
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
JP3210462B2 (ja) * 1993-01-29 2001-09-17 株式会社東芝 半導体装置の製造方法
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351903A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体製造方法および半導体装置
JP2007053149A (ja) * 2005-08-16 2007-03-01 Renesas Technology Corp 半導体ウエハ及びその製造方法

Also Published As

Publication number Publication date
US5670422A (en) 1997-09-23
US5786637A (en) 1998-07-28

Similar Documents

Publication Publication Date Title
JP3538970B2 (ja) 配線形成法
JPH08321545A (ja) 配線形成法
JPH0817925A (ja) 半導体装置とその製法
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JPH09307077A (ja) 半導体装置の製造方法
JPH08298287A (ja) 半導体装置の金属配線及び半導体装置の製造方法
JPH10209276A (ja) 配線形成方法
JPH08306664A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JPH0974095A (ja) 半導体装置の製造方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPH04196251A (ja) 半導体装置
JP3203926B2 (ja) 配線形成法
JPH07240467A (ja) 配線の形成方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JPH10233395A (ja) 半導体装置の配線およびその製造方法
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法
JPH08222629A (ja) 配線構造及び配線構造の製造方法
KR100421280B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH07230996A (ja) 半導体装置の配線及びその形成方法
JP2001284353A (ja) 半導体装置の製造方法
JPH05343531A (ja) 半導体装置及びその製造方法
JPH08316310A (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法