JPH05114859A - リセツト回路を有するプリスケーラｉｃ - Google Patents
リセツト回路を有するプリスケーラｉｃInfo
- Publication number
- JPH05114859A JPH05114859A JP3272275A JP27227591A JPH05114859A JP H05114859 A JPH05114859 A JP H05114859A JP 3272275 A JP3272275 A JP 3272275A JP 27227591 A JP27227591 A JP 27227591A JP H05114859 A JPH05114859 A JP H05114859A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset circuit
- prescaler
- reset
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の状態及び自身の電源電圧の状態を
判断することによってリセット回路への電源情報の遅れ
誤動作を防止する。 【構成】 判断回路２０には、電池１３からの電圧と電
源レギュレータ１２を介した電圧とを取り入れ、その状
態を判断しリセット回路２に結果を伝送する。リセット
回路２では、リセット動作するかどうか決定し、結果を
コントローラ１０に伝送する。一方、プリスケーラ回路
１はコントローラ１０の情報を取り入れるとともに、Ｖ
ＣＯ９の出力周波数を入力し分周したものをプログラム
カウンタ４に伝送する。そして、判断回路２０、リセッ
ト回路２、プリスケーラ回路１はリセット回路を有する
プリスケーラＩＣとしてモジュール化されている。
判断することによってリセット回路への電源情報の遅れ
誤動作を防止する。 【構成】 判断回路２０には、電池１３からの電圧と電
源レギュレータ１２を介した電圧とを取り入れ、その状
態を判断しリセット回路２に結果を伝送する。リセット
回路２では、リセット動作するかどうか決定し、結果を
コントローラ１０に伝送する。一方、プリスケーラ回路
１はコントローラ１０の情報を取り入れるとともに、Ｖ
ＣＯ９の出力周波数を入力し分周したものをプログラム
カウンタ４に伝送する。そして、判断回路２０、リセッ
ト回路２、プリスケーラ回路１はリセット回路を有する
プリスケーラＩＣとしてモジュール化されている。
Description
【０００１】
【産業上の利用分野】本発明は、無線通信装置などに利
用するリセット回路を有するプリスケーラＩＣに関する
ものである。
用するリセット回路を有するプリスケーラＩＣに関する
ものである。
【０００２】
【従来の技術】近年、簡易無線機やワイヤレスマイクな
どに必要な安定した高周波の発振信号は、位相同期ルー
プ（以下ＰＬＬとする）を用いた周波数シンセサイザに
より得ている。ＰＬＬはマイクロプロセッサやロジック
回路などのコントローラにより発振周波数が設定され
る。そのコントローラの動作を起動させる際にリセット
信号を供給することを目的としてリセット回路が構成さ
れている。
どに必要な安定した高周波の発振信号は、位相同期ルー
プ（以下ＰＬＬとする）を用いた周波数シンセサイザに
より得ている。ＰＬＬはマイクロプロセッサやロジック
回路などのコントローラにより発振周波数が設定され
る。そのコントローラの動作を起動させる際にリセット
信号を供給することを目的としてリセット回路が構成さ
れている。
【０００３】以下に従来の無線装置における周波数シン
セサイザの構成について図３を用いて説明する。
セサイザの構成について図３を用いて説明する。
【０００４】図３は従来の周波数シンセサイザの構成を
示すものである。図３において、１９は周波数シンセサ
イザで、電圧を周波数に変換するＶＣＯ９、ループフィ
ルタ８、ＰＬＬ−ＩＣ７、ＶＣＯ９からの高い周波数を
プログラマブルカウンタ４が分周できる周波数まで分周
するプリスケーラ回路１が組み込まれているプリスケー
ラＩＣ１７、リセット回路２が組み込まれているリセッ
トＩＣ１８、入力に変動があっても常に一定の出力を得
ることが可能な電源レギュレータ１２、プログラマブル
カウンタ４の制御を行うコントローラ１０から構成され
ている。なお、プリスケーラ回路１とプログラマブルカ
ウンタ４はひとつの分周器として動作し、ＶＣＯ９の出
力信号を分周している。ＰＬＬ−ＩＣ７は、２つの入力
の位相を比較する位相比較回路５、外部からのデータ設
定によって分周比を変えられるプログラマブルカウンタ
４、水晶によって基準となる発振を行う基準発振回路６
から構成されている。１１は電源スイッチ、１３は電源
である電池である。
示すものである。図３において、１９は周波数シンセサ
イザで、電圧を周波数に変換するＶＣＯ９、ループフィ
ルタ８、ＰＬＬ−ＩＣ７、ＶＣＯ９からの高い周波数を
プログラマブルカウンタ４が分周できる周波数まで分周
するプリスケーラ回路１が組み込まれているプリスケー
ラＩＣ１７、リセット回路２が組み込まれているリセッ
トＩＣ１８、入力に変動があっても常に一定の出力を得
ることが可能な電源レギュレータ１２、プログラマブル
カウンタ４の制御を行うコントローラ１０から構成され
ている。なお、プリスケーラ回路１とプログラマブルカ
ウンタ４はひとつの分周器として動作し、ＶＣＯ９の出
力信号を分周している。ＰＬＬ−ＩＣ７は、２つの入力
の位相を比較する位相比較回路５、外部からのデータ設
定によって分周比を変えられるプログラマブルカウンタ
４、水晶によって基準となる発振を行う基準発振回路６
から構成されている。１１は電源スイッチ、１３は電源
である電池である。
【０００５】次に上記従来例の動作について説明する。
図３において、電源スイッチ１１をＯＮすると電源レギ
ュレータ１２の出力がリセット回路２に供給され、リセ
ット回路２の出力がコントローラ１０に供給され、コン
トローラ１０は初期状態を保つ。そして電源電圧がコン
トローラ１０が正常に動作できる範囲になると、リセッ
ト回路２はコントローラ１０が初期状態から動作状態に
なるような出力を供給する。そしてコントローラ１０は
内部に格納している周波数データをプログラマブルカウ
ンタ４に転送し、プリスケーラＩＣ１７及びプログラマ
ブルカウンタ４はＶＣＯ９の出力を転送設定された分周
値で分周し、分周されたものは位相比較回路５の第１入
力に加わる。一方、基準発振回路６の出力は位相比較回
路５の第２入力に加わる。そして位相比較回路５では第
１入力と第２入力の２つの信号の位相が比較される。そ
してループフィルタ８では位相比較回路５から出力され
る位相差信号の高周波成分が除去され、次にＶＣＯ９で
はこの出力により位相比較回路５の第１入力と第２入力
の位相差がゼロになるように発振周波数を制御する。以
上によりＶＣＯ９の出力はコントローラ１０で設定され
た周波数と同一のものが得られる。また、電源である電
池１３が消耗して電源電圧がコントローラ１０が正常動
作できなくなる範囲まで低下すると、リセット回路２は
再びコントローラ１０が初期状態になるような出力を供
給する。
図３において、電源スイッチ１１をＯＮすると電源レギ
ュレータ１２の出力がリセット回路２に供給され、リセ
ット回路２の出力がコントローラ１０に供給され、コン
トローラ１０は初期状態を保つ。そして電源電圧がコン
トローラ１０が正常に動作できる範囲になると、リセッ
ト回路２はコントローラ１０が初期状態から動作状態に
なるような出力を供給する。そしてコントローラ１０は
内部に格納している周波数データをプログラマブルカウ
ンタ４に転送し、プリスケーラＩＣ１７及びプログラマ
ブルカウンタ４はＶＣＯ９の出力を転送設定された分周
値で分周し、分周されたものは位相比較回路５の第１入
力に加わる。一方、基準発振回路６の出力は位相比較回
路５の第２入力に加わる。そして位相比較回路５では第
１入力と第２入力の２つの信号の位相が比較される。そ
してループフィルタ８では位相比較回路５から出力され
る位相差信号の高周波成分が除去され、次にＶＣＯ９で
はこの出力により位相比較回路５の第１入力と第２入力
の位相差がゼロになるように発振周波数を制御する。以
上によりＶＣＯ９の出力はコントローラ１０で設定され
た周波数と同一のものが得られる。また、電源である電
池１３が消耗して電源電圧がコントローラ１０が正常動
作できなくなる範囲まで低下すると、リセット回路２は
再びコントローラ１０が初期状態になるような出力を供
給する。
【０００６】このように、上記従来の周波数シンセサイ
ザの様な構成で、電源スイッチ起動時、または電源電圧
低下によりコントローラが正常動作できなくなった場
合、コントローラを初期化することで誤動作を防止する
ことができる。
ザの様な構成で、電源スイッチ起動時、または電源電圧
低下によりコントローラが正常動作できなくなった場
合、コントローラを初期化することで誤動作を防止する
ことができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のような構成では電源レギュレータを介した電源を各
回路に使用するので、ノイズを除去した電源を使用でき
る反面、定数によってはリセット回路に供給する入力に
遅れが生じて誤動作をするという問題が発生するという
問題あった。また、リセットＩＣが独立した構成のた
め、リセットＩＣの実装のための面積が必要なので、小
型化や多機能化を実現しようとする過程においてその妨
げとなるという問題を有していた。また、リセットＩＣ
の分のコストがかかるという問題も有していた。
来のような構成では電源レギュレータを介した電源を各
回路に使用するので、ノイズを除去した電源を使用でき
る反面、定数によってはリセット回路に供給する入力に
遅れが生じて誤動作をするという問題が発生するという
問題あった。また、リセットＩＣが独立した構成のた
め、リセットＩＣの実装のための面積が必要なので、小
型化や多機能化を実現しようとする過程においてその妨
げとなるという問題を有していた。また、リセットＩＣ
の分のコストがかかるという問題も有していた。
【０００８】本発明は、上記従来の問題を解決するもの
であり、２つの入力信号を判別し最適な制御ができる優
れたリセット回路を有するプリスケーラＩＣを提供する
ことを目的とするものである。
であり、２つの入力信号を判別し最適な制御ができる優
れたリセット回路を有するプリスケーラＩＣを提供する
ことを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、周波数を分周する分周手段と、外部から入
力される電源電圧及び駆動用電源として使用されている
電源電圧によって電源投入状態及び低下状態を判定する
判断手段と、この判断手段によってリセット信号を出力
するリセット手段とを備えるものである。
するために、周波数を分周する分周手段と、外部から入
力される電源電圧及び駆動用電源として使用されている
電源電圧によって電源投入状態及び低下状態を判定する
判断手段と、この判断手段によってリセット信号を出力
するリセット手段とを備えるものである。
【００１０】
【作用】本発明は上記した構成により、リセット回路は
自身の電源と電源からの直接の入力の２つの入力によっ
て判断され、コントローラが動作するので最適な出力を
供給でき、コントローラの誤動作防止がより強力になる
効果がある。また、リセットＩＣが廃止されるので、周
波数シンセサイザの実装面積が小さくなり、小型化や多
機能化をより安価に実現できる効果がある。
自身の電源と電源からの直接の入力の２つの入力によっ
て判断され、コントローラが動作するので最適な出力を
供給でき、コントローラの誤動作防止がより強力になる
効果がある。また、リセットＩＣが廃止されるので、周
波数シンセサイザの実装面積が小さくなり、小型化や多
機能化をより安価に実現できる効果がある。
【００１１】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【００１２】図１は本発明の第１の実施例の構成を示す
周波数シンセサイザのブロック図である。図１におい
て、１４は周波数シンセサイザで、リセット回路を有す
るプリスケーラＩＣ３、ＰＬＬ−ＩＣ７、ループフィル
タ８、ＶＣＯ９、コントローラ１０、電源レギュレータ
１２から構成されている。３はリセット回路を有するプ
リスケーラＩＣで、プリスケーラ回路１、リセット回路
２、判断回路２０から構成されている。７はＰＬＬ−Ｉ
Ｃで、プログラマブルカウンタ４、位相比較回路５、基
準発振回路６から構成されている。１１は電源スイッ
チ、１３は電源である電池である。判断回路２０は電源
から直接入力される第１の入力端子と電源レギュレータ
を通して供給される自身の電源電圧となる第２の入力と
を持つように構成されている。
周波数シンセサイザのブロック図である。図１におい
て、１４は周波数シンセサイザで、リセット回路を有す
るプリスケーラＩＣ３、ＰＬＬ−ＩＣ７、ループフィル
タ８、ＶＣＯ９、コントローラ１０、電源レギュレータ
１２から構成されている。３はリセット回路を有するプ
リスケーラＩＣで、プリスケーラ回路１、リセット回路
２、判断回路２０から構成されている。７はＰＬＬ−Ｉ
Ｃで、プログラマブルカウンタ４、位相比較回路５、基
準発振回路６から構成されている。１１は電源スイッ
チ、１３は電源である電池である。判断回路２０は電源
から直接入力される第１の入力端子と電源レギュレータ
を通して供給される自身の電源電圧となる第２の入力と
を持つように構成されている。
【００１３】以上のように構成された周波数シンセサイ
ザ１４の動作について説明する。まず、電源スイッチ１
１をＯＮすると判断回路２０の第１の入力端子である電
池からの電圧には電源投入時の不安定な電圧が入力さ
れ、第２の入力端子である電源レギュレータ１２からの
電圧はほとんど無信号状態となっている。この時、リセ
ット回路２には判断回路２０から電源投入モードである
信号が送られる。そしてリセット回路２はコントローラ
１０へ初期状態となるように制御信号を送る。
ザ１４の動作について説明する。まず、電源スイッチ１
１をＯＮすると判断回路２０の第１の入力端子である電
池からの電圧には電源投入時の不安定な電圧が入力さ
れ、第２の入力端子である電源レギュレータ１２からの
電圧はほとんど無信号状態となっている。この時、リセ
ット回路２には判断回路２０から電源投入モードである
信号が送られる。そしてリセット回路２はコントローラ
１０へ初期状態となるように制御信号を送る。
【００１４】次に、電源スイッチをＯＮした後、判断回
路２０の第１の入力端子、第２の入力端子とも充分安定
な電圧が送られると、この時リセット回路２には判断回
路２０から正常モードである信号が送られる。そしてリ
セット回路２はコントローラ１０へ動作状態となるよう
に制御信号が送られる。コントローラ１０が動作状態に
なってからの動作は従来例と同様である。
路２０の第１の入力端子、第２の入力端子とも充分安定
な電圧が送られると、この時リセット回路２には判断回
路２０から正常モードである信号が送られる。そしてリ
セット回路２はコントローラ１０へ動作状態となるよう
に制御信号が送られる。コントローラ１０が動作状態に
なってからの動作は従来例と同様である。
【００１５】また、電源である電池１３が消耗したり電
源スイッチ１１をＯＦＦにして判断回路２０の第１の入
力端子である電池からの電圧が低下するとリセット回路
２には判断回路２０から電源ワーニングモードである信
号が送られる。そしてリセット回路２はコントローラ１
０へ制御中止の制御信号を送る。これにより、コントロ
ーラ１０は周辺回路に影響を与えないような出力を行
う。
源スイッチ１１をＯＦＦにして判断回路２０の第１の入
力端子である電池からの電圧が低下するとリセット回路
２には判断回路２０から電源ワーニングモードである信
号が送られる。そしてリセット回路２はコントローラ１
０へ制御中止の制御信号を送る。これにより、コントロ
ーラ１０は周辺回路に影響を与えないような出力を行
う。
【００１６】その後、第２入力である電源レギュレータ
１２からの電圧が無信号状態となるとリセット回路２に
は判断回路２０から電源停止モードである信号が送られ
る。そしてリセット回路２はコントローラ１０へ初期状
態になるように制御信号を送る。
１２からの電圧が無信号状態となるとリセット回路２に
は判断回路２０から電源停止モードである信号が送られ
る。そしてリセット回路２はコントローラ１０へ初期状
態になるように制御信号を送る。
【００１７】このように本発明によれば、電源レギュレ
ータ１２から供給される自身の電源に加えて判断回路２
０に電源から直接供給される入力端子を持たせること
で、電源レギュレータ１２によるリセット回路２への入
力の遅れが原因で誤動作してしまう可能性があるという
従来例での問題点を解決することができ、更にリセット
回路をプリスケーラＩＣに組み込むことによってリセッ
トＩＣが廃止できるので周波数シンセサイザの実装面積
が小さくできる。
ータ１２から供給される自身の電源に加えて判断回路２
０に電源から直接供給される入力端子を持たせること
で、電源レギュレータ１２によるリセット回路２への入
力の遅れが原因で誤動作してしまう可能性があるという
従来例での問題点を解決することができ、更にリセット
回路をプリスケーラＩＣに組み込むことによってリセッ
トＩＣが廃止できるので周波数シンセサイザの実装面積
が小さくできる。
【００１８】なお、プリスケーラＩＣが組み込んである
ＰＬＬ−ＩＣの場合、第２の実施例として第２図のよう
にＰＬＬ−ＩＣ１５のバイポーラ部分に上記のような２
入力を持つリセット回路２を組み込むことによって第１
の実施例と同様の効果がのぞめる。
ＰＬＬ−ＩＣの場合、第２の実施例として第２図のよう
にＰＬＬ−ＩＣ１５のバイポーラ部分に上記のような２
入力を持つリセット回路２を組み込むことによって第１
の実施例と同様の効果がのぞめる。
【００１９】
【発明の効果】以上のように本発明は、電源レギュレー
タから供給される自身の電源に加えて判断回路に電源か
ら直接供給される入力端子を持たせることで、電源レギ
ュレータによるリセット回路への入力の遅れが原因で誤
動作してしまう可能性があるという従来例での問題点を
解決することができ、更にリセット回路をプリスケーラ
ＩＣに組み込むことによってリセットＩＣが廃止できる
ので周波数シンセサイザの実装面積が小さくできる優れ
たリセット回路を有するプリスケーラＩＣを実現できる
ものである。
タから供給される自身の電源に加えて判断回路に電源か
ら直接供給される入力端子を持たせることで、電源レギ
ュレータによるリセット回路への入力の遅れが原因で誤
動作してしまう可能性があるという従来例での問題点を
解決することができ、更にリセット回路をプリスケーラ
ＩＣに組み込むことによってリセットＩＣが廃止できる
ので周波数シンセサイザの実装面積が小さくできる優れ
たリセット回路を有するプリスケーラＩＣを実現できる
ものである。
【図１】本発明の第１の実施例におけるリセット回路を
有するプリスケーラＩＣを利用した周波数シンセサイザ
のブロック図
有するプリスケーラＩＣを利用した周波数シンセサイザ
のブロック図
【図２】本発明の第２の実施例におけるリセット回路を
有するプリスケーラＩＣを利用した周波数シンセサイザ
のブロック図
有するプリスケーラＩＣを利用した周波数シンセサイザ
のブロック図
【図３】従来の周波数シンセサイザのブロック図
１ プリスケーラ回路 ２ リセット回路 ３ リセット回路を有するプリスケーラＩＣ ４ プログラマブルカウンタ ５ 位相比較回路 ６ 基準発振回路 ７,１５ ＰＬＬ−ＩＣ ８ ループフィルタ ９ ＶＣＯ １０ コントローラ １１ 電源スイッチ １２ 電源レギュレータ １３ 電池 １４,１６ 周波数シンセサイザ ２０ 判断回路
Claims (1)
- 【請求項１】 周波数を分周する分周手段と、外部から
入力される電源電圧及び駆動用電源として使用されてい
る電源電圧によって電源投入状態及び低下状態を判定す
る判断手段と、この判断手段によってリセット信号を出
力するリセット手段とを備えたリセット回路を有するプ
リスケーラＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272275A JPH05114859A (ja) | 1991-10-21 | 1991-10-21 | リセツト回路を有するプリスケーラｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272275A JPH05114859A (ja) | 1991-10-21 | 1991-10-21 | リセツト回路を有するプリスケーラｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114859A true JPH05114859A (ja) | 1993-05-07 |
Family
ID=17511584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272275A Pending JPH05114859A (ja) | 1991-10-21 | 1991-10-21 | リセツト回路を有するプリスケーラｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109874085A (zh) * | 2019-02-26 | 2019-06-11 | 广东工业大学 | 无线麦克风的电量监控装置、电量监控系统及无线麦克风 |
-
1991
- 1991-10-21 JP JP3272275A patent/JPH05114859A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109874085A (zh) * | 2019-02-26 | 2019-06-11 | 广东工业大学 | 无线麦克风的电量监控装置、电量监控系统及无线麦克风 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02261226A (ja) | 移動電話機 | |
| JP2001051747A (ja) | クロック制御回路 | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| US20030056132A1 (en) | Computer arresting occurrence of unnecessary signals | |
| JP2004159207A (ja) | 無線通信装置 | |
| US20020041214A1 (en) | PLL circuit | |
| JPH05114859A (ja) | リセツト回路を有するプリスケーラｉｃ | |
| US5936473A (en) | Clock generator in which external oscillator is disabled after internal PLL becomes locked | |
| JP2841989B2 (ja) | 周波数合成器を待機モードにする方法およびその装置 | |
| JP2924803B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JPH10336027A (ja) | クロック発生器 | |
| JPH0774671A (ja) | 送受信機の発振回路及びｐｌｌｉｃ | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JP3251835B2 (ja) | チューナ用半導体装置 | |
| JP2924846B2 (ja) | 半導体集積回路 | |
| JPH06290281A (ja) | マイクロプロセッサ | |
| JPH10270999A (ja) | 半導体装置 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2000022529A (ja) | 位相同期回路 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2828807B2 (ja) | Ｐｌｌ回路のデッドロック防止回路 |