JPH0511660B2 - - Google Patents

Info

Publication number
JPH0511660B2
JPH0511660B2 JP62078550A JP7855087A JPH0511660B2 JP H0511660 B2 JPH0511660 B2 JP H0511660B2 JP 62078550 A JP62078550 A JP 62078550A JP 7855087 A JP7855087 A JP 7855087A JP H0511660 B2 JPH0511660 B2 JP H0511660B2
Authority
JP
Japan
Prior art keywords
resin
island
integrated circuit
semiconductor chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62078550A
Other languages
English (en)
Other versions
JPS63244747A (ja
Inventor
Hiromichi Sawatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62078550A priority Critical patent/JPS63244747A/ja
Priority to KR1019880003591A priority patent/KR910001419B1/ko
Publication of JPS63244747A publication Critical patent/JPS63244747A/ja
Priority to US07/506,251 priority patent/US5083189A/en
Publication of JPH0511660B2 publication Critical patent/JPH0511660B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はリードフレームのアイランド上に固
定された集積回路を樹脂封止して成る樹脂封止型
集積回路装置及びその製造方法に関する。
(従来の技術) リードフレームのアイランド上に集積回路を固
定して成る集積回路装置においては、半導体チツ
プをじんあいから保護する目的等のために、一般
に、上記集積回路を封止するようになつている。
この封止の方法として、気密封止方法や樹脂封止
方法がある。
第3図に樹脂封止型の集積回路装置の一例を示
す。図において、11はリードフレームのアイラ
ンドであり、12は同じくリードである。13は
上記アイランド11上に固定された集積回路であ
る。14は、アイランド11、リード12の基端
部並びに集積回路13を一体的に封止する樹脂で
ある。
上記集積回路13は例えばハイブリツド型の集
積回路である。すなわち、この集積回路13は、
アイランド11上に接着剤等により固定された絶
縁基板131と、この絶縁基板131上に接着剤
等により固定された複数の半導体チツプ132を
有する。絶縁基板131上には、導体配線133
が形成されている。この導体配線133、半導体
チツプ132の電極、リード12は適宜ワイヤ1
34によつて接続されている。
第4図は、樹脂封止型集積回路の他の例の構成
を示す断面図である。この樹脂封止型集積回路装
置は、絶縁基板131に孔135を形成し、一部
の半導体チツプ132をこの孔135を介して接
着剤等によりアイランド12に直接固定した点を
除けば、先の第2図に示す装置とほぼ同じ構成を
有する。したがつて、第4図において、先の第3
図とほぼ同一機能を果す部分には同一符号を付
す。
以上樹脂封止型集積回路装置の構成を2つ程説
明したが、この樹脂封止型集積回路装置において
は、集積回路13をじんあい等から保護できる反
面、次のような問題を有していた。
(1) まず、1つは、パツケージ内への水分の侵入
による集積回路装置の機能破壊時間が短かいこ
とである。
すなわち、水分がパツケージ内に侵入する
と、樹脂14と絶縁基板131との境界面にお
いて、導体配線133間にリーク電流が流れる
ことがあるが、このリーク電流が多いと、集積
回路装置の機能が破壊される。樹脂封止型集積
回路装置の場合、水分の侵入量が多いため、上
記機能破壊が短時間に起きる可能性が高いわけ
である。この問題は、高集積化に伴なつて、導
体配線133の間隔が狭くなつた場合、特に顕
著に現れる。
例えば、デユアルインラインパツケージ
(DIP)型の樹脂封止型集積回路装置の場合、
配線間隔0.2mm〜1.0mm、配線間印加電圧約30V
という条件で、蒸気加圧処理による長期信頼性
試験を行なつてみると、100時間前後でリーク
電流が10μAオーダに達し、機能破壊が生ずる
ことが確かめられている。この破壊時間は、表
面実装の薄型タイプの樹脂封止型集積回路装置
においては、市場での信頼性において問題とな
る時間である。したがつて、樹脂封止型集積回
路装置の進展、拡大を図るには、破壊時間を伸
ばすことが必須の要件となる。
(2) また、1つは、熱ストレスにより、導体配線
133が断線したり、よじれたり(ひどい場合
はシヨートする)して、機能破壊が生じる可能
性が高いことである。この問題は、導体配線1
33の幅が細かつたり、間隔が狭い場合、さら
には導体配線133が柔らかい材料でできてい
る場合に、特に顕著に現れる。例えば、線幅が
100μm以下の場合、−65゜/200℃の温度サイク
ルを30分ごとに繰り返すことにより、断線やよ
じれが生じることが確かめられている。
(3) また、1つは導体配線133の横切るワイヤ
134に垂れ下がり等の変形が生じて、シヨー
トが生ずる危険性が高いということである。
(4) さらに、1つは絶縁基板131上での導体配
線133の面積比率が高くなると、絶縁基板1
31と樹脂14との密着率が低下するというこ
とである。そして、密着率が低下すると、上述
した(1)の問題等が生じることになる。
(発明が解決しようとする問題点) 以上述べたように樹脂封止型集積回路装置は、
従来、水分の侵入による機能破壊時間が短いとい
う問題、熱ストレスにより断線やシヨートが生じ
やすいという問題、ワイヤの変形によるシヨート
が生じやすいという問題、導体配線の面積比率の
増大に伴ない樹脂の密着率が低下するという問題
を有していた。
そこで、この発明は、上記問題を解決し、高い
信頼性を得ることができる樹脂封止型集積回路装
置及びその製造方法を提供することを目的とす
る。
[発明の構成] (問題点を解決するための手段) 上記目的を達成するためにこの発明は、リード
フレームにおけるアイランドの表面上に設けられ
た第1の孔を有する絶縁基板と、前記第1の孔に
より露出された前記アイランドの上に設けられた
半導体チツプと、前記絶縁基板の上に設けられた
導体層と、前記導体層を被覆し、前記導体層の電
極取り出し部に対応する部分に第2の孔を有する
ポリイミドからなる絶縁被覆と、前記第2の孔に
より露出された前記導体層の前記電極取り出し部
と前記半導体チツプとを接続するワイヤと、前記
ワイヤ、前記絶縁被膜、前記半導体チツプおよび
前記アイランドを封止する樹脂とを具備するよう
な構成を有するものである。
また、この発明は、上述したような構成を得る
ために、まず、リードフレームにおけるアイラン
ドの上に第1の孔を有する絶縁基板を設け、前記
第1の孔により露出された前記アイランドの上に
半導体チツプを設ける。次に、前記絶縁基板の上
に導体層を設け、前記導体層の電極取り出し部に
対応する部分に予じめ第2の孔が形成されたポリ
イミドからなる絶縁被膜により前記導体層を覆
う。この後、前記第2の孔により露出された前記
導体層の前記電極取り出し部と前記半導体チツプ
とをワイヤにより接続し、前記ワイヤ、前記絶縁
被膜、前記半導体チツプおよび前記アイランドを
樹脂により封止するようにしたものである。
(作用) 上記構成によれば、パツケージ内に侵入した水
分が導体層に到達するのを、この導体層を被覆す
る絶縁被膜によつて阻止することができるので、
侵入水分による機能破壊を極力抑えることができ
る。
また、上記絶縁被膜により熱ストレスが導体層
に直接伝わるのを防ぐことができるので、熱スト
レスによる導体配線の断線やシヨートを極力抑え
ることができる。
また、上記絶縁被膜により、ワイヤが導体層等
に接触するのを防ぐことができるので、ワイヤの
変形によるシヨートを極力抑えることができる。
さらに、絶縁被膜は金属等より成る導体層に比
べ、樹脂との密着性が良いので、導体層の面積比
率が高くなつても、樹脂との密着率の低下を抑え
ることができる。
(実施例) 以下、図面を参照してこの発明の実施例を詳細
に説明する。
第1図はこの発明の一実施例の構成を示す断面
図である。図において、21はリードフレームの
アイランドであり、22は同じくリードである。
23は上記アイランド21上に固定された集積回
路である。24は、アイランド21、リード22
の基端部並びに集積回路23の一体的に封止する
樹脂である。
上記集積回路23は例えばハイプリツド型の集
積回路である。すなわち、集積回路23は、アイ
ランド21上に接着剤等により固定された絶縁基
板231と複数の半導体チツプ232を有する。
これら複数の半導体チツプ232の一部は接着剤
等により絶縁基板231上に固定されている。ま
た、一部は、絶縁基板232に形成された孔23
3を介して接着剤等によりアイランド21に直接
固定されている。絶縁基板231の上には、導体
配線234が形成されている。この導体配線23
4、半導体チツプ232の電極、リード22はワ
イヤ235によつて適宜接続されている。
次にこの発明の特徴を成す部分について説明す
る。
第1図において、25は導体配線234を被覆
する絶縁被膜である。この絶縁被膜25は、導体
配線234の電極取出し部に対応する部分に孔2
6を有する。そして、この孔26を介して導体配
線234の電極取出し部にワイヤ235が接続さ
れている。
なお、上記絶縁被膜25は例えばポリイミド等
の絶縁物によつて50μm〜100μm程度の膜厚を有
するように形成されている。
上記絶縁被膜25による上記導体配線234の
被覆及びワイヤ235の接続は次のような方法で
なされる。
まず、上記絶縁被膜25は、導体配線234の
電極取り出し部に対応する部分に孔26を形成さ
れたフイルムとして予じめ用意される。そして、
この絶縁フイルムを、上記電極取り出し部と孔2
6との位置合わせをしながら、絶縁基板234に
被せ、接着剤等により固着することにより、導体
配線234の被覆が終了する。この後、上記孔2
6を介してワイヤ235を導体配線234の電極
取り出し部に接続する。
以上により、導体配線234の被覆及びワイヤ
235の接続が終了する。
なお、絶縁フイルムへの孔26の形成には、例
えば、薬品によるエツチング処理、機械的なプレ
ス処理、光反応を利用した処理を用いることがで
きる。
また、絶縁フイルムを導体配線234に固着す
るための接着剤は、例えば、予じめ絶縁フイルム
に塗布しておけばよい。
以上説明したようなこの実施例によれば、次の
ような効果を得ることができる。
(1) まず、絶縁被膜25によつて、パツケージ内
に侵入した水分が導体配線234に到達するの
を極力阻止することができる。これにより、導
体配線234間のリーク電流を小さくすること
ができ、侵入水分による機能破壊を抑えること
ができる。実験の結果、現在、リーク電流が
μAオーダであるのに対し、この実施例では、
これをnAオーダさらにはPAオーダまで抑えら
れることが確められた。これにより、樹脂封止
型集積回路装置の適用範囲、応用範囲を大幅に
拡大することができる。また、水分の阻止はリ
ーク電流の減少だけでなく、印加電圧の高圧化
も現実することができ、この意味においても、
樹脂封止型集積回路装置の適用範囲、応用範囲
を拡大することができる。
(2) また、上記絶縁被膜25により熱ストレスが
導体配線234に直接伝わるのを防ぐことがで
きるので、熱ストレスによる導体配線234の
断線やシヨートを極力抑えることができる。
また、上記絶縁被膜25により、ワイヤ23
5か導体配線234に接触するのを防ぐことが
できるので、ワイヤ235の変形によるシヨー
トを極力抑えることができる。
(3) さらに、絶縁被膜25は金属等より成る導体
配線234に比べ、樹脂24との密着性の方が
良いので、導体配線234の面積比率が高くな
つても、樹脂24の密着率の低下を抑えること
ができる。
(4) また、絶縁物によつて導体配線234を被覆
し、絶縁被膜25を形成することは、通常の被
膜形成処理で簡単に行なうことができるので、
何ら生産性を落すことなく、樹脂封止型集積回
路を製造することができる。
(5) また、導体配線234を孔26のあいた絶縁
被膜25で被覆するのに、予じめ孔26のあい
た絶縁フイルムを用意し、これを導体配線23
4に被せるようにしたので、導体配線234を
傷つけたり、複雑なエツチングコントロールを
必要としない利点がある。すなわち、孔26の
あいた絶縁被膜25で導体配線234を被覆す
る方法としては、この他にも、例えば絶縁被膜
25で導体配線234を被覆した後、孔26を
形成する方法が考えられる。しかし、この方法
では、孔26を形成する際導体配線234を傷
つけたり、エツチングで孔26を形成する場合
には、導体配線234を傷つけないようにする
ためのエツチングレートのコントロールが困難
となる。これに対し、この実施例では、予じめ
孔26の形成された絶縁フイルムを被せるの
で、このような問題が生じないわけである。
(6) また、ワイヤ235を導体配線234の電極
取り出し部に接続するのに、孔26が形成され
た絶縁被膜25により導体配線234を被覆し
てから接続するようにしたので、ワイヤ235
の断線等を防止することができる。すなわち、
絶縁被膜で被覆された導体配線234を得るの
に、まず、ワイヤ235を導体配線234の電
極取り出し部に接続してから、導体配線234
に絶縁物を塗布する方法が考えられる。しか
し、この方法では、絶縁物を塗布する際、ワイ
ヤ235の断線等が生じる危険性が高い。これ
に対し、この実施例では、孔26を有する絶縁
被膜25で導体配線234を被覆してから、ワ
イヤ235を接続するようにしたので、このよ
うな問題は生じない。
次に、第2図の断面図を用いてこの発明の他の
実施例を説明する。
先の実施例では、ハイブリツト型の集積回路を
備えた樹脂封止型集積回路装置にこの発明を適用
する場合を説明したが、この実施例は、モノリシ
ツク型の集積回路を備えた樹脂封止型集積回路装
置にこの発明を適用したものである。
第2図において、31はリードフレームのアイ
ランドであり、32は同じくリードである。33
はアイランド31上に接着剤等により固定された
半導体チツプである。
半導体チツプ33の電極はリード32と電気的
に接続される。この場合、一般には、半導体チツ
プ33の電極とリード32との距離が長いため
に、両者は直接接続されることはなく、アイラン
ド31とリード32との間に設けられたパツド3
4を介して接続される。このパツト34は例えば
絶縁物から成る支持台35上に形成され、ワイヤ
36を介してリード32及び半導体チツプ33の
電極に接続されている。そして、このパツド34
は、半導体チツプ33等とともに、樹脂37によ
つて一体的に封止されている。
このような構成において、この実施例では、パ
ツド34を電極取出し部38を残して絶縁被膜3
9で被覆するようにしたものである。
このような構成によれば、水分による隣接パツ
ド38間のシヨートの防止等、先の実施例と同様
な効果を得ることができる。
このようにこの発明の特徴を成す絶縁被膜によ
る被覆は、絶縁着板上の導体配線だけでなく、上
述したパツド等、樹脂封止される導体層一般に適
用可能なものである。
また、以上の説明では、導体層において、電極
取出し部を除く全ての部分を絶縁被膜により被覆
する場合を説明したが、発明の目的を達成するこ
とができる範囲で、被覆部分を少なくするように
してもよい。
また、この発明は、複数の絶縁着板を一体的に
樹脂封止してなる装置にも適用可能なことは勿論
である。
この他にもこの発明は、発明の要旨を逸脱しな
い範囲で種々様々変形実施可能なことは勿論であ
る。
[発明の効果] 以上述べたようにこの発明によれば、樹脂封止
型集積回路装置の耐湿特性、熱ストレス特性並び
に樹脂密着率の向上を図ることができるととも
に、ワイヤの変形によるシヨートを防止すること
ができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示す断面
図、第2図は同じく他の実施例の構成を示す断面
図、第3図及び第4図はそれぞれ従来の樹脂封止
型集積回路装置の異なる構成を示す断面図であ
る。 21,31……アイランド、22,32……リ
ード、23……集積回路、24,37……樹脂、
25,39……絶縁被膜、26,38……電極取
出し部、23,232……半導体チツプ、34…
…パツド、35……支持台、36,235……ワ
イヤ、231……絶縁基板、233……孔、23
4……導体配線。

Claims (1)

  1. 【特許請求の範囲】 1 リードフレームにおけるアイランドの表面上
    に設けられた第1の孔を有する絶縁基板と、 前記第1の孔により露出された前記アイランド
    の上に設けられた半導体チツプと、 前記絶縁基板の上に設けられた導体層と、 前記導体層を被覆し、前記導体層の電極取り出
    し部に対応する部分に第2の孔を有するポリイミ
    ドからなる絶縁被膜と、 前記第2の孔により露出された前記導体層の前
    記電極取り出し部と前記半導体チツプとを接続す
    るワイヤと、 前記ワイヤ、前記絶縁被膜、前記半導体チツプ
    および前記アイランドを封止する樹脂と、 を具備することを特徴とする樹脂封止型集積回路
    装置。 2 リードフレームにおけるアイランドの上に第
    1の孔を有する絶縁基板を設ける工程と、 前記第1の孔により露出された前記アイランド
    の上に半導体チツプを設ける工程と、 前記絶縁基板の上に導体層を設ける工程と、 前記導体層の電極取り出し部に対応する部分に
    予じめ第2の孔が形成されたポリイミドからなる
    絶縁被膜により前記導体層を覆う工程と、 前記第2の孔により露出された前記導体層の前
    記電極取り出し部と前記半導体チツプとをワイヤ
    により接続する工程と、 前記ワイヤ、前記絶縁被膜、前記半導体チツプ
    および前記アイランドを樹脂により封止する工程
    と、 を具備することを特徴とする樹脂封止型集積回路
    装置の製造方法。
JP62078550A 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法 Granted JPS63244747A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62078550A JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法
KR1019880003591A KR910001419B1 (ko) 1987-03-31 1988-03-31 수지봉합형 집적회로장치
US07/506,251 US5083189A (en) 1987-03-31 1990-04-09 Resin-sealed type IC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62078550A JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS63244747A JPS63244747A (ja) 1988-10-12
JPH0511660B2 true JPH0511660B2 (ja) 1993-02-16

Family

ID=13665025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62078550A Granted JPS63244747A (ja) 1987-03-31 1987-03-31 樹脂封止型集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63244747A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800761B2 (ja) * 1996-02-23 1998-09-21 日本電気株式会社 マルチチップ半導体装置
JP4965393B2 (ja) * 2007-08-30 2012-07-04 アスモ株式会社 樹脂封止型半導体装置
CN102460667B (zh) * 2009-06-08 2014-11-12 松下电器产业株式会社 电子部件安装结构体的制造方法以及电子部件安装结构体
US9324639B2 (en) 2014-07-03 2016-04-26 Stmicroelectronics S.R.L. Electronic device comprising an improved lead frame
EP4205171A1 (en) 2020-08-27 2023-07-05 Hitachi Energy Switzerland AG Power semiconductor module and manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120549U (ja) * 1975-10-20 1977-09-13
JPS6130067A (ja) * 1984-07-23 1986-02-12 Nec Kansai Ltd ハイブリツドic

Also Published As

Publication number Publication date
JPS63244747A (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
KR910001419B1 (ko) 수지봉합형 집적회로장치
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
US4839713A (en) Package structure for semiconductor device
KR19980041849A (ko) 정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치와,정전방전 보호장치를 형성하는 방법 및정전방전 보호장치를 리드 프레임에 있는 다수의 리드에 부착하는 방법
JPH0511660B2 (ja)
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2004289017A (ja) 樹脂封止型半導体装置
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JPH01192125A (ja) 半導体装置の実装構造
JP3248853B2 (ja) 複数のicチップを備えた密封型半導体装置の構造
JPS62296541A (ja) 樹脂封止型半導体装置
JP2928611B2 (ja) 樹脂封止半導体装置
JP3337526B2 (ja) パッケージ型半導体部品の構造
JP2633557B2 (ja) 樹脂封止型集積回路装置
JPH0567708A (ja) 半導体集積回路のパツケージ方法
JPH04278548A (ja) 樹脂封止型半導体装置
JP4562950B2 (ja) 半導体装置およびその製造方法
JPH01135052A (ja) 半導体装置およびその製造方法
JPS617638A (ja) 半導体装置
KR20000007325A (ko) 칩 온 칩 구조를 갖는 반도체 패키지 및 그 제조 방법
KR100251331B1 (ko) 리드 프레임 및 그것을 이용한 반도체 디바이스
JPS59172756A (ja) 半導体装置
JP2805246B2 (ja) 電子部品搭載用基板
JPS63262859A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees