JPH0511720A - 表示システム - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ＣＲＴの表示タイミングでフラット
パネル形の表示器を動作させることのできる表示システ
ムを構築することを特徴とする。 【構成】ＬＣＤパネル５自体をＣＲＴのタイミングで動
かすことはできないので、フレームバッファメモリ３に
一度データを蓄えて、それをあらためて読み出してＬＣ
Ｄパネル５上に表示する構成とし、ＣＲＴ６の表示タイ
ミングでＬＣＤパネル５を動作させることを特徴とす
る。また、ＣＲＴ６がサポートする複数の表示解像度に
対して、ＬＣＤパネル５上の一部分に画像を表示するこ
とで解像度の小さな表示を実現する構成とすることを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＲＴ（陰極線管ディ
スプレイ）のための表示タイミングにて動作可能なフラ
ットパネル形ディスプレイを備えた表示システムに関す
る。

【０００２】

【従来の技術】パーソナルコンピュータの分野では従来
のディスクトップに代わり、小型、軽量、携帯に便利な
ラップトップが普及してきた。この種パーソナルコンピ
ュータは、その特質上ディスプレイデバイスとして、液
晶表示器（ＬＣＤ）、プラズマ表示器（ＰＤＰ）等のフ
ラットパネルディスプレイが使用される。この種パーソ
ナルコンピュータでは、フラットパネルディスプレイ、
例えばＬＣＤはその表示タイミングがＣＲＴの表示タイ
ミングと大きく異なるため、ＬＣＤ専用の表示制御回路
を用いることによって対応していた。そのタイミングの
一例を示すと以下のようになる。 ＣＲＴ； 水平同期（HSYNC) 31.78 マイクロ秒 31.46KHz 垂直同期（VSYNC) 16.68 マイクロ秒 59.95Hz ＬＣＤ； 水平同期（LP) 52.111マイクロ秒 19.19KHz 垂直同期（fp) 12.511マイクロ秒 79.94Hz

【０００３】

【発明が解決しようとする課題】上述したパーソナルコ
ンピュータのハードウェア／ソフトウェアは、実質的に
標準化され、流通ソフトウェアの有効利用が図られてい
る。ところで、流通ソフトウェアの殆どはＣＲＴ用に作
られているのが現状である。従ってフラットパネルディ
スプレイを表示装置として用いる場合、互換性維持が重
要な設計事項となる。具体的に、従来例では表示制御回
路をフラットパネル用の表示タイミングで動作させる必
要があるため、ソフトウェア的な互換性上の問題があっ
た。また、ＣＲＴとフラットパネルディスプレイとの同
時表示は不可能であった。

【０００４】本発明は上記事情に鑑みてなされたもので
あり、ＣＲＴディスプレイの表示タイミングでフラット
パネルディスプレイを動作可能にした表示システムを提
供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の表示システム
は、一時的に表示データを蓄えるフレームバッファメモ
リと、ＣＲＴ表示用のタイミングで入力される表示デー
タを上記フレームバッファメモリに書き込むデータ書き
込み回路と、上記フレームバッファメモリからフラット
パネル表示用の表示タイミングに従って表示データを読
み出すデータ読み出し回路と、この回路から読み出され
たデータを表示するフラットパネルディスプレイとを具
備することを特徴とする。また、入力されるＣＲＴ表示
のための同期信号をもとに表示画面解像度を判定する判
定回路と、その判定結果に基づいてフレームバッファメ
モリに書き込むアドレスを変更するアドレス変更回路
と、上記判定結果に基づいてフラットパネルディスプレ
イに供給するデータをゲートする表示位置制御回路とを
具備し、固定の物理的解像度を持つフラットパネルディ
スプレイ上にＣＲＴディスプレイと同等の可変解像度表
示を実現することも特徴とする。

【０００６】

【作用】本発明では、ＬＣＤパネル自体をＣＲＴのタイ
ミングで動かすことはできないので、フレームバッファ
メモリに一度データを蓄えて、それをあらためて読み出
しＬＣＤパネル上に表示する構成とする。このため、一
時的に表示データを蓄えるためのフレームバッファメモ
リと、ＣＲＴ用のタイミングで入力される表示データを
フレームバッファメモリに書き込む回路と、フレームバ
ッファメモリからＬＣＤパネル用の表示タイミングに従
ってデータを読み出す回路と、この読み出されたデータ
を表示するＬＣＤパネルとを設けることにより、ＣＲＴ
の表示タイミングで動作するＬＣＤパネルを用いた表示
装置を実現する。

【０００７】また、ＣＲＴでは複数の表示解像度をサポ
ートする。これは、同期信号の極性をＣＲＴが判定し、
それに合わせて同期周波数を切り変えることで実現して
いる。ＬＣＤパネル上の物理的な解像度は決まっている
ので、ＬＣＤパネル上の一部分に画像を表示することで
解像度の小さな表示を実現する構成とする。このため
に、入力されるＣＲＴ用の同期信号のタイミングをもと
に表示画面解像度を判定する回路と、その判定結果に基
づいてフレームバッファメモリに書き込むアドレスを変
える回路と、その判定結果に基づいてＬＣＤパネルに供
給するデータをゲートする回路とを設けることにより、
ＬＣＤパネル上にＣＲＴと同等の可変解像度表示を実現
する。

【０００８】このことにより、ＣＲＴディスプレイと同
じタイミングでＬＣＤパネルを動作させることができる
ので、互換性上の問題がなくなる。また、ＣＲＴディス
プレイとＬＣＤパネルの同時表示が可能となる。

【０００９】

【実施例】図１は本発明の実施例を示すブロック図であ
る。図に於いて、符号１はパーソナルコンピュータ本体
であり、表示データを生成する他、表示に必要な同期信
号等を出力する。符号２はデータ書き込み制御回路であ
り、パーソナルコンピュータ本体１からＣＲＴ用のタイ
ミングで出力された表示データをフレームバッファメモ
リ３に書き込む制御を行う。符号３はフレームバッファ
メモリであり、書き込み制御回路２によって書かれたデ
ータを蓄え、読み出し制御回路４によってそのデータが
読み出される。符号４は読み出し制御回路であり、フレ
ームバッファメモリ３からＬＣＤ用のタイミングでデー
タを読み出し、それをＬＣＤパネル５に出力する。符号
５はＬＣＤパネルであり、読み出し制御回路４から送ら
れたデータを表示する。符号６はＣＲＴ（ＣＲＴディス
プレイ）であり、パーソナルコンピュータ本体１から送
られたデータを表示する。

【００１０】図２、図３はそれぞれ本発明実施例の動作
を説明するために引用した図であり、図２は動作概念を
示す図、図３は同期信号と表示モードを示す図であり、
詳細は後述する。

【００１１】図４はモード切り替え手段の詳細な構成を
示すブロック図である。符号１から符号６までは、図１
に示す各ブロックと同じである。符号７は、モード判定
回路であり、パーソナルコンピュータ本体１から送られ
てくる同期信号によりモードを判定し、その結果を書き
込み制御回路２と読み出し制御回路４に送る。

【００１２】図５は、図４に示す書き込み制御回路の
内、書き込みアドレス切り替えに要する部分のみ抽出し
て示したブロック図である。図において、符号２１は書
き込みアドレス初期値１であり、４８０行モード時の書
き込みアドレスの初期値、即ち“０００００”Ｈであ
る。符号２２は書き込みアドレス初期値２であり、４０
０行モード時の書き込みアドレスの初期値、即ち“０６
４００”Ｈである。符号２３はセレクタであり、モード
信号（ライン２４）により、２１、２２で示す書き込み
アドレス初期値のどちらか一方を選択する。符号２４は
モード信号が転送されるラインであり、図４のモード判
定回路７から出力される。符号２５は書き込みアドレス
カウンタであり、セレクタ２３によって選択された書き
込みアドレス初期値がカウンタの初期値としてセットさ
れる。

【００１３】尚、本発明実施例では、横方向の解像度を
６４０桁としているので、４００行モードのときの書き
込みアドレス初期値は４０行×６４０桁＝２５６００＝
“０６４００”Ｈとなる。

【００１４】図６は図４で示す読み出し制御回路４内
の、リードデータゲート切り替え動作に関係する部分の
みを抽出して示したブロック図である。図において、符
号４１は表示開始値１であり、４８０行モード時の表示
開始行、即ち０である。符号４２は表示開始値２であ
り、４００行モード時の表示開始行、即ち４０である。
符号４３はセレクタであり、モード信号（ライン４４）
により、４１か４２で示す表示開始値のどちらか一方を
選択する。符号４４はモード信号であり、図４のモード
判定回路７から出力される。符号４５はコンパレータで
あり、セレクタ４３によって選択された表示開始行値
と、リード行カウンタ４６のカウント値とを比較し、行
カウンタのカウント値が表示開始行値以上であれば”
１”を出力し、リード行カウンタのカウント値が表示開
始行値未満であれば”０”を出力する。符号４６はリー
ド行カウンタであり、ＬＣＤ値の表示行カウントする。
カウントは０から始まり４７９まで更新されるものとす
る。符号４７はＡＮＤゲートであり、コンパレータ４５
の出力に基づいてメモリリードデータ（ライン４８）を
ゲートする。符号４８は、メモリリードデータが転送さ
れるラインであり、図４のフレームバッファメモリ３か
ら読み出されたデータである。符号４９は、ＬＣＤデー
タであり、図４のＬＣＤパネル５に供給されるデータで
ある。

【００１５】図７はモード切り替え時の動作概念を示す
図である。図において、符号Ａは書き込み制御回路２が
フレームバッファメモリ３にデータを書き込むアドレス
の範囲（４００行分）を表す。符号Ｂは読み出し制御回
路４がフレームバッファメモリ２からデータを読みだす
アドレスの範囲（４８０行分）を表す。符号Ｃは範囲Ｂ
のうちデータがゲートされる行のアドレスの範囲（始め
の４０行分）を表す。符号Ｄは範囲Ｂのうちデータがゲ
ートされない行のアドレスの範囲（中央の４００行分）
を表す。符号Ｅは範囲Ｂのうちデータがゲートされる行
のアドレスの範囲（終わりの４０行分）を表す。以下、
図面を使用して本発明実施例の動作について詳細に説明
する。まず、基本的な動作から説明する。

【００１６】図１において、パーソナルコンピュータ本
体１から送られたデータはＣＲＴ用のタイミングで出力
される。書き込み制御回路２は、そのタイミングに従っ
て、データをフレームバッファメモリ３に書き込む。一
方、読み出し制御回路４はフレームバッファメモリ３か
らデータを読み出す。読み出しのタイミングはＬＣＤパ
ネル用のタイミングに合わせている。読み出されたデー
タは、ＬＣＤパネル５に送られて表示される。このと
き、書き込みと読み出しは、独立に並行して行われる。
図２は、この様子を概念的に示したものである。いま、
書き込みは１２３４５…と行われており、同時に読み出
しが、ＡＢＣＤＥ…と行われている。

【００１７】このような、並行動作を実現するための手
段としては、高速のＳＲＡＭ（スタティックＲＡＭ）を
時間分割して使用する方法、デュアルポートメモリを用
いて、完全に同時に使用する方法、フレームバッファメ
モリを複数面用意して、空いている方を使用する等の方
式が考えられる。これらの手段は、本特許の方式の本質
には関わらない。使用できるメモリディバイスの種類・
性能・コストなどで適宜選択することが可能である。次
に、解像度が異なる表示モードをサポートする方式につ
いて説明する。図３に、一例として４８０行モードと４
００行モードとをサポートする場合を示す。

【００１８】４８０行モードでは、ＨＳＹＮＣ、ＶＳＹ
ＮＣともローアクティブでパーソナルコンピュータ本体
１から出力される。このとき、ＣＲＴでは４８０行が画
面いっぱいに表示される。また、ＬＣＤでも４８０行が
画面一杯に表示される。

【００１９】一方、４００行モードでは、パーソナルコ
ンピュータから出力されるＨＳＹＮＣはローアクティブ
であるが、ＶＳＹＮＣはハイアクティブである。このと
き、ＣＲＴでは同期周波数が自動的に切り替わり４００
行が画面一杯に表示される。一方、ＬＣＤでは、４８０
行ある画面の中央部の４００行分のエリアに表示され
る。即ち、上の始めの４０行と下の終わりの４０行の計
８０行は表示しない。ただし、ＬＣＤパネル自体には物
理的に４８０行あるので、非表示の部分には“０”を表
示することで対処する。この関係を概念的に示したのが
図７である。４００行モードのときは、書き込みは範囲
Ａの部分で繰り返される。一方、読み出しは範囲Ｂの部
分で繰り返される。読み出しの範囲Ｂは４８０行モード
のときと同じである点に注意する非表示の部分（範囲Ｃ
と範囲Ｅ）は、読み出したデータに関係なくＬＣＤパネ
ルに”０”を送るためにデータをゲートする。表示部分
（範囲Ｄ）では、読み出したデータをゲートせずに、そ
のままＬＣＤパネルに送る。尚、４８０行モードのとき
は、範囲Ａは範囲Ｂと一致する。また、範囲Ｃと範囲Ｅ
は存在せず、範囲Ｄは範囲Ｂと一致する。

【００２０】図４は、モード切り替えのブロック図であ
る。図１と異なるのは、モード判定回路７が加わった点
である。モード判定回路７はパーソナルコンピュータ本
体１から送られてくる同期信号の極性を判定して解像度
を決める。本発明実施例では、ＶＳＹＮＣがローアクテ
ィブであれば４８０行モードと判定し、ＶＳＹＮＣがハ
イアクティブであれば４００行モードと判定する。モー
ド判定回路自体は、簡単なカウンタの組合せで構成でき
るので、本発明実施例では特に説明しない。

【００２１】図５は、書き込みアドレスの切り替えのブ
ロック図である。これは、図７の範囲Ａの始まるアドレ
スをモードによって切り替えるものである。モード信号
（ライン２４）によって、あらかじめ決められた２つの
書き込みアドレス初期値（２１／２２）のどちらか一方
が選択され、書き込みアドレスカウンタ２５の初期値と
して設定される。同様に、図７の範囲Ａの終るアドレス
を切り替え、そのアドレスによって書き込みアドレスカ
ウンタを再初期化するための回路も構成できる。ただ
し、同期信号の定義によっては、こちらはなくてもよ
い。

【００２２】図６は、リードデータをゲートする範囲を
切り替えるブロック図である。こちらは、図７の範囲Ｃ
を設定し、範囲Ｄの始まるアドレスをモードによって切
り替えるものである。モード（ライン４４）によって、
あらかじめ決められた２つの表示開始行値（４１／４
２）が選択される。一方、モードに関係なくリード行カ
ウンタ４６は０から４７９まで更新している。また、フ
レームバッファメモリ３からもデータは読まれ、メモリ
リードデータ（ライン４８）として読み出されている。
コンパレータ４５で表示開始行値とリード行カウンタの
値が比較され、現在の行位置が図７の範囲Ｃにあれば、
ＡＮＤゲート４７により、データをゲートしてＬＣＤパ
ネル５に送る。範囲Ｃになければゲートしない。

【００２３】全く同様にして、図７の範囲Ｅを設定し、
範囲Ｄの終わるアドレスをモードによって切り替える回
路も構成できる。最終的にＬＣＤパネルに送られるデー
タは２つのゲート回路のＡＮＤをとったものになる。

【００２４】なお、以上の説明では、４００行モード時
には４００行を４８０行の中央に配置する方式について
述べたが、これはもちろん中央でなくてもよい。上か下
かにかたよっていても同様の方式で実現できる。また、
モードは２種類にして説明したが、何種類でもよい。ま
た、横方向の解像度は両モードで共通（６４０桁）とし
て説明したが、こちらを可変することも勿論可能であ
る。回路的には、書き込みアドレスカウンタの初期値を
切り替えるようにしたが、アドレスカウンタの初期値は
変えないで、その代わり加算器を入れてオフセットを切
り替えるようにしてもよい。更に、リードデータゲート
回路はコンパレータを用いて説明したが、特定の行カウ
ンタの値でデコードされる信号をトリガとしたフリップ
フロップを用いることも可能である。リードデータゲー
ト回路はコンパレータを用いて説明したが、特定の行カ
ウンタの値でデコードされる信号をトリガとしたフリッ
プフロップを用いることも可能である。

【００２５】

【発明の効果】以上説明のように本発明によれば、ＣＲ
Ｔと同じタイミングでＬＣＤを動作させることができる
ので、互換性上の問題がなくなる。また、ＣＲＴとＬＣ
Ｄの同時表示も可能となる。

【図面の簡単な説明】

【図１】本発明の実施例に於けるシステム構成を示すブ
ロック図。

【図２】上記実施例の動作概念を示す図。

【図３】上記実施例の動作を示すための、同期信号と表
示モードの関係を示す図。

【図４】上記実施例に於けるモード切り替え機構の構成
を示すブロック図。

【図５】上記実施例に於ける書き込みアドレス切り替え
機構の構成を示すブロック図。

【図６】上記実施例に於けるリードデータゲート切り替
え機構の構成を示すブロック図。

【図７】上記実施例に於けるモード切り替え時の動作概
念を示すブロック図。

【符号の説明】

１…パーソナルコンピュータ本体，２…書き込み制御回
路，３…フレームバッファメモリ，４…読み出し制御回
路，５…ＬＣＤパネル，６…ＣＲＴ，７…モード判定回
路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/18 8121−5Ｇ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示データを一時的に蓄えるフレームバ
   ッファメモリと、ＣＲＴ表示用のタイミングで入力され
   る表示データを上記フレームバッファメモリに書き込む
   データ書き込み回路と、上記フレームバッファメモリか
   らフラットパネル表示用の表示タイミングに従って表示
   データを読み出すデータ読み出し回路と、この回路から
   読み出されたデータを表示するフラットパネル形の表示
   装置とを具備することを特徴とする表示システム。
2. 【請求項２】 入力されるＣＲＴ表示のための同期信号
   をもとに表示画面解像度を判定する判定回路と、その判
   定結果に基づいてフレームバッファメモリに書き込むア
   ドレスを変更するアドレス変更回路と、上記判定結果に
   基づいてフラットパネル形の表示装置に供給するデータ
   をゲートする表示位置制御回路とを具備し、固定の物理
   的解像度を持つフラットパネル形表示装置上にＣＲＴ表
   示装置と同等の可変解像度表示を実現する請求項１記載
   の表示システム。