JPH0453991A - 液晶ディスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図） 発明の効果 〔概要〕 液晶ディスプレイ制御装置に係り、 パソコン等の本体の表示ドツトサイズと液晶ディスプレ
イの表示ドツトサイズとが同一でなくとも、液晶側の方
が大きなサイズであれば本体装置の表示データを液晶に
表示可能にすることを目的とし、 表示データメモリ手段と、メモリ制御手段と、液晶ディ
スプレイ手段を具備し、表示データメモリ手段に記入さ
れた表示データを液晶ディスプレイ手段に表示する表示
装置において、液晶ディスプレイ手段に対応したアドレ
スを表示データメモリ手段に出力するアドレス出力手段
と、アドレス出力手段の出力するアドレス信号を表示デ
ータメモリ手段のアドレスに変換するアドレス変換手段
と、マスク制御手段を備え、表示データメモリ手段の保
持データを液晶ディスプレイ手段に転記するとき、アド
レス変換手段の出力信号により表示データメモリ手段を
読み出し、液晶ディスプレイ手段に転記しない領域をマ
スク制御手段によりブタ記入しないように制御するよう
に構成する。

〔産業上の利用分野〕

本発明は液晶ディスプレイ制御装置に係り、特にデータ
処理装置本体の表示メモリサイズよりも大きなサイズの
液晶ディスプレイに対してもデータ処理装置本体のデー
タを表示可能としたものである。

〔従来の技術〕

近年、パソコンやワークステーション等のデータ処理装
置において、ディスプレイ装置として液晶ディスプレイ
が、省スペース、省エネルギーのために要求されている
。

従来のデータ処理装置用の液晶ディスプレイ制御回路で
は、第４図（Ａ）に示す如く、液晶ディスプレイ装Ｗ（
以下ＬＣＤ装置という）の表示可能なドツト数と、デー
タ処理装置の本体装置の表示ドツト数とは一致していた
（例えば１０２４　Ｘ　７６８ドツト）。そして表示ド
ツト数に合わせてメモリを構成し、メモリデータを１対
１でＬＣＤ装置に転送していた。

なお、ＬＣＤ装置では、画面が上下に２分割されて１画
面を構成している。それ故本体装置の表示メモリ６０に
データを書込むとき、第４図（Ａ）に示す如く、表示メ
モリ６０のアドレスの最初の部分より順次データを書込
むが、−フレーム分書込んだあと、これをＬＣＤ部７０
に書込むとき、ＬＣＤ部７０は、実際には上部ＬＣＤ部
と下部ＬＣＤ部とにそれぞれ同時に書込むので、本体装
置の表示メモリ１０では、上部はＲＡ位置より、下部は
Ｒ８位置よりそれぞれ読出される。そしてこれらの上、
下部分より読出されたデータがＬＣＤ部７０の上部ＬＣ
Ｄ部と下部ＬＣＤ部に同時に記入される。

第４図（Ｂ）にその構成について概略説明する。

表示メモリ６０は前半メモリ６０−１と後半メモリ６０
−２の２枚で構成される。

表示用メモリ６０にデータを記入するとき、メモリ制御
部６１より前半メモリ６０−１に対しライト・イネーブ
ル信号を出力し、アドレス制御部６２よりアドレスを出
力する。そして前半メモリ６０−１にデータが記入され
たあと、メモリ制御部６１は後半メモリ６０−２にライ
ト・イネーブル信号を出力し、アドレス制御部６２は、
前半メモリ６０−１と同一のアドレスを出力する。この
ようにして前半メモリ６０−１と後半メモリ６０２に順
次データが記入される。

そして表示メモリ６０からデータを読み出し、液晶ディ
スプレイ装置６４のＬＣＤ部７０に記入する場合には、
メモリ制御部６１はライト・イネーブル信号ＷＥを出力
せず、アウトプットイネーブルＯＥを出力しアドレス制
御部６２よりメモリ６０に対してアドレスが伝達される
。

これにより前半メモリ６０−１と後半メモリ６０−２よ
り同時にデータがＬＣＤ部７０に送出される。

ＬＣＤ部７０はこれら前半メモリ６０−１と後半メモリ
６０−２より送出されたデータを受信するため、それぞ
れデータシフトレジスタを有する。

これらのデータシフトレジスタは８ビツトずつ転送され
る。すなわち、アドレス制御部６２からのアドレスによ
り、それぞれ８ビツトずつＬＣＤ部７０の各データシフ
トレジスタに転送される。このとき液晶ディスプレイ制
御部６３は、アドレス制御部６２の読み出し＠御に同期
して、データシフトレジスタ用クロックＸ５ＣＬ■、デ
ータラインラッチ用クロックＹＳＣＬ■、走査開始信号
り、Ｎ■をＬＣＤ部７０に出力する。前記χＳＣＬによ
り入力データがディスプレイの１水平走査方向すなわち
Ｘ方向のシフトレジスタに順次入力シフトされる。１ラ
イン分のデータが入力すると前記ＹＳＣＬが出力され、
前記１ライン分のデータがラッチされ、再びＸ　Ｓ　Ｃ
Ｌにより次の１ライン分のデータが入力し、シフトされ
る。このようにして１フレ一ム分のデータが入力される
。なお、１フレ一ム分のデータの入力の初めに前記Ｉ）
＝ｓが入力されることになる。

このようにして表示メモリ６０から読み出されたデータ
は順次ＬＣＤ部７０に保持、表示される。

〔発明が解決しようとする課題〕

従来の液晶ディスプレイ制御においては、液晶ディスプ
レイ装置の表示可能なドツト数と本体装置の表示メモリ
の表示ドツト数が一致しており、すなわち、メモリサイ
ズが一致しており、表示ドツト数に合わせてＬＣＤ用メ
モリを構成し、メモリデータを１対１で本体装置の表示
メモリから液晶ディスプレイ装置のＬＣＤ部に転送して
いた。

ところがパソコン等本体装置の種類により表示画面ドツ
ト数（表示両面サイズ）がまちまちであり、従来では本
体装置の表面表示ドツト数に合わせてＬＣＤ部を選択し
ていた。

このように、本体装置にあわせて液晶ディスプレイ装置
の表示すイズを選択するため、本体装置の表示ドツト数
が異なるとその分液晶ディスプレイ装置の種類も増加し
、コストが高くなるという問題がｌｉしていた。

したがって本発明の目的は、このような問題点を改善す
るため、同一の液晶ディスプレイ装置を、それよりも同
一か小さなサイズの本体装置の表示メモリに対しても使
用できるようにした液晶ディスプレイ制御方式を提供す
ることである。

〔課題を解決するための手段〕

前記目的を達成するため、本発明では、第１図（Ａ）に
示す如く、本体装置の表示メモリを１とし、ＬＣＤ部を
１０とすルトき、ＬＣＤ部ｉｏの大きさを表示メモリ１
より大か同サイズとし、表示メモリｌの表示データを１
′と示す如＜ＬＣＤＣＤ部内０内示可能に構成するもの
である。

このため、第１図（Ｂ）に示す如く、本体装置の表示メ
モリｌにデータＤを記入するときは、表示メモリ（のア
ドレスをメモリ制御部２より出方し、マルチプレクサ５
を経由してこのアドレスを表示メモリ１に伝達し、デー
タＤを書込む。このとき、メモリサイズ２からライトイ
ネーブル信号ＷＥは、従来と同じくまず初めに書込む上
半分用メモリ１−１に出力され、次に下半分用メモリｌ
−２に出力される。かくして、ライト時には、メモリ制
御部２から同一アドレスを２回表示メモリ１に出力する
。

ところで液晶ディスプレイ装置に表示するためには、こ
の表示メモリｌのデータを、ＬＣＤ部１０に転記するこ
とが必要であるが、この場合、ＬＣＤ部１０のサイズは
表示メモリｌのサイズより大きいので、第１図（Ｂ）の
斜線部１′以外の部分をデータゼロ表示することが必要
である。そのためマスク部７を用意する。

表示メモリｌより表示データをＬＣＤ部１０に転記する
とき、サイズの大きいＬＣＤ部ＩＯのサイズに応じたア
ドレスをアドレス制御部３から出力する。いま、第１図
（Ａ）のＬＣＤ部１０を擬像的にアドレスしてＡより順
次アドレスを出力する。そしてＬＣＤ部１０のＡ点をア
ドレスしたとき、アドレス変換部４より表示メモリ１の
先頭アドレスが出力されるようにアドレス変換する。即
ちライン位ｆＹｚをカウントしたとき、表示メモリ１の
先頭アドレスのＹ′ｏが指示され、カラム信号がＸｌの
とき表示メモリ１のカラム信号が先頭位置のＸ’　　ｏ
を示すように変換される。そしてＬＣＤ部１０のｘ３を
カラム信号がカウントした後、Ｘ方向アドレスをクリア
し、Ｙ方向アドレスをカウントアツプする。これにより
表示メモリ１のデータをＬＣＤ部１０の所定位置に転記
することができる。

この場合、ＬＣＤ部１０において、表示メモリｌのデー
タが記入されない部分に不要なデータの記入されること
を防止するためマスク制御部６とマスク部７を設け、マ
スク７−１．７−２によりＬＣＤ部１０の部分１０−１
と１Ｏ−２がアドレスされているとき、マスク７−１．
７−２をマスクオフし、ゼロを記入する。なお第１図（
Ｂ）において、表示メモリ１の外側の点線部分１０′は
、ＬＣＤ部１０のサイズを擬似的に示したものである。

〔作用〕

このようにして表示メモリとサイズの異なるＬＣＤ部を
使用しても、ＬＣＤ部の所定の位置に表示メモリのデー
タを表示することができる。

〔実施例〕

本発明の一実施例を第２図及び第３図に基づき説明する
。

第２図は本発明の一実施例構成図、第３図は表示メモリ
のデータをＬＣＤ部に表示した状態説明図である。

第２図において、第１図と同一記号は同一部分を示し、
１は表示メモリ、２はメモリ制御部、３はアドレス制御
部、４はアドレス変換部、５はマルチプレクサ、６はマ
スク制御部、７はマスク部、８は液晶ディスプレイ制御
部、１０はＬＣＤ部、１１はＣＲＴ制御部、１２は同期
回路、１３はビデオ・シフトレジスタ、１４はデータラ
ッチ、１５はモード設定部、１６は上データラッチ、１
７は下データラッチである。

表示メモリ１は前半メモリ１−１と後半メモリ１−２に
より構成され、前半メモリ１−１と後半メモリ１−２は
同一アドレスでアクセスされる。

そしてデータをライトするとき、ライトイネーブル信号
ＷＥをこれらの一方に選択的に出力することにより前半
メモリ１−１及び後半メモリ１−２に選択的に記入され
、読み出すときは同一アドレスを与えることにより前半
メモリ１−１と後半メモリ１−２から同時にデータが出
力される。

メモリ制御部２はリード・ライト制御部２−１とアドレ
ス出力部２−２を具備する。リード・ライト制御部２−
１は表示メモリ１にデータを書込むとき、前記前半メモ
リ１−１と後半メモリ１２のいずれか一方に選択的にラ
イト・イネーブル信号ＷＥを出力する。またアドレス出
力部２−２はカラム方向アドレスカウンタ２−３とライ
ン方向アドレスカウンタ２−４を具備し、これらから出
力される各アドレス信号はマルチプレクサ５を経由して
表示メモリ１に伝達される。

アドレス制御部３は、表示メモリｌからデータをリード
してＬＣＤ部１０に転記するときにアドレス信号を出力
するものであり、カラム方向アドレスを出力するための
Ｘ方向カウンタ３−１と、ライン方向アドレスを出力す
るためのＸ方向カウンタ３−２を具備している。そして
アドレス制御部３より出力されるアドレスは、ＬＣＤ部
１０を擬似的にアドレスするものである。即ち、第３図
に示す如く、カラム方向アドレスとしては０〜Ｘｎ、ラ
イン方向アドレスとしてはＯ−Ｙ　ｍが出力される。

アドレス変換部４はアドレス制御部３より出力される上
記アドレス信号を変換して、第３図の表示メモリ１のデ
ータがＬＣＤ部ＩＯの斜線領域１′に表示されるように
制御するものであって、Ｘ方向変換部４−１と、Ｘ方向
変換部４−２を具備する。Ｘ方向変換部４−１はＸ方向
カウンタ３−１がＸＩをカウントしたとき、０からカウ
ントアツプし、Ｘ方向変換部４−２はＸ方向カウンタ３
−２がＹｌをカウントしたとき０からカウントアツプ動
作する。そしてこれらアドレス変換部４の出力アドレス
は、マルチプレクサ５を経由して表示メモリｌの前半メ
モリ１〜１と後半メモリ１−２に伝達されるので、アド
レス制御部３のＸ方向カウンタ３−１とＸ方向カウンタ
３−２がＬＣＤ部１０のＡ１点を指示したとき表示メモ
リ１からデータの読み出しが行われ、後述するようにこ
れが斜線領域１′に表示されることになる。

マルチプレクサ５はアドレス出力部２−２またはアドレ
ス変換部４から伝達されるアドレス信号を選択的に出力
するものであり、表示メモリ１にデータをライトする書
込みモードのときアドレス出力部２−２から伝達される
ものを出力し、表示メモリ１からデータを読み出しＬＣ
Ｄ部１０に転記する読出しモードのときアドレス変換部
４から伝達されるものを出力する。

マスク制御部６は、第３図に示すＬＣＤ部１０の斜線領
域１′以外の部分にノイズを表示しないため、マスク部
７を制御するものである。このため第３図におけるＬＣ
Ｄ部ｌＯに示すライン方向アドレスＹ１、Ｙ２及びカラ
ム方向アドレスＸ１、Ｘ２をそれぞれ保持するレジスタ
６−１．６−２．６−３．６−４及び上マスク制御部６
−５、下マスク制御部６−６を具備する。上マスク制御
部６５は、Ｘ方向カウンタ３−２の出力がＹｌになるま
で及びＹ１以陣はＸ方向カウンタ３−１の出力がＸｌに
なるまで及びＸ２以陳のときマスクオフ信号を上マスク
７−１に出力する。下マスク制御部６−６はＸ方向カウ
ンタ３−２の出力が７２番こなるまではＸ方向カウンタ
３−１の出力がＸｌになるまで及びＸ２以降のとき、及
びＸ方向カウンタ３−２の出力がＹ２以腎のときマスク
オフ信号を下マスク７−２に出力する。

マスク部７は、第３図に示すＬＣＤ部ＩＯの斜線領域１
′以外の部分に表示メモリＩのデータを記入しないよう
にマスクして０を出力するものであり、上マスク７−１
と下マスク７−２を具備する。上マスク７−１は前記マ
スク制御部６の上マスク制御部６−５からマスクオフ信
号が印加されたときオフとなり、下マスク７−２は下マ
スク制御部６−６からマスクオフ信号が印加されたとき
オフとなる。

液晶ディスプレイ制御部８は表示メモリ１よりＬＣＤ部
１０にデータを転記するとき、データシフトレジスタ用
クロックＸ５ＣＬ、データラインラッチ用クロックＹＳ
ＣＬ、走査開始信号Ｄｉ、をＬＣＤ部１０に出力する。

まずデータシフトレジスタ用クロックＸ５ＣＬにより８
ビツトずつデータシフトされ、１水平走査方向分入力デ
ータがデータシフトレジスタにセットされたときデータ
ラインラッチ用クロックＹＳＣＬが出力され、これをラ
ッチし、再びＸ５ＣＬにより次の１水平走査方向のデー
タが入力される。このようなことが順次繰返され、１フ
レ一ム分のデータが入力されると、次のフレームの初め
にＤｉＮが入力される。

ＣＲＴ＠御部１１はＣＲＴ−画面にデータを表示するた
めの処理制御を行うものであり水平同期信号Ｈ３ＹＮＣ
１垂直同期信号ＶＳＹＮＣ、クロックＣＬＫ、ビデオデ
ータＶＤＯ等を出力する。

そしてこのクロックＣＬＫは、ビデオデータＶＤＯを表
示メモリ１にライトするとき及び、リードするときのア
ドレスカウンタにも分用して使用する。

同期回路１２は、前記水平同期信号Ｈ３ＹＮＣ３垂直同
期信号にもとづき、アドレス出力部２−２に対し制御信
号を送出したり、ＶＤシフトレジスタ１３にシフトクロ
ックを送出したり、データ・ラッチ１４に制御信号を送
出する。

ＶＤシフトレジスタ１３は、ＣＲＴ制御部１１より出力
されるビデオ・データを順次受信するものである。

データラッチＩ４は、このＶＤシフトレジスタ１３から
伝達されたビデオデータを一時保持し、表示メモリ１に
順次送出するものである。

モード設定部１５は、表示メモリ１にデータを記入する
ライトモードか、それとも表示メモリ１からデータをリ
ードしてこれをＬＣＤ部１０に転記するり−ドモードか
に応じて制御信号を出力するものであって、例えばライ
トモードの場合には、マルチプレクサ５がアドレス出力
部２−２が出力したアドレス信号を出力するように制御
したり、リード・ライト制御部２−１がライトイネーブ
ル信号ＷＥを初めに表示メモリ１の前半メモリ１１に出
力し、これにデータが記入されたとき後半メモリ１−２
に今度はライトイネーブル信号ＷＥを出力したりする。

そしてリードモードの場合には、マルチプレクサ５がア
ドレス変換部４からのアドレス信号を出力するように制
御したり、アドレス制御部３を動作させたり、マスク制
御部６を動作させたり、液晶ディスプレイ制御部８を動
作させる等の制御を行う。また表示メモリ１の出力を上
データラッチ１６と下データラッチ１７のいずれにラッ
チするのか等の制御も行う。

上デークラッチ１６は表示メモリ１の前半メモリ１−１
より出力されるデータを順次ラッチするものである。

下データラッチ１７は表示メモリｌの後半メモリ１−２
より出力されるデータを順次ラッチするものである。

次に第２図の動作について説明する。

（１）表示メモリにデータをライトするとき、ＣＲＴ＠
御部１１から出力される水平同期信号Ｈ３ＹＮＣに同期
してアドレス出力部２−２のカラム方向アドレス・カウ
ンタ２−３をクリアし、垂直同期信号ＶＳＹＮＣにより
ラインアドレス・カウンタ２−４を初期設定（前半メモ
リ１の先頭位置、例えばゼロ）する。そして表示メモリ
Ｉの水平方向の表示ドツト数例えば９６０ドツトをカウ
ントしたときそれ以上カウントしない。そして前記水平
同期信号Ｈ３ＹＮＣが入力されたとき、ラインアドレス
・カウンタ２−４をカウントアツプし、カラム方向アド
レス・カウンタ２−３をクリアする。このとき、リード
ライト制御部２−１は表示メモリ１の前半メモリ１−１
にライトイネプル信号ＷＥを出力し、マルチプレクサ５
は前記アドレス出力部２−２からのアドレス信号を出力
するように制御されているので、ＶＤシフトレジスタ１
３及びデータラッチ１４を経由したビデオ・データが順
次前半メモリ１−１に記入される。

そしてラインアドレス・カウンタ２−４は前半メモリ１
−１　（後半メモリ１−２）のライン数をカウントした
あと、初期設定値に戻る。このようにして前半メモリ１
−１にビデオ・データが記入されたあと、リードライト
制御部２−１は今度は後半メモリ１−２に対しライトイ
ネーブル信号ＷＥを出力する。アドレス出力部２−２は
、同様に制御されて前半メモリｌ−１お同様のアドレス
を出力するので、今度は後半メモリ１〜２にビデオ・デ
ータが記入される。

このようにしてビデオデータ・ライト動作が繰返される
ことになる。

（２）表示メモリのデータリード及びＬＣＤ部へのデー
タライトするとき、 モード設定部１５にリードモード信号Ｒが、図示省略し
た制御部より入力されると、今度は表示メモリ１に記入
されたビデオデータが読み出されＬＣＤ部１０に転記さ
れ、ＬＣＤ装置にこれが表示されることになる。

マルチプレクサ５は、今度はアドレス変換部４から伝達
されるアドレス信号を表示メモリ１に出力し、またアド
レス制御部３が動作される。

アドレス制御部３ではＸ方向カウンタ３−１及びＹ方向
カウンタ３−２がクリアされ、それからＸ方向カウンタ
３−１がクロックＣＬＫにもとづきカウントアツプする
。そしてＸ方向カウンタ３１がＬＣＤ部ＩＯの水平方向
のドツト数分（例えば１０２４）カウントしたときＹ方
向カウンタ３−２が１だけカウントアツプし、Ｘ方向カ
ウンタ３−１は再び初期値ゼロに戻り、同様にカウント
動作を行う。（上メモリ１−１、下メモリ１２は同時に
リードする。） ところで、第３図の右側図面に示す如く、ＬＣＤ部１０
の斜線領域１′に表示メモリ１に記入されたビデオデー
タを表示するため、Ｘ方向カウンタ３−１が０〜Ｘｉの
領域では表示メモリ１のリドは行わない。ｘ１〜Ｘｎの
領域では表示メモリｌのリードは行うがデータをマスク
部７でオフに制御する。また、Ｙ方向のカウンタ３−２
が０〜Ｙ１、Ｙ２〜２Ｙｍの領域ではデータをマスク部
７でオフに制御する。

したがって、Ｘ方向カウンタ３−１及びＹ方向カウンタ
３−２がＡＸ（Ｘｉ、Ｙ　１　）を示したとき、表示メ
モリ１のリードが行われるようにアドレス変換部４でア
ドレス変換する。それ故、Ｘ方向カウンタ３−１及びＹ
方向カウンタ３−２のカウント値をチエツクし、前記Ｘ
１になったときＸ方向変換部４−１のカウンタを動作し
、ＹｌになったときＸ方向変換部４−２のカウンタを動
作させる。そしてこれらから変換アドレスが出力したと
き、アドレス変換部４はこれらのアドレス信号をマルチ
プレクサ５に送出する。これにより表示メモリ１の前半
メモリ１−１、後半メモリ１−２から同時にデータが読
み出され、上データラッチ１６、下データラッチ１７に
それぞれ一時保持される。

ところでマスク制御部６は、前記の如く、第３図におけ
る斜線領域１′以外のＬＣＤ部１０の領域にデータを記
入しないように制御するものであり、そのため上マスク
制御部６−５と下マスク制御部６−６を有し、レジスタ
６−１〜６−４に記入されたデータにもとづき、上、マ
スク’１１及び下マスク７−２を制御して、前記斜線領
域１′をアドレスしているときにこれらの上マスク７−
１及び下マスク７−２をオンにしデータを転記する。

ＬＣＤ部１０にデータを転記するとき、８ビツトづつ行
うため、表示メモリ１よりデータを８ビツトリードし、
前述の如くデータシフトレジスタ用クロックＸ５ＣＬに
より１水平方向にデータがセットされ、データラインラ
ッチ用クロックＹＳＣＬによりラッチされる。そして１
フレ一ム分ＬＣＤ部１０への転記制御が終わったとき、
走査開始信号Ｄ　ｉ　Ｎが出力され、次のフレームに対
する制御が行われることになる。

なお、前記説明では、表示メモリ１及びＬＣＤ部１０が
それぞれ２分されている例について説明したが、本発明
は勿論これに限定されるものではなく、１つの場合でも
、また３以上に分かれている場合でも表示メモリとＬＣ
Ｄ部の構成画面数を同一として同様に制御することがで
きる。またマスクを別に使用する代わりに上データラッ
チ、下データラッチにマスク機能を付加して、斜線領域
１′以外には固定値ゼロを出力するようにしてもよい。

〔発明の効果〕

このように、本発明によれば、本体側の表示メモリのド
ツトサイズと、ＬＣＤ装置のドツトサイズが異なる場合
でもＬＣＤ装置に表示可能となるので、同一のＬＣＤ装
置を複数の種類の本体装置に使用することが可能となる
。

１０−Ｌ　ＣＤ部

Claims (2)

【特許請求の範囲】
1. （１）表示データメモリ手段（１）と、メモリ制御手段
   （２）と、液晶ディスプレイ手段（１０）を具備し、表
   示データメモリ手段（１）に記入された表示データを液
   晶ディスプレイ手段（１０）に表示する表示装置におい
   て、 液晶ディスプレイ手段（１０）に対応したアドレスを出
   力するアドレス出力手段（３）と、アドレス出力手段（
   ３）の出力するアドレス信号を表示データメモリ手段（
   １）のアドレスに変換するアドレス変換手段（４）と、 マスク制御手段（６）を備え、 表示データメモリ手段（１）の保持データを液晶ディス
   プレイ手段（１０）に転記するとき、アドレス変換手段
   （４）の出力信号により表示データメモリ手段（１）を
   読み出し、液晶ディスプレイ手段（１０）に転記しない
   領域をマスク制御手段（６）によりデータ記入しないよ
   うに制御することを特徴とする液晶ディスプレイ制御装
   置。
2. （２）前記表示データメモリ手段（１）と液晶ディスプ
   レイ手段（１０）は少なくとも２枚の、同一数で構成さ
   れていることを特徴とする請求項１記載の液晶ディスプ
   レイ制御装置。