JPH05120148A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH05120148A JPH05120148A JP3282764A JP28276491A JPH05120148A JP H05120148 A JPH05120148 A JP H05120148A JP 3282764 A JP3282764 A JP 3282764A JP 28276491 A JP28276491 A JP 28276491A JP H05120148 A JPH05120148 A JP H05120148A
- Authority
- JP
- Japan
- Prior art keywords
- functional block
- memory
- area
- data
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 メモリに無駄な空間が生じないようにしてそ
の有効活用を図る。 【構成】 機能ブロック群12のうち、動作状態になる機
能ブロック 121のみにメモリ11の領域を割り当てる一
方、割り当てられた機能ブロック 121以外の機能ブロッ
クがこの領域にアクセスして読み書きした場合、制御手
段14は無効化手段13a, 13b, 13c を作動させ、無効化手
段13a, 13b, 13c が誤って読み書きされたデータを無効
化して機能ブロック 121の誤動作を防止する。
の有効活用を図る。 【構成】 機能ブロック群12のうち、動作状態になる機
能ブロック 121のみにメモリ11の領域を割り当てる一
方、割り当てられた機能ブロック 121以外の機能ブロッ
クがこの領域にアクセスして読み書きした場合、制御手
段14は無効化手段13a, 13b, 13c を作動させ、無効化手
段13a, 13b, 13c が誤って読み書きされたデータを無効
化して機能ブロック 121の誤動作を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、周辺回路等の複数の機
能ブロックが書換え可能なメモリの領域を分割して選択
的に使用するワンチップマイクロコンピュータ等のデー
タ処理装置に関する。
能ブロックが書換え可能なメモリの領域を分割して選択
的に使用するワンチップマイクロコンピュータ等のデー
タ処理装置に関する。
【０００２】
【従来の技術】図１は従来のワンチップマイクロコンピ
ュータの構成を示すブロック図であって、図中10はワン
チップマイクロコンピュータである。ワンチップマイク
ロコンピュータ10は書換え可能なメモリ 101及び複数の
機能ブロック 121からなる機能ブロック群12を有する。
ュータの構成を示すブロック図であって、図中10はワン
チップマイクロコンピュータである。ワンチップマイク
ロコンピュータ10は書換え可能なメモリ 101及び複数の
機能ブロック 121からなる機能ブロック群12を有する。
【０００３】メモリ 101はアドレス“0000(16)〜FFFF
(16)”の空間を有しており、プログラミング時に、それ
ぞれが使用可能なメモリ 101の領域が各機能ブロック 1
21に割り当てられる。
(16)”の空間を有しており、プログラミング時に、それ
ぞれが使用可能なメモリ 101の領域が各機能ブロック 1
21に割り当てられる。
【０００４】メモリ 101のアドレスのうち、“0000(16)
〜00FF(16)”のアドレス領域は１バイトでアドレスを指
定できるので、その指定に16ビットを要する他のアドレ
スに対するよりも高速にアクセスでき、さらに直接アド
レス指定, 間接アドレス指定等の種々のアドレス指定モ
ードを用いることができるのでアクセス方法が豊富でプ
ログラミングの自由度が高く、また少ないプログラムス
テップ数でアクセス可能であるのでプログラム規模が小
さくてすむ。
〜00FF(16)”のアドレス領域は１バイトでアドレスを指
定できるので、その指定に16ビットを要する他のアドレ
スに対するよりも高速にアクセスでき、さらに直接アド
レス指定, 間接アドレス指定等の種々のアドレス指定モ
ードを用いることができるのでアクセス方法が豊富でプ
ログラミングの自由度が高く、また少ないプログラムス
テップ数でアクセス可能であるのでプログラム規模が小
さくてすむ。
【０００５】また、システムによってはオフセットレジ
スタを利用してアドレス“0000(16)〜00FF(16)”に対す
るアクセスをより高速化し、さらにアクセス方法を豊富
にし、また少ないプログラムステップ数でのアクセスを
可能にしている。
スタを利用してアドレス“0000(16)〜00FF(16)”に対す
るアクセスをより高速化し、さらにアクセス方法を豊富
にし、また少ないプログラムステップ数でのアクセスを
可能にしている。
【０００６】従って、メモリ 101のアドレス“0000(16)
〜00FF(16)”は高速アクセスを要するか又はアクセス頻
度が高い機能ブロック 121に割り当てられ、このアドレ
ス領域は機能ブロック121 に対して設定された制御値を
格納する制御値保持領域101a，その動作による機能ブロ
ック 121の状態値を格納する状態値保持領域101b及び制
御値に従って機能ブロック 121が動作した結果のデータ
を格納するデータ値保持領域101cからなる。
〜00FF(16)”は高速アクセスを要するか又はアクセス頻
度が高い機能ブロック 121に割り当てられ、このアドレ
ス領域は機能ブロック121 に対して設定された制御値を
格納する制御値保持領域101a，その動作による機能ブロ
ック 121の状態値を格納する状態値保持領域101b及び制
御値に従って機能ブロック 121が動作した結果のデータ
を格納するデータ値保持領域101cからなる。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
データ処理装置では、高速アクセスが可能なアドレスの
メモリ領域を特定の機能ブロックに割り当ててしまうの
で、その機能ブロックが動作していない間でも他の機能
ブロックが利用することができない。
データ処理装置では、高速アクセスが可能なアドレスの
メモリ領域を特定の機能ブロックに割り当ててしまうの
で、その機能ブロックが動作していない間でも他の機能
ブロックが利用することができない。
【０００８】従って、利用されない無駄な領域が生じて
メモリが十分有効に活用されず、とくに面積が限られて
おり書換え可能なメモリが小容量のワンチップマイクロ
コンピュータでは、利用されない無駄な領域が生じるこ
とによってメモリの記憶容量が不足する可能性がある。
メモリが十分有効に活用されず、とくに面積が限られて
おり書換え可能なメモリが小容量のワンチップマイクロ
コンピュータでは、利用されない無駄な領域が生じるこ
とによってメモリの記憶容量が不足する可能性がある。
【０００９】また、上述の問題点を改善するために、動
作状態となる機能ブロックのみにメモリ領域を割り当て
る場合、動作状態となる機能ブロックの変化に伴うメモ
リ領域の再割り当ての管理が不完全であると、アクセス
すべきブロック以外の機能ブロックが誤ったメモリ領域
にアクセスしてデータを読み書きして誤動作を招く可能
性がある。
作状態となる機能ブロックのみにメモリ領域を割り当て
る場合、動作状態となる機能ブロックの変化に伴うメモ
リ領域の再割り当ての管理が不完全であると、アクセス
すべきブロック以外の機能ブロックが誤ったメモリ領域
にアクセスしてデータを読み書きして誤動作を招く可能
性がある。
【００１０】本発明はこのような問題点を解決するため
になされたものであって、動作状態となる機能ブロック
のみにメモリ領域を割り当てるとともに、誤って読み書
きされたデータを無効化することによりメモリの利用効
率が高く誤動作が少ないデータ処理装置の提供を目的と
する。
になされたものであって、動作状態となる機能ブロック
のみにメモリ領域を割り当てるとともに、誤って読み書
きされたデータを無効化することによりメモリの利用効
率が高く誤動作が少ないデータ処理装置の提供を目的と
する。
【００１１】
【課題を解決するための手段】本発明に係るデータ処理
装置は、複数の機能ブロックのうち動作状態になる機能
ブロックにメモリ領域を割り当てる一方、機能ブロック
の動作状態に応じて割り当て対象が変化するそれぞれの
割り当て領域に、アクセスすべきでない機能ブロックが
誤ってアクセスした場合、この機能ブロックが読み書き
したデータを無効化することを特徴とする。
装置は、複数の機能ブロックのうち動作状態になる機能
ブロックにメモリ領域を割り当てる一方、機能ブロック
の動作状態に応じて割り当て対象が変化するそれぞれの
割り当て領域に、アクセスすべきでない機能ブロックが
誤ってアクセスした場合、この機能ブロックが読み書き
したデータを無効化することを特徴とする。
【００１２】
【作用】本発明に係るデータ処理装置は、複数の機能ブ
ロックのうち動作状態になる機能ブロックそれぞれに使
用可能なメモリ領域を割り当て、動作状態になる各機能
ブロックは割り当てられたメモリ領域にアクセスし、設
定された制御値を読み出して動作し、動作の結果値及び
機能ブロックの状態値をこのメモリ領域に書き込み、動
作状態になる機能ブロックが変わる都度、メモリ領域の
割り当てが変化する。
ロックのうち動作状態になる機能ブロックそれぞれに使
用可能なメモリ領域を割り当て、動作状態になる各機能
ブロックは割り当てられたメモリ領域にアクセスし、設
定された制御値を読み出して動作し、動作の結果値及び
機能ブロックの状態値をこのメモリ領域に書き込み、動
作状態になる機能ブロックが変わる都度、メモリ領域の
割り当てが変化する。
【００１３】また、割り当てられた機能ブロック以外の
機能ブロックが誤って読み書きしたデータを無効化して
機能ブロックの誤動作を防止する。
機能ブロックが誤って読み書きしたデータを無効化して
機能ブロックの誤動作を防止する。
【００１４】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図２は本発明に係るワンチップマイクロコ
ンピュータ（以下、本発明装置という）の構成を示すブ
ロック図であって、図中１は本発明装置である。本発明
装置１は書換え可能なメモリ 101及び複数の機能ブロッ
ク 121からなる機能ブロック群12を有する。
て説明する。図２は本発明に係るワンチップマイクロコ
ンピュータ（以下、本発明装置という）の構成を示すブ
ロック図であって、図中１は本発明装置である。本発明
装置１は書換え可能なメモリ 101及び複数の機能ブロッ
ク 121からなる機能ブロック群12を有する。
【００１５】メモリ 101にはアドレス“0000(16)〜FFFF
(16)”が割り当てられており、メモリ 101のアドレスの
うち、“0000(16)〜00FF(16)”のアドレス領域を、機能
ブロック群12のうち、動作状態になるとともにメモリ11
への高速アクセスを必要とし、又はアクセス頻度が高い
機能ブロック121に割り当てる。
(16)”が割り当てられており、メモリ 101のアドレスの
うち、“0000(16)〜00FF(16)”のアドレス領域を、機能
ブロック群12のうち、動作状態になるとともにメモリ11
への高速アクセスを必要とし、又はアクセス頻度が高い
機能ブロック121に割り当てる。
【００１６】なお、機能ブロック 121へのメモリ11の割
り当て領域は固定的でなく、例えば動作状態になる機能
ブロック 121が変わる都度、割り当て領域が変わるもの
である。
り当て領域は固定的でなく、例えば動作状態になる機能
ブロック 121が変わる都度、割り当て領域が変わるもの
である。
【００１７】割り当てられて各アドレス領域には機能ブ
ロック121 に対して設定された制御値を格納する制御値
保持領域101a，その動作による機能ブロック 121の状態
値を格納する状態値保持領域101b及び制御値に従って機
能ブロック 121が動作した結果のデータを格納するデー
タ値保持領域101cからなる。
ロック121 に対して設定された制御値を格納する制御値
保持領域101a，その動作による機能ブロック 121の状態
値を格納する状態値保持領域101b及び制御値に従って機
能ブロック 121が動作した結果のデータを格納するデー
タ値保持領域101cからなる。
【００１８】制御値保持領域101a, 状態値保持領域101
b, データ値保持領域101cそれぞれに無効化手段13a, 13
b, 13c が設けられており、割り当てられた機能ブロッ
ク 121以外の機能ブロックがこれらの領域をアクセスし
て読み書きしたデータが機能ブロック 121の動作に影響
を及ぼしたり、メモリ11の内容が不本意に変化したりし
ないようにこのデータを無効化する。
b, データ値保持領域101cそれぞれに無効化手段13a, 13
b, 13c が設けられており、割り当てられた機能ブロッ
ク 121以外の機能ブロックがこれらの領域をアクセスし
て読み書きしたデータが機能ブロック 121の動作に影響
を及ぼしたり、メモリ11の内容が不本意に変化したりし
ないようにこのデータを無効化する。
【００１９】制御手段14は、無効化手段13a, 13b, 13c
を作動させるか否かの決定情報を記憶している記憶手段
16の記憶情報に従って決定手段15が無効化手段13a, 13
b, 13c を作動させる決定をした場合、無効化手段13a,
13b, 13c を作動させる。
を作動させるか否かの決定情報を記憶している記憶手段
16の記憶情報に従って決定手段15が無効化手段13a, 13
b, 13c を作動させる決定をした場合、無効化手段13a,
13b, 13c を作動させる。
【００２０】なお、本実施例ではワンチップマイクロコ
ンピュータについて説明したが、本発明装置は書換え可
能なメモリの領域を分割して複数の機能ブロックが選択
的にアクセスする構成のデータ処理すべてに適用可能で
あって、本実施例と同様の効果が得られる。
ンピュータについて説明したが、本発明装置は書換え可
能なメモリの領域を分割して複数の機能ブロックが選択
的にアクセスする構成のデータ処理すべてに適用可能で
あって、本実施例と同様の効果が得られる。
【００２１】また、本実施例では無効化手段の動作・非
動作を制御する手段として制御手段、決定手段及び記憶
手段を設ける構成について説明したが、固有の動作を行
う制御手段のみを設ける構成であってもよい。
動作を制御する手段として制御手段、決定手段及び記憶
手段を設ける構成について説明したが、固有の動作を行
う制御手段のみを設ける構成であってもよい。
【００２２】
【発明の効果】以上のように、本発明のデータ処理装置
は、複数の機能ブロックのうち動作状態になる機能ブロ
ックのみにメモリ領域を割り当てるようにしたのでメモ
リの無駄な空間がなくなり、また誤って他の割り当て領
域にアクセスした読み書きデータを無効化するので、割
り当て領域が可変であっても機能ブロックの誤動作を防
止でき、容量が限られたメモリを有効に活用できるとい
う優れた効果を奏する。
は、複数の機能ブロックのうち動作状態になる機能ブロ
ックのみにメモリ領域を割り当てるようにしたのでメモ
リの無駄な空間がなくなり、また誤って他の割り当て領
域にアクセスした読み書きデータを無効化するので、割
り当て領域が可変であっても機能ブロックの誤動作を防
止でき、容量が限られたメモリを有効に活用できるとい
う優れた効果を奏する。
【図１】従来のワンチップマイクロコンピュータの構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明装置の構成を示すブロック図である。
１ ワンチップマイクロコンピュータ １１ メモリ １２ 機能ブロック群 １３ａ，１３ｂ，１３ｃ 無効化手段 １４ 制御手段 １５ 決定手段 １６ 記憶手段 １２１ 機能ブロック
Claims (1)
- 【請求項１】 書換え可能なメモリと、該メモリからデ
ータを読み出して動作し、また動作結果のデータを該メ
モリに書き込む複数の機能ブロックとを有するデータ処
理装置において、複数の機能ブロックのうち動作状態と
なる機能ブロックに、メモリ領域を割り当てる手段と、
割り当てられた機能ブロック以外の機能ブロックが該メ
モリ領域にアクセスして読み書きしたデータを無効化す
る手段とを備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282764A JPH05120148A (ja) | 1991-10-29 | 1991-10-29 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282764A JPH05120148A (ja) | 1991-10-29 | 1991-10-29 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120148A true JPH05120148A (ja) | 1993-05-18 |
Family
ID=17656770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282764A Pending JPH05120148A (ja) | 1991-10-29 | 1991-10-29 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120148A (ja) |
-
1991
- 1991-10-29 JP JP3282764A patent/JPH05120148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914577A (en) | Dynamic memory management system and method | |
| KR930004430B1 (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지장치 | |
| EP0077451B1 (en) | Storage subsystem including a bypassable cache | |
| EP0077453B1 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| US5418927A (en) | I/O cache controller containing a buffer memory partitioned into lines accessible by corresponding I/O devices and a directory to track the lines | |
| US5293622A (en) | Computer system with input/output cache | |
| JP2002123424A (ja) | コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 | |
| US5287482A (en) | Input/output cache | |
| JPH0916462A (ja) | データ処理装置および処理方法 | |
| US5761719A (en) | On-chip memory map for processor cache macro | |
| US6324633B1 (en) | Division of memory into non-binary sized cache and non-cache areas | |
| JPH05120148A (ja) | データ処理装置 | |
| JP2659007B2 (ja) | 情報処理方法及び装置 | |
| JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
| JPS5918786B2 (ja) | 階層構成メモリ・システム | |
| JP2000284996A (ja) | メモリ管理装置及びメモリ管理方法 | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JP2923273B2 (ja) | データ処理システム | |
| JP2963257B2 (ja) | 処理装置 | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH08147216A (ja) | データ処理装置 | |
| JP3204098B2 (ja) | 動的アドレスデコードキャッシュ制御方式 | |
| JP2791319B2 (ja) | データ処理装置 | |
| JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
| JPH0883213A (ja) | キャッシュメモリを含む記憶装置 |