JPH0512054A - システム開発装置 - Google Patents
システム開発装置Info
- Publication number
- JPH0512054A JPH0512054A JP3189348A JP18934891A JPH0512054A JP H0512054 A JPH0512054 A JP H0512054A JP 3189348 A JP3189348 A JP 3189348A JP 18934891 A JP18934891 A JP 18934891A JP H0512054 A JPH0512054 A JP H0512054A
- Authority
- JP
- Japan
- Prior art keywords
- user interface
- circuit
- socket
- test
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成による自己診断機能を付加したシ
ステム開発装置を提供する。 【構成】 ユーザーインターフェースプローブが接続可
能にされたテスト用ソケットとユーザーインターフェー
スプローブとの信号の授受を行うインターフェーステス
ト回路を設ける。 【効果】 テスト用ソケット及びインターフェーステス
ト回路を通してユーザーインターフェース回路の信号を
調べることができるから故障の自己診断が可能になる。
ステム開発装置を提供する。 【構成】 ユーザーインターフェースプローブが接続可
能にされたテスト用ソケットとユーザーインターフェー
スプローブとの信号の授受を行うインターフェーステス
ト回路を設ける。 【効果】 テスト用ソケット及びインターフェーステス
ト回路を通してユーザーインターフェース回路の信号を
調べることができるから故障の自己診断が可能になる。
Description
【０００１】
【産業上の利用分野】この発明は、システム開発装置に
関し、特に、自己診断機能を備えたエミュレータ（emul
ator) に利用して有効な技術に関するものである。
関し、特に、自己診断機能を備えたエミュレータ（emul
ator) に利用して有効な技術に関するものである。
【０００２】
【従来の技術】マイクロコンピュータ応用システムの開
発において、その応用システムのデバッグやそのシステ
ムの詳細な評価を行うため、エミュレータが使用され
る。このエミュレータは、対象マイクロプロセッサある
いはそれと同機能のマイクロプロセッサを有し、開発し
ようとするユーザーシステムのマイクロプロセッサ用ソ
ケットにインターフェースプローブを挿入し、ユーザー
プログラムを実行、停止させながらユーザーシステムを
制御することにより、ハードウェア及びソフトウェアの
デバッグを可能にするものである。このようなエミュレ
ータに関しては、例えば昭和６０年１２月２５日（株）
オーム社発行『マイクロコンピュータハンドブック』頁
２４２、５７５、５８０、５９０がある。
発において、その応用システムのデバッグやそのシステ
ムの詳細な評価を行うため、エミュレータが使用され
る。このエミュレータは、対象マイクロプロセッサある
いはそれと同機能のマイクロプロセッサを有し、開発し
ようとするユーザーシステムのマイクロプロセッサ用ソ
ケットにインターフェースプローブを挿入し、ユーザー
プログラムを実行、停止させながらユーザーシステムを
制御することにより、ハードウェア及びソフトウェアの
デバッグを可能にするものである。このようなエミュレ
ータに関しては、例えば昭和６０年１２月２５日（株）
オーム社発行『マイクロコンピュータハンドブック』頁
２４２、５７５、５８０、５９０がある。
【０００３】
【発明が解決しようとする課題】エミュレータは、故障
解析用のテストプログラムを提供していない場合が多
い。また、テストプログラムがある場合でも極めて簡単
なものしか提供されていない。これに対して、上記デバ
ッグされるユーザーシステムは、開発途中のいわば未完
成のシステムであり、予期しない不良や事故が多い。こ
れにより、エミュレータを構成するユーザーインターフ
ェース回路等の半導体素子には過大な電流が流れること
等に起因した素子破壊や特性劣化が生じやすい。このよ
うに、エミュレータ側に不良が発生した場合でも、それ
はユーザーシステム側の不良と判断されがちであるた
め、それを発見するのに時間がかかるという問題があ
る。この発明の目的は、簡単な構成による自己診断機能
を付加したシステム開発装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
解析用のテストプログラムを提供していない場合が多
い。また、テストプログラムがある場合でも極めて簡単
なものしか提供されていない。これに対して、上記デバ
ッグされるユーザーシステムは、開発途中のいわば未完
成のシステムであり、予期しない不良や事故が多い。こ
れにより、エミュレータを構成するユーザーインターフ
ェース回路等の半導体素子には過大な電流が流れること
等に起因した素子破壊や特性劣化が生じやすい。このよ
うに、エミュレータ側に不良が発生した場合でも、それ
はユーザーシステム側の不良と判断されがちであるた
め、それを発見するのに時間がかかるという問題があ
る。この発明の目的は、簡単な構成による自己診断機能
を付加したシステム開発装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ユーザーインターフェース
プローブが接続可能にされたソケットとユーザーインタ
ーフェースプローブとの信号の授受を行うインターフェ
ーステスト回路を設ける。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ユーザーインターフェース
プローブが接続可能にされたソケットとユーザーインタ
ーフェースプローブとの信号の授受を行うインターフェ
ーステスト回路を設ける。
【０００５】
【作用】上記した手段によれば、上記ソケット及びイン
ターフェーステスト回路を通してユーザーインターフェ
ース回路の信号を調べることができるから故障の自己診
断が可能になる。
ターフェーステスト回路を通してユーザーインターフェ
ース回路の信号を調べることができるから故障の自己診
断が可能になる。
【０００６】
【実施例】図１には、この発明に係るエミュレータの一
実施例の概略斜視図が示されている。エミュレータは、
エミュレータ本体とそれからフラットケーブルを介して
接続されるポッド及びユーザーインターフェースプロー
ブから構成される。上記ボッドは、エミレーションボッ
クスとも呼ばれ、開発しようとするマイクロコンピュー
タにおけるマイクロプロセッサと同一又は同機能のマイ
クロプロセッサが実装されている。このマイクロプロセ
ッサは、インターフェースプローブが開発しようとする
ユーザーシステムのマイクロプロセッサ用ソケットに挿
入されることにより、開発しようとするユーザーシテス
ムのマイクロプロセッサに置き代わって作動し、対象マ
イクロコンピュータの機能を代行する。
実施例の概略斜視図が示されている。エミュレータは、
エミュレータ本体とそれからフラットケーブルを介して
接続されるポッド及びユーザーインターフェースプロー
ブから構成される。上記ボッドは、エミレーションボッ
クスとも呼ばれ、開発しようとするマイクロコンピュー
タにおけるマイクロプロセッサと同一又は同機能のマイ
クロプロセッサが実装されている。このマイクロプロセ
ッサは、インターフェースプローブが開発しようとする
ユーザーシステムのマイクロプロセッサ用ソケットに挿
入されることにより、開発しようとするユーザーシテス
ムのマイクロプロセッサに置き代わって作動し、対象マ
イクロコンピュータの機能を代行する。
【０００７】この実施例では、自己診断機能を付加する
ために、特に制限されないが、エミュレータ本体にテス
ト用ＭＰＵ（マイクロプロセッサ）ソケットが設けられ
る。このテスト用ＭＰＵソケットは、ユーザーシステム
のマイクロプロセッサ用ソケットと同様なものが用いら
れる。なお、エミュレータ本体はホストインターフェー
スケーブルを介して、キーボード等の入力装置やモニタ
やプリンタのような出力装置を備えてホストシステムに
接続される。
ために、特に制限されないが、エミュレータ本体にテス
ト用ＭＰＵ（マイクロプロセッサ）ソケットが設けられ
る。このテスト用ＭＰＵソケットは、ユーザーシステム
のマイクロプロセッサ用ソケットと同様なものが用いら
れる。なお、エミュレータ本体はホストインターフェー
スケーブルを介して、キーボード等の入力装置やモニタ
やプリンタのような出力装置を備えてホストシステムに
接続される。
【０００８】図２には、上記エミュレータ本体の一実施
例のブロック図が示されている。特に制限されないが、
この実施例のエミュレータは、システムバスとエミュレ
ーションバスとの２つのバス構成を採っている。システ
ムバスには、エミュレータ全体の動作制御を行うシテス
ムプロセッサＳＭＰＵと、制御プログラムが格納された
ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ（ランダ
ム・アクセス・メモリ）を持つ。そして、上記の自己診
断機能を実現するために、上記ＲＡＭにはマルチプレク
サＭＰＸが設けられることによって上記システムバスと
の間でのデータのリード／ライトの他、ユーザーインタ
ーフェーステスト回路を介してテスト用ＭＰＵソケット
との間でのリード／ライトも可能にしている。上記ユー
ザーインターフェーステスト回路は、システムバスにも
接続される。
例のブロック図が示されている。特に制限されないが、
この実施例のエミュレータは、システムバスとエミュレ
ーションバスとの２つのバス構成を採っている。システ
ムバスには、エミュレータ全体の動作制御を行うシテス
ムプロセッサＳＭＰＵと、制御プログラムが格納された
ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ（ランダ
ム・アクセス・メモリ）を持つ。そして、上記の自己診
断機能を実現するために、上記ＲＡＭにはマルチプレク
サＭＰＸが設けられることによって上記システムバスと
の間でのデータのリード／ライトの他、ユーザーインタ
ーフェーステスト回路を介してテスト用ＭＰＵソケット
との間でのリード／ライトも可能にしている。上記ユー
ザーインターフェーステスト回路は、システムバスにも
接続される。
【０００９】上記システムバスには、エミュレーション
ＭＰＵの動作状態をメモリに保存し、エミュレーション
が終了したならメモリより読み出して解析を行うために
用いられるトレース回路、プログラムの停止を箇所を指
定するブレーク回路、及びエミレーションＲＡＭ及びエ
ミュレーション制御回路が接続される。
ＭＰＵの動作状態をメモリに保存し、エミュレーション
が終了したならメモリより読み出して解析を行うために
用いられるトレース回路、プログラムの停止を箇所を指
定するブレーク回路、及びエミレーションＲＡＭ及びエ
ミュレーション制御回路が接続される。
【００１０】上記のトレース回路、ブレーク回路、エミ
ュレーションＲＡＭ及びエミュレーション制御回路とは
エミュレーションバスを介して、エミュレーション実行
プロセッサＥＭＰＵよりアクセスが可能にされる。この
エミュレーションバスには、ユーザーインターフェース
回路を介してユーザーインターフェースプローブに接続
される。ユーザーインターフェースプローブは、通常の
エミュレーション実行時にはユーザーシステムのマイク
ロプロセッサ用ソケットに挿入される。そして、自己診
断動作ときには、同図に示すようにテスト用ＭＰＵソケ
ットに挿入される。
ュレーションＲＡＭ及びエミュレーション制御回路とは
エミュレーションバスを介して、エミュレーション実行
プロセッサＥＭＰＵよりアクセスが可能にされる。この
エミュレーションバスには、ユーザーインターフェース
回路を介してユーザーインターフェースプローブに接続
される。ユーザーインターフェースプローブは、通常の
エミュレーション実行時にはユーザーシステムのマイク
ロプロセッサ用ソケットに挿入される。そして、自己診
断動作ときには、同図に示すようにテスト用ＭＰＵソケ
ットに挿入される。
【００１１】図３には、上記ユーザーインターフェース
テスト回路とそれに関連するエミュレータ側回路の一実
施例のブロック図が示されている。ユーザーインターフ
ェーステスト回路は、チェック用レジスタＲＡとチェッ
ク用レジスタＲＢ、アドレスデコード回路ＤＥＣ１及び
制御用レジスタＣＮＴより構成される。
テスト回路とそれに関連するエミュレータ側回路の一実
施例のブロック図が示されている。ユーザーインターフ
ェーステスト回路は、チェック用レジスタＲＡとチェッ
ク用レジスタＲＢ、アドレスデコード回路ＤＥＣ１及び
制御用レジスタＣＮＴより構成される。
【００１２】テスト用ＭＰＵソケットを通して入力され
るユーザーインターフェース信号のうち、アドレスバ
ス、データバス及びバス制御信号はアドレスデコード回
路ＤＥＣ１とマルチプレクサＭＰＸを経由してメモリＲ
ＡＭのアクセスに使用される。その他のユーザーインタ
ーフェース信号は、上記レジスタＲＡ，ＲＢとの間で授
受さ、エミュレーション実行プロセッサＥＭＰＵからの
出力信号はレジスタＲＡに入力され、エミュレーション
実行プロセッサＥＭＰＵへの入力信号はレジスタＲＢか
ら出力される。マルチプレクサＭＰＸの入力選択は、制
御用レジスタＣＮＴへの制御ビットの指定に従って決定
される。なお、テスト用ＭＰＵソケットには、ユーザー
インターフェースプローブが挿入される。この結果、み
かけ上エミュレーション実行プロセッサＥＭＰＵは、ユ
ーザーインターフェーステスト回路をユーザーシステム
として信号の授受を行う。
るユーザーインターフェース信号のうち、アドレスバ
ス、データバス及びバス制御信号はアドレスデコード回
路ＤＥＣ１とマルチプレクサＭＰＸを経由してメモリＲ
ＡＭのアクセスに使用される。その他のユーザーインタ
ーフェース信号は、上記レジスタＲＡ，ＲＢとの間で授
受さ、エミュレーション実行プロセッサＥＭＰＵからの
出力信号はレジスタＲＡに入力され、エミュレーション
実行プロセッサＥＭＰＵへの入力信号はレジスタＲＢか
ら出力される。マルチプレクサＭＰＸの入力選択は、制
御用レジスタＣＮＴへの制御ビットの指定に従って決定
される。なお、テスト用ＭＰＵソケットには、ユーザー
インターフェースプローブが挿入される。この結果、み
かけ上エミュレーション実行プロセッサＥＭＰＵは、ユ
ーザーインターフェーステスト回路をユーザーシステム
として信号の授受を行う。
【００１３】特に制限されないが、エミュレータを用い
てユーザーシステムのデバッグを開始する前に、ユーザ
ーインターフェースプローブを上記テスト用ＭＰＵソケ
ットに挿入して、次に説明するような自己診断動作とし
てのユーザーインターフェース機能テストを実施する。
このユーザーインターフェース機能テスト時には、テス
トプログラムにより制御レジスタＣＮＴに論理１を設定
し、マルチプレクサＭＰＸの入力としてテスト回路側を
選択させる。この状態でエミュレーション実行プロセッ
サＥＭＰＵによりＲＡＭアドレスをアクセスさせると、
メモリＲＡＭに対してアクセスが行われる。すなわち、
上記書き込みの後にシステム側の制御プロセッサＳＭＰ
Ｕから制御レジスタＣＮＴに論理０を設定してマルチプ
レクサＭＰＸをシステムバス側に切り替えて、上記同じ
アドレスのデータを読み出して書き込みデータとの比較
を行うことにより、アドレスバスやバス制御信号により
正しくメモリＲＡＭのアドレスに対してデータバスを通
してデータが書き込まれることを確認できる。もしも、
アドレス信号を送出するバッファやデータを出力するバ
ッファに１ビットでも素子破壊等による不良や発生すれ
ば書き込みデータと読み出しデータとが一致しなくなる
からである。
てユーザーシステムのデバッグを開始する前に、ユーザ
ーインターフェースプローブを上記テスト用ＭＰＵソケ
ットに挿入して、次に説明するような自己診断動作とし
てのユーザーインターフェース機能テストを実施する。
このユーザーインターフェース機能テスト時には、テス
トプログラムにより制御レジスタＣＮＴに論理１を設定
し、マルチプレクサＭＰＸの入力としてテスト回路側を
選択させる。この状態でエミュレーション実行プロセッ
サＥＭＰＵによりＲＡＭアドレスをアクセスさせると、
メモリＲＡＭに対してアクセスが行われる。すなわち、
上記書き込みの後にシステム側の制御プロセッサＳＭＰ
Ｕから制御レジスタＣＮＴに論理０を設定してマルチプ
レクサＭＰＸをシステムバス側に切り替えて、上記同じ
アドレスのデータを読み出して書き込みデータとの比較
を行うことにより、アドレスバスやバス制御信号により
正しくメモリＲＡＭのアドレスに対してデータバスを通
してデータが書き込まれることを確認できる。もしも、
アドレス信号を送出するバッファやデータを出力するバ
ッファに１ビットでも素子破壊等による不良や発生すれ
ば書き込みデータと読み出しデータとが一致しなくなる
からである。
【００１４】その他のユーザーインターフェース信号の
うちの出力信号は、エミュレーション実行プロセッサＥ
ＭＰＵに、このユーザーインターフェース信号を変化さ
せるように動作させ、その信号をレジスタＲＡを介して
制御プロセッサＳＭＰＵによりモニターして正常に動作
しているか否かを判定する。逆に、ユーザーインターフ
ェース信号のうちの入力信号は、エミュレーション実行
プロセッサＥＭＰＵを動作状態にしておいて、制御プロ
セッサＳＭＰＵによりレジスタＲＢの内容を変化させ
て、これに対応してエミュレーション実行プロセッサＥ
ＭＰＵの動作が状態の変化を監視することにより行われ
る。また、エミュレーション実行プロセッサＥＭＰＵ及
びユーザーインターフェース信号の状態変化の監視に、
トレースあるいはブレーク機能を使用するものであって
もよい。
うちの出力信号は、エミュレーション実行プロセッサＥ
ＭＰＵに、このユーザーインターフェース信号を変化さ
せるように動作させ、その信号をレジスタＲＡを介して
制御プロセッサＳＭＰＵによりモニターして正常に動作
しているか否かを判定する。逆に、ユーザーインターフ
ェース信号のうちの入力信号は、エミュレーション実行
プロセッサＥＭＰＵを動作状態にしておいて、制御プロ
セッサＳＭＰＵによりレジスタＲＢの内容を変化させ
て、これに対応してエミュレーション実行プロセッサＥ
ＭＰＵの動作が状態の変化を監視することにより行われ
る。また、エミュレーション実行プロセッサＥＭＰＵ及
びユーザーインターフェース信号の状態変化の監視に、
トレースあるいはブレーク機能を使用するものであって
もよい。
【００１５】上記のような自己診断動作において、回路
が正常に動作すると判定された後に、ユーザーインター
フェースプローブを上記テスト用ＭＰＵソケットから取
り外してユーザーシステムのマイクロプロセッサ用ソケ
ットに挿入してユーザープログラムを実行、停止させな
がらユーザーシステムを制御することにより、ハードウ
ェア及びソフトウェアのデバッグを実施する。デバッグ
の途中において不良が発生し、その原因がエミュレータ
側にあるか否かの確認を行うときにも、上記同様に自己
診断動作を行わせる。
が正常に動作すると判定された後に、ユーザーインター
フェースプローブを上記テスト用ＭＰＵソケットから取
り外してユーザーシステムのマイクロプロセッサ用ソケ
ットに挿入してユーザープログラムを実行、停止させな
がらユーザーシステムを制御することにより、ハードウ
ェア及びソフトウェアのデバッグを実施する。デバッグ
の途中において不良が発生し、その原因がエミュレータ
側にあるか否かの確認を行うときにも、上記同様に自己
診断動作を行わせる。
【００１６】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） ユーザーインターフェースプローブが接続可能
にされたソケットとユーザーインターフェースプローブ
との信号の授受を行うインターフェーステスト回路を設
けることにより、上記ソケット及びインターフェーステ
スト回路を通してユーザーインターフェース回路を通し
た信号を調べることができるから故障の自己診断が可能
になるという効果が得られる。 （２） 上記（１）により、信頼性の高いエミュレーシ
ョンを実施でき、デバッグにようする時間の短縮化が可
能になるという効果が得られる。
記の通りである。すなわち、 （１） ユーザーインターフェースプローブが接続可能
にされたソケットとユーザーインターフェースプローブ
との信号の授受を行うインターフェーステスト回路を設
けることにより、上記ソケット及びインターフェーステ
スト回路を通してユーザーインターフェース回路を通し
た信号を調べることができるから故障の自己診断が可能
になるという効果が得られる。 （２） 上記（１）により、信頼性の高いエミュレーシ
ョンを実施でき、デバッグにようする時間の短縮化が可
能になるという効果が得られる。
【００１７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
ユーザーインターフェーステスト回路は、システム側の
メモリＲＡＭを共用して用いるもの他、専用のＲＡＭや
レジスタを用いるものとしてもよい。すなわち、アドレ
ス信号、データ及び制御信号をそれぞれレジスタに取り
込み、このアドレス信号やデータ及び制御信号のビット
を調べるようにしてもよい。このようにユーザーインタ
ーフェーステスト回路は、種々の実施形態を採ることが
できるものである。また、ユーザーインターフェースプ
ローブは、ソケットに挿入されるもの他、ユーザーシス
テムにおける対象マイクロプロセッサと同じ接続手段に
対応したものにされる。それ故、テスト用ソケットもそ
れに対応した接続手段に置き換えられる。
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
ユーザーインターフェーステスト回路は、システム側の
メモリＲＡＭを共用して用いるもの他、専用のＲＡＭや
レジスタを用いるものとしてもよい。すなわち、アドレ
ス信号、データ及び制御信号をそれぞれレジスタに取り
込み、このアドレス信号やデータ及び制御信号のビット
を調べるようにしてもよい。このようにユーザーインタ
ーフェーステスト回路は、種々の実施形態を採ることが
できるものである。また、ユーザーインターフェースプ
ローブは、ソケットに挿入されるもの他、ユーザーシス
テムにおける対象マイクロプロセッサと同じ接続手段に
対応したものにされる。それ故、テスト用ソケットもそ
れに対応した接続手段に置き換えられる。
【００１８】開発しようとするマイクロコンピュータシ
ステムは、マイクロプロセッサやＲＡＭやＲＯＭといっ
たメモリ回路等がマイクロプロセッサとともに１つの半
導体集積回路装置に構成されるものであってもよい。こ
の場合、ポッド又はエミュレーションボックスに搭載さ
れるエミュレーション実行マイクロコンピュータは、そ
れと同じマイクロコンピュータを用いるもの他、実装基
板上にそれと同等の機能を持つマイクロコンピュータを
構成するものであってもよい。
ステムは、マイクロプロセッサやＲＡＭやＲＯＭといっ
たメモリ回路等がマイクロプロセッサとともに１つの半
導体集積回路装置に構成されるものであってもよい。こ
の場合、ポッド又はエミュレーションボックスに搭載さ
れるエミュレーション実行マイクロコンピュータは、そ
れと同じマイクロコンピュータを用いるもの他、実装基
板上にそれと同等の機能を持つマイクロコンピュータを
構成するものであってもよい。
【００１９】以上の説明では、この発明の背景となった
利用分野であるエミュレータに適用した場合について説
明したが、それに限定されるものではなく、例えばロジ
ックアナライザ等のようなシステム開発支援装置に広く
利用できる。
利用分野であるエミュレータに適用した場合について説
明したが、それに限定されるものではなく、例えばロジ
ックアナライザ等のようなシステム開発支援装置に広く
利用できる。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ユーザーインターフェース
プローブが接続可能にされたソケットとユーザーインタ
ーフェースプローブとの信号の授受を行うインターフェ
ーステスト回路を設けることにより、上記ソケット及び
インターフェーステスト回路を通してユーザーインター
フェース回路を通した信号を調べることができるから故
障の自己診断が可能になる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ユーザーインターフェース
プローブが接続可能にされたソケットとユーザーインタ
ーフェースプローブとの信号の授受を行うインターフェ
ーステスト回路を設けることにより、上記ソケット及び
インターフェーステスト回路を通してユーザーインター
フェース回路を通した信号を調べることができるから故
障の自己診断が可能になる。
【図１】この発明に係るエミュレータの一実施例を示す
概略斜視図である。
概略斜視図である。
【図２】上記エミュレータ本体の一実施例を示すブロッ
ク図である。
ク図である。
【図３】上記ユーザーインターフェーステスト回路とそ
れに関連するエミュレータ側回路の一実施例を示すブロ
ック図である。
れに関連するエミュレータ側回路の一実施例を示すブロ
ック図である。
ＳＭＰＵ…制御プロセッサ、ＲＯＭ…リード・オンリー
・メモリ、ＲＡＭ…ランダム・アクセス・メモリ、ＭＰ
Ｘ…マルチプレクサ、ＥＭＰＵ…エミュレーション実行
プロセッサ、ＤＥＣ１…アドレスデコード回路、ＲＡ，
ＲＢ…チェック用レジスタ、ＣＮＴ…制御レジスタ。
・メモリ、ＲＡＭ…ランダム・アクセス・メモリ、ＭＰ
Ｘ…マルチプレクサ、ＥＭＰＵ…エミュレーション実行
プロセッサ、ＤＥＣ１…アドレスデコード回路、ＲＡ，
ＲＢ…チェック用レジスタ、ＣＮＴ…制御レジスタ。
Claims (2)
- 【請求項１】 ユーザーインターフェースプローブが接
続可能にされた接続手段と、この接続手段に接続されユ
ーザーインターフェースプローブとの信号の授受を行う
インターフェーステスト回路とを備えなることを特徴と
するシステム開発装置。 - 【請求項２】 上記接続手段はソケットであり、それに
対応したインターフェーステスト回路とはエミュレータ
本体に設けられ、ユーザーインターフェイスプローブは
エミュレーション対象プロセッサが実装されるポッドに
設けられるものであることを特徴とする請求項１のシス
テム開発装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189348A JPH0512054A (ja) | 1991-07-03 | 1991-07-03 | システム開発装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189348A JPH0512054A (ja) | 1991-07-03 | 1991-07-03 | システム開発装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512054A true JPH0512054A (ja) | 1993-01-22 |
Family
ID=16239828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189348A Withdrawn JPH0512054A (ja) | 1991-07-03 | 1991-07-03 | システム開発装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512054A (ja) |
-
1991
- 1991-07-03 JP JP3189348A patent/JPH0512054A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594890A (en) | Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core | |
| US6732311B1 (en) | On-chip debugger | |
| EP0165517A2 (en) | Emulator for non-fixed instruction set VLSI devices | |
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| US20060150021A1 (en) | Device and method for analyzing embedded systems | |
| EP0418932A2 (en) | Microcomputer having easily testable interrupt controller | |
| JPH02224140A (ja) | 割込試験装置 | |
| US7313729B2 (en) | Low-cost debugging system with a ROM or RAM emulator | |
| KR950009691B1 (ko) | 정보처리장치의 테스트용이화회로 | |
| US7437283B2 (en) | System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool | |
| US5903719A (en) | Emulator apparatus and emulation method for efficiently analyzing program faults | |
| JPH0512054A (ja) | システム開発装置 | |
| US5838952A (en) | Emulator apparatus to break running program when variable is read without being initialized | |
| JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| JP2001249823A (ja) | マイクロコンピュータ開発支援装置 | |
| KR20030055150A (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JPS61188637A (ja) | インサ−キツトエミユレ−タ | |
| JP2729121B2 (ja) | 演算処理装置 | |
| US7194401B2 (en) | Configuration for in-circuit emulation of a program-controlled unit | |
| KR940001558B1 (ko) | 프로세스가 있는 보오드의 상태 추적장치 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPH0827740B2 (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |