JPH05121177A - 記憶調光装置 - Google Patents

Abstract

(57)【要約】 【目的】 フェーダによって制御される照明負荷のレベ
ル修正を迅速に行う。 【構成】 複数の照明負荷に対する調光レベルデータ
は、予め設定されて記憶用メモリ５２にストアされる。
クロスフェーダＣ１１，サブマスターフェーダＳ１１〜
Ｓ１ｎによる調光操作に使用するための調光レベルデー
タは、記憶用メモリ５２から再生バッファメモリ５３に
移される。再生制御回路５１は、再生バッファメモリ５
３のストア内容とフェーダＣ１１，Ｓ１１〜Ｓ１ｎから
の制御レベルとを演算処理し、照明負荷を調光制御する
ための信号を調光器へ与える。フェーダＣ１１，Ｓ１１
〜Ｓ１ｎのうちの１つのみが操作されているときは、再
生検出回路５６によって検出され、記憶許可信号が発生
されてスイッチＳＷ−Ａが導通し、修正回路５５によっ
て再生バッファメモリ５３のストア内容の修正が可能と
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、舞台やホールなどに設
けられる照明を調光制御するための記憶調光装置に関す
る。

【０００２】

【従来の技術】従来からの記憶調光装置の構成を図６に
示す。再生制御回路１は、クロスフェーダＣ１やｎ個の
サブマスターフェーダＳ１〜Ｓｎの操作に従って複数の
照明灯などの照明負荷を調光制御する。複数の照明負荷
の調光レベルの組合せは１つのシーンを構成し、記憶用
メモリ２に複数シーン分の調光レベルデータが予め設定
されてストアされる。記憶用メモリ２に記憶された複数
のシーン間の切換えは、クロスフェーダＣ１の操作によ
って行われる。再生バッファメモリ３には、現在再生中
のシーンに対する調光レベルデータと、次に再生すべき
シーンの調光レベルデータとが記憶用メモリ２から読出
されてストアされる。再生バッファメモリ３には、サブ
マスターフェーダＳ１〜Ｓｎによってそれぞれ制御され
る照明負荷の調光レベルデータもストアされる。再生制
御回路１は、再生バッファメモリ３のストア内容と、ク
ロスフェーダＣ１およびサブマスターフェーダＳ１〜Ｓ
ｎからの出力とを演算処理する。クロスフェーダＣ１の
制御に対応する調光レベルを表す信号は、ダイオードＤ
１を介して調光器へ与えられる。１番目のサブマスター
フェーダＳ１に関連する調光レベルを表す信号は、ダイ
オードＤ２を介して調光器へ与えられる。ｎ番目のサブ
マスターフェーダＳｎに関連する調光レベルを表す信号
は、ダイオードＤｎ＋１を介して調光器へ与えられる。
調光器へ与える調光レベルを表す信号は０〜１０Ｖの直
流電圧で０〜１００％の位相制御が可能である。ダイオ
ードＤ１〜Ｄｎ＋１を含む出力合成回路は、再生制御回
路側から調光器側の方向が順方向となるので、再生制御
回路１から調光器へは、最大のレベルの調光レベルを表
す信号のみが与えられる。

【０００３】再生制御回路１からの調光レベルを表す信
号は、修正指定回路４にも与えられる。修正指定回路４
では、調光レベルを修正すべきフェーダＣ１，Ｓ１〜Ｓ
ｎを指定する。修正指定回路４で指定されたフェーダＣ
１，Ｓ１〜Ｓｎに対応する照明負荷についての調光レベ
ルの修正は、修正回路５によって行われる。修正回路５
によって修正された調光レベルは、再生バッファメモリ
３にストアされる。再生制御回路１は、修正された調光
レベルを記憶用メモリ２にもストアする。

【０００４】図６においては、再生制御回路１から１つ
の照明負荷に対する調光レベルを表す信号を導出する構
成を示す。照明負荷は、１または複数の照明灯が１つの
チャネルとして一括して制御され、複数のチャネルにつ
いての調光制御が必要となる。複数のチャネルに対する
調光制御のためには、図６図示のダイオードＤ１〜Ｄｎ
＋１を含む出力合成回路をチャネル数に対応して複数設
ける必要がある。

【０００５】図７は、図６図示の修正指定回路の構成を
示す。修正すべきフェーダは、選択スイッチ１１によっ
て指定する。選択回路１２は選択スイッチ１１に応答し
てリレー１３を駆動する。１個のクロスフェーダＣ１と
ｎ個のサブマスターフェーダＳ１〜Ｓｎを選択するため
に、クロスフェーダ用に２個、合計ｎ＋２個のリレー１
３が必要である。選択回路１２としては、テレビジョン
受像機などのチャネル選択用と同様の集積回路が使用さ
れる。照明負荷がｍチャネルあるとき、リレー１３のリ
レー接点１３ａは、それぞれｍ回路のＯＮ／ＯＦＦ切換
えを行う。第１番目のリレーｒｙ１のリレー接点１３ａ
の一方は、図６図示の再生制御回路１の出力とダイオー
ドＤ１のアノードとの接続点に接続される。リレー接点
１３ａのリレー接点ｒｙ３〜ｒｙｎ＋２についても同様
にダイオードＤ２〜Ｄｎ＋１のアノードに接続される。
リレーｒｙ２の一方接点はダイオードＤ１のアノードに
接続される。各リレー接点１３ａは、再生制御回路１か
らのｍチャネルの出力にそれぞれ接続される。リレー接
点１３ａの他方接点は、チャネル毎に共通接続され、修
正回路５に接続される。選択回路１２からは、選択スイ
ッチ１１のいずれかが操作されて選択されている状態で
あるか、操作されずに非選択状態であるかを表す選択／
非選択信号が修正回路５へ与えられる。

【０００６】リレー１３には、さらにもう１つのリレー
接点１３ｂが含まれ、リレー１３の動作状態は、デコー
ダ１４を介してメモリ２，３のアドレス信号に変換され
る。

【０００７】図８は、図６図示の修正回路５の構成を示
す。再生バッファメモリ３は、２ポートメモリなどによ
って構成され、修正指定回路４およびアドレス信号発生
回路２１からアドレス信号が与えられる。アドレス信号
発生回路２１からのアドレス信号は、マルチプレクサ
（以下、ＭＰＸと略称する）回路２２，２３にも与えら
れる。ＭＰＸ回路２２には、修正指定回路４からのｍチ
ャネル分の調光制御信号が与えられる。ＭＰＸ回路２２
は、アドレス信号発生回路２１からのアドレス信号によ
って、ｍチャネルのうちの１つのチャネルを選択し、そ
のチャネルの調光レベルを表す信号を比較器２４に与え
る。ＭＰＸ回路２３にはｍ個のプリセットフェーダＰ
１，Ｐ２，…，Ｐｍが接続される。これらのプリセット
フェーダＰ１，Ｐ２，…，Ｐｍのうち、アドレス信号発
生回路２１からのアドレス信号によって選択された出力
が比較器２４に与えられる。比較器２４は、ＭＰＸ回路
２２およびＭＰＸ回路２３からの出力を比較し、一致し
たときにのみ一致検出ラッチ２５をセットする。このた
め、修正したいチャネルのプリセットフェーダＰ１，Ｐ
２，…，Ｐｍを操作し、調光制御中の調光レベルと一致
させる必要がある。

【０００８】一致検出ラッチ２５は、ｍビットのラッチ
であり、レベルが一致したチャネルｍに対応するビット
がセットされる。一致検出ラッチ２５がセットされる
と、その出力でスイッチＳＷ１が閉じられ、そのとき選
択されているプリセットフェーダの値が修正用データと
してアナログ／デジタル変換（以下「Ａ／Ｄ」と略称す
る）回路２６に与えられる。スイッチＳＷ１が閉じられ
た後で、調光レベルの修正が可能となる。Ａ／Ｄ回路２
６は、与えられた修正データをデジタル値に変換し、再
生バッファメモリ３に与える。再生バッファメモリ３
は、修正指定回路４からのアドレスによって上位アドレ
スが指定され、アドレス信号発生回路２１からのアドレ
ス信号によって下位アドレスが指定される。さらにアド
レス信号発生回路２１からの書込み信号によって、Ａ／
Ｄ回路２６からの修正データのストアが行われる。一致
検出ラッチ２５は、修正指定回路４からの選択／非選択
信号が次の選択状態となったときにリセットされる。

【０００９】再生バッファメモリ３は、たとえば２ポー
トメモリを使用し、修正回路５からの修正データのスト
アと再生制御回路１からの読出しとが別々に自由にでき
るようにする。再生制御回路１は、再生バッファメモリ
３に対する修正が行われたときには、その修正されたデ
ータを記憶用メモリ２にもストアする。

【００１０】

【発明が解決しようとする課題】従来からの図６図示の
記憶調光装置においては、再生データを修正しようとす
るときには、修正指定回路４によるフェーダの指定が必
要である。舞台のリハーサルなどにおいては、演出の進
行に応じて、クロスフェーダでシーンを切換えて再生す
るけれども、修正するときには２つのシーンのいずれか
を指定して修正する必要がある。クロスフェーダにおい
ては、たとえばＡとＢとの２つのシーンを切換えるけれ
ども、リハーサルの際には一方のシーンのみを再生して
照明の明るさを調整することが多い。リハーサルの照明
の修正は迅速に行う必要があり、フェーダを指定してか
ら修正する方法は、リハーサルのような一刻を争うとき
の操作としては不向きである。さらに、実際の演出時に
も修正が必要となることもあり、確実かつ迅速な指定が
一層求められる。

【００１１】本発明の目的は、修正すべきフェーダの指
定が不要で修正を迅速に行うことができる記憶調光装置
を提供することである。

【００１２】

【課題を解決するための手段】本発明は、複数の操作手
段を有し、各操作手段毎に１または複数の照明負荷を割
当て、各照明負荷には予め調光レベルを設定してメモリ
にストアし、メモリのストア内容と操作手段からの出力
との演算処理によって照明負荷を調光制御する記憶調光
装置において、各操作手段からの出力に応答し、単一の
操作手段のみが操作されているとき、操作されている操
作手段に割当てられている照明負荷に対応するメモリの
ストア内容の修正を許可する許可信号を導出する操作検
出手段と、操作検出手段からの許可信号に応答し、操作
された操作手段に割当てられているメモリのストア内容
を修正する修正手段とを含むことを特徴とする記憶調光
装置である。

【００１３】

【作用】本発明に従えば、記憶調光装置は複数の操作手
段を有する。各操作手段毎に１または複数の照明負荷が
割当てられる。各照明負荷には予め調光レベルが設定さ
れメモリにストアされる。メモリのストア内容と操作手
段からの出力との演算処理によって照明負荷に対する調
光制御が行われる。記憶調光装置には操作検出手段と修
正手段とが含まれる。操作検出手段は、各操作手段から
の出力に応答し、単一の操作手段のみが操作されている
とき、操作されている操作手段に割当てられている照明
負荷に対応するメモリのストア内容の修正を許可する許
可信号を導出する。修正手段は、操作検出手段からの許
可信号に応答し、操作された操作手段に割当てられてい
るメモリのストア内容を修正する。したがって、単一の
操作手段のみを操作することのみによって、操作された
操作手段に割当てられている照明負荷に対してメモリに
ストアされている調光レベルを修正手段によって修正す
ることができる。

【００１４】

【実施例】図１は、本発明の一実施例の構成を示す。再
生制御回路５１は、記憶用メモリ５２および再生バッフ
ァメモリ５３のストア内容と、クロスフェーダＣ１１や
サブマスターフェーダＳ１１〜Ｓ１ｎからの制御レベル
とを演算処理し、ｍチャネルの照明負荷に対する調光制
御を行う。修正回路５５は、再生検出回路５６によって
クロスフェーダＣ１１またはサブマスターフェーダＳ１
１〜Ｓ１ｎの１つのみが操作されて記憶許可信号が与え
られているときに、スイッチＳＷ−Ａを導通させて再生
バッファメモリ５３のストア内容を修正する。再生制御
回路５１は、再生バッファメモリ５３に対する修正が行
われたときに、記憶用メモリ５２のストア内容も修正す
る。再生制御回路５１からの出力は、各チャネル毎に、
クロスフェーダＣ１１による演算結果を表す出力と、各
サブマスターフェーダＳ１１〜Ｓ１ｎによる演算結果を
表す出力とがそれぞれ出力合成回路５７に与えられ、最
大のレベルを示す出力のみが調光器へ与えられる。修正
回路５５には、出力合成回路５７からの出力が与えら
れ、修正すべきチャネルを選択する。チャネルの選択
は、従来の図８で示す方法と同様に、プリセットフェー
ダによる調光レベル合わせをしてから行う。

【００１５】図２は図１図示の再生制御回路５１に関連
する構成を示す。中央処理装置（以下「ＣＰＵ」と略称
する）などを含むコントローラ６０は、記憶用メモリ５
２にストアされているストア内容から、クロスフェーダ
Ｃ１１、サブマスターフェーダＳ１１〜Ｓ１ｎによる制
御対象となる調光レベルデータを再生バッファメモリ５
３に移す。さらに、再生バッファメモリ５３からチャネ
ル毎の調光レベルデータを読出して、ＡとＢとのシーン
バッファ６Ａ，６Ｂおよび１〜ｎのサブマスターバッフ
ァ６１〜６ｎにそれぞれストアする。クロスフェーダＣ
１１からの出力は、Ａ／Ｄ回路７０に与えられ、デジタ
ル変換されたデータがコントローラ６０に与えられる。
コントローラ６０は、Ａ／Ｄ回路７０からの出力によっ
て、クロスフェーダＣ１１によるシーンの切換えが行わ
れたか否かを判断する。シーンバッファ６Ａ，６Ｂおよ
びサブマスターバッファ６１〜６ｎのストア内容は、デ
ジタル／アナログ変換（以下「Ｄ／Ａ」と略称する）回
路７Ａ，７Ｂ，７１〜７ｎに与えられる。クロスフェー
ダＣ１１のチャネルＡ，Ｂからの出力は乗算回路８Ａ，
８Ｂにそれぞれ与えられ、Ｄ／Ａ回路７Ａ，７Ｂからの
出力とそれぞれ乗算される。乗算回路８Ａ，８Ｂからの
出力は、加算回路８０において加算され、シーンＡおよ
びシーンＢをクロスフェードするための調光レベルがサ
ンプル／ホールド（以下「Ｓ／Ｈ」と略称する）回路９
０に与えられる。Ｄ／Ａ回路７１〜７ｎからのアナログ
出力は、サブマスターフェーダＳ１１〜Ｓ１ｎからの出
力と、乗算回路８１〜８ｎでそれぞれ乗算される。乗算
回路８１〜８ｎからの出力はＳ／Ｈ回路９１〜９ｎにそ
れぞれ与えられる。各Ｓ／Ｈ回路９０，９１〜９ｎは、
コントローラ６０からのタイミング信号によって各チャ
ネル毎の制御レベル電圧を保持する。各Ｓ／Ｈ回路９
０，９１〜９ｎに保持された調光レベルを表す信号電圧
は、出力合成回路を構成するダイオードＤ０１〜Ｄ０
ｎ；Ｄ１１〜Ｄ１ｎ；Ｄｎ１〜Ｄｎｎを介して、各チャ
ネル毎に導出される。

【００１６】図３は再生検出回路５６に関連する構成を
示す。再生検出回路５６には、レベル弁別回路１００Ａ
および１００Ｂ，…，１０ｎと、検出ＲＯＭ１１０が含
まれる。レベル弁別回路１００Ａ，１００Ｂは、クロス
フェーダＣ１１の操作の有無を検出する。クロスフェー
ダＣ１１の修正操作としては、一方のシーンが０％とな
って、一方のシーンのみを再生している状態を検出す
る。このときサブマスターフェーダＳ１１〜Ｓ１ｎは０
レベルとする。サブマスターフェーダＳ１１〜Ｓ１ｎの
操作検出としては、０レベルでない電圧レベルとなって
いるとき操作が行われるものとする。このときクロスフ
ェーダＣ１１は両方とも０レベルとする。各レベル弁別
回路１００Ａ，１００Ｂ，…，１０ｎからの出力は、対
応するフェーダの操作が検出されたときに論理「１」を
出力し、操作が検出されないときに論理「０」を出力す
る。レベル弁別回路１００Ａ，１００Ｂ，…，１０ｎの
出力は、検出ＲＯＭ１１０のアドレスＡ０，Ａ１，…，
Ａｎ＋１の入力にそれぞれ接続される。検出ＲＯＭは９
ビットのデータＤ０，Ｄ１〜Ｄ８を出力し、ビットＤ０
は記憶許可信号となる。ビットＤ１〜Ｄ８は、再生バッ
ファメモリ５３の上位アドレスを指定する。

【００１７】図４は、図３図示の検出ＲＯＭ１１０の内
部データを示す。ビットＤ０は、２の累乗で表される番
地１，２，４，８，…のみに論理値「１」となるデータ
が設定される。Ｄ１〜Ｄ８に設定されるデータは、再生
バッファメモリ５３の上位アドレスを示す。空白の部分
はたとえば論理「０」が設定される。図４のようなデー
タを設定すれば、１つのフェーダのみが操作されたとき
にビットＤ０が論理値「１」になり、残りのビットＤ１
〜Ｄ８で再生バッファメモリ５３の上位アドレスを指定
して修正回路５５からの修正データが再生バッファメモ
リ５３の所定位置にストアされる。

【００１８】図５は、図１図示の再生バッファメモリ５
３のストア内容の一部を示す。再生バッファメモリ５３
には、クロスフェーダのＡ側で再生されるエリア、クロ
スフェーダＢ側で再生されるエリア、サブマスターフェ
ーダ１で再生されるエリアなど、各フェーダによって制
御されるチャネル１，２，…，ｍ毎の調光レベルを表す
レベルデータがストアされる。

【００１９】以上の実施例においては、再生制御回路５
１内でアナログ値を用いる乗算および加算の演算を行っ
ているけれども、フェーダからの電圧レベルをＡ／Ｄ回
路でデジタル変換し、デジタル値を用いて演算処理を行
ってもよいことは勿論である。デジタル値を用いて演算
処理を行うときには、出力合成もデジタル演算によって
行うことができるのは勿論である。

【００２０】

【発明の効果】以上のように本発明によれば、複数の操
作手段のうちの１つのみを操作することによって、その
操作手段を指定しなくても割当てられている照明負荷に
ついてメモリにストアされている調光レベルを修正する
ことができる。舞台のリハーサルや実演時などにおいて
は、演出の進行に合わせて単一のフェーダなどの操作手
段が操作されることが多く、そのようなときに迅速な修
正を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略的な電気的構成を示す
ブロック図である。

【図２】図１図示の再生制御回路５１に関連する電気的
構成を示すブロック図である。

【図３】図１図示の再生検出回路５６に関連する電気的
構成を示すブロック図である。

【図４】図３図示の検出ＲＯＭ１１０の内部データを示
す図である。

【図５】図１図示の再生バッファメモリ５３のデータ構
造を示す図である。

【図６】従来からの記憶調光装置の概略的な電気的構成
を示すブロック図である。

【図７】図６図示の修正指定回路４の電気的構成を示す
ブロック図である。

【図８】図６図示の修正回路５の電気的構成を示すブロ
ック図である。

【符号の説明】 ５１ 再生制御回路 ５２ 記憶用メモリ ５３ 再生バッファメモリ ５５ 修正回路 ５６ 再生検出回路 ５７ 出力合成回路 ６０ コントローラ ８０ 加算回路 ８Ａ，８Ｂ，８１〜８ｎ 乗算回路 ９０，９１〜９ｎ Ｓ／Ｈ回路 Ｄ０１〜Ｄ０ｎ，Ｄ１１〜Ｄ１ｎ，Ｄｎ１〜Ｄｎｎ ダ
イオード １１０ 検出ＲＯＭ Ｃ１１ クロスフェーダ Ｓ１１〜Ｓ１ｎ サブマスターフェーダ ＳＷ−Ａ スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の操作手段を有し、各操作手段毎に
   １または複数の照明負荷を割当て、各照明負荷には予め
   調光レベルを設定してメモリにストアし、メモリのスト
   ア内容と操作手段からの出力との演算処理によって照明
   負荷を調光制御する記憶調光装置において、 各操作手段からの出力に応答し、単一の操作手段のみが
   操作されているとき、操作されている操作手段に割当て
   られている照明負荷に対応するメモリのストア内容の修
   正を許可する許可信号を導出する操作検出手段と、 操作検出手段からの許可信号に応答し、操作された操作
   手段に割当てられているメモリのストア内容を修正する
   修正手段とを含むことを特徴とする記憶調光装置。