JPH05121321A - シリコンの結晶成長法 - Google Patents

シリコンの結晶成長法

Info

Publication number
JPH05121321A
JPH05121321A JP3279074A JP27907491A JPH05121321A JP H05121321 A JPH05121321 A JP H05121321A JP 3279074 A JP3279074 A JP 3279074A JP 27907491 A JP27907491 A JP 27907491A JP H05121321 A JPH05121321 A JP H05121321A
Authority
JP
Japan
Prior art keywords
substrate
nitride film
mask
seed crystal
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3279074A
Other languages
English (en)
Inventor
Masataka Tsuruta
政孝 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3279074A priority Critical patent/JPH05121321A/ja
Priority to US07/965,783 priority patent/US5336633A/en
Publication of JPH05121321A publication Critical patent/JPH05121321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 シリコン基板とエピタキシャル層の絶縁性が
良いシリコンエピタキシャル層を形成させる。 【構成】 シリコン基板を絶縁膜で覆い、その上に結晶
性のよいエピタキシャル層をのせてシリコン基板とエピ
タキシャル層を絶縁させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速素子、三次元ＩＣ
等に好適なＳi基板上に絶縁層を介して同一結晶方位の
Ｓi結晶層を形成するシリコンの結晶成長法に関する。
【０００２】
【従来の技術】従来用いられているシリコンの結晶成長
法は、図３に示す如く、気相成長法を用いてＳi基板上
に設けたＳiＯ２層の間隙からシリコンエピタキシャル
層を形成させるものが用いられていた。このような従来
の方法では、エピタキシャル層とＳi基板の絶縁ができ
ていないし、また、ＳiＯ２側面での結晶性が悪く、し
かも、縦方向のエピタキシャル層の成長がおさえられな
い等の欠点があった。
【０００３】
【発明が解決しようとする課題】本発明は、前記従来の
欠点を除去して、シリコン基板を絶縁膜で覆い、その上
に結晶性のよいシリコン基板と同一結晶方位のエピタキ
シャル層をのせて、シリコン基板とエピタキシャル層を
絶縁した状態で形成するようにしたシリコンの結晶成長
法を提供せんとするものである。
【０００４】
【課題を解決するための手段】本発明にかかるシリコン
の結晶成長法は、Ｓi基板上にシリコン酸化膜とシリコ
ン窒化膜よりなるマスクを用いてＳi基板をエッチング
してＳiシード結晶体を作り、該シード結晶体と前記マ
スクの全表面に窒化膜を設けてのち異方性エッチングで
前記シード結晶体の全側面と前記マスクの表面に窒化膜
を残した状態でＳi基板表面の窒化膜を取り除き、該Ｓi
基板の表面より酸素を注入してＳi基板の上部に前記シ
ード結晶体とＳi基板を分離する絶縁層を形成し、前記
シード結晶体の表面の酸化膜を残した状態でシード結晶
体の側面の窒化膜を取り除いてのち、該シード結晶体を
側面方向にエピタキシャル成長させてＳi基板と同一結
晶方位の相互に連結した一連の単結晶層を前記絶縁層の
上部に形成したことを特徴とするものである。
【０００５】
【作用】したがって、本発明はシリコン基板上の絶縁膜
の上にシリコン結晶を成長させる方法において、シリコ
ン基板上に酸化膜／窒化膜を形成し、それをマスクに用
いて基板をエッチングし、マスク下のシリコン基板を残
してそれをエピタキシャル成長のシード結晶とし、かつ
シード結晶の側面を保護するために窒化膜を気相成長に
よって堆積した後、シード結晶部分をシリコン基板部分
から分離するためのフィールド酸化膜形成を行うために
異方性エッチングを行い、さらにシード結晶分離後、窒
化膜はすべて除去、マスクの酸化膜は残すことによって
縦方向のエピタキシャル成長をおさえることができる一
方、シリコン基板のエッチング深さによってシード結晶
の厚さが変わり、エピタキシャル層の厚さも制御できる
ようにしたものであり、シリコン基板と同じ方位のシー
ド結晶が得られ、かつシード結晶は窒化膜によって保護
される一方、シード結晶のフィールド酸化膜による絶縁
分離され、さらに窒化膜の除去、側面の清浄によりよい
成長面が得られると共に、縦方向のエピタキシャル成長
はマスク酸化膜で制御できるものである。
【０００６】
【実施例】以下、本発明を図面に示す実施例について説
明する。図１にＳi基板上に絶縁層を形成すると共に該
絶縁層の上にシリコン結晶を成長させる工程を示す。先
ず、図１(１)に示す如く、レジストを用いてマスクとな
る酸化膜２と窒化膜３をシリコン基板１にのせる。次
に、図１(２)に示す如く、異方性エッチングを用いてシ
リコン基板をエッチングして、マスクの下方にシリコン
シード結晶体を形成する。この後、マスクの全面とシー
ド結晶体の側面及びシリコン基板の表面上にシリコン窒
化膜を気相成長法を用いて堆積させる(図１(３))。次
に、ＲＩＥ等異方性エッチングを用いて、前の工程で堆
積させた窒化膜をマスクとシード結晶体の側壁に残し
て、シリコン基板の表面のものを取り除く(図１(４))。
さらに、図１(５)に示す如く、酸化を行い、フィールド
酸化膜をシリコン基板の上部に形成し、該絶縁層を介し
てマスクの下部分をシリコン基板より分離してシード結
晶を形成する。次に、図１(６)に示す如く、窒化膜をホ
ットリン酸等を用いて除去し、シード結晶の側壁を露出
し、ウェットエッチング等でシード結晶の側壁を清浄に
する。その後、図１(７)に示す如く、シード結晶から縦
方向の成長は酸化膜で抑え、横方向へのエピタキシャル
成長を行って、相互に連結した一連の単結晶層を前記絶
縁層の上部に形成する。
【０００７】前記図１(４)の工程で、図２(１)に示す如
く、Ｓiのウェットエッチ等方性エッチングを用いてシ
ード結晶体の基端部の窒化膜の下端に接するＳiを取り
除くようにすると、図２(２)に示す如く、該取り除いた
基端部から酸素が侵入し易くなってシード結晶体の下方
にもフィールド酸化層を良好な状態で形成することがで
きる。
【０００８】
【発明の効果】上記の如く、本発明によれば、シリコン
酸化膜／シリコン窒化膜をマスクに用いてシリコン基板
のエッチングを行い、マスク下のシリコンをエピタキシ
ャル成長のシード結晶に用いて、エッチング深さを変え
ることによってエピタキシャル層の厚さを制御し、かつ
フィールド酸化膜を用いてシード結晶となる部分を残し
てシリコン基板と絶縁分離させるために窒化膜を堆積し
た後、選択的に残し、さらにマスクとして用いた酸化膜
は残してエピタキシャル成長時に縦方向の成長を抑える
ようにしたもので、シードの結晶性がいいのでエピタキ
シャル層の結晶性が良く、また、シリコン基板とエピタ
キシャル層の絶縁性が良く、さらにマスクに用いた酸化
膜によって縦方向のエピタキシャル成長がおさえられ、
かつ、エッチングの深さでエピタキシャル層の厚さも制
御できるものである。したがって、本発明で製造したシ
リコンは、高速素子、三次元ＩＣに好適のものである。
【図面の簡単な説明】
【図１】 本発明のシリコンの結晶成長法の製造工程を
示す断面図である。
【図２】 図１の一部の変形例を示す断面図である。
【図３】 従来のシリコンエピタキシャル層を示す断面
図である。
【符号の説明】
１ Ｓi基板 ２ 酸化膜 ３ 窒化膜 ４ 窒化膜 ５ フィールド酸化膜 ６ シード結晶 ７ エピタキシャル層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 Ｓi基板上にシリコン酸化膜とシリコン
    窒化膜よりなるマスクを用いてＳi基板をエッチングし
    てＳiシード結晶体を作り、該シード結晶体と前記マス
    クの全表面に窒化膜を設けてのち異方性エッチングで前
    記シード結晶体の全側面と前記マスクの表面に窒化膜を
    残した状態でＳi基板表面の窒化膜を取り除き、該Ｓi基
    板の表面より酸素を注入してＳi基板の上部に前記シー
    ド結晶体とＳi基板を分離する絶縁層を形成し、前記シ
    ード結晶体の表面の酸化膜を残した状態でシード結晶体
    の側面の窒化膜を取り除いてのち、該シード結晶体を側
    面方向にエピタキシャル成長させてＳi基板と同一結晶
    方位の相互に連結した一連の単結晶層を前記絶縁層の上
    部に形成したことを特徴とするシリコンの結晶成長法。
JP3279074A 1991-10-25 1991-10-25 シリコンの結晶成長法 Pending JPH05121321A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3279074A JPH05121321A (ja) 1991-10-25 1991-10-25 シリコンの結晶成長法
US07/965,783 US5336633A (en) 1991-10-25 1992-10-23 Method of growing single crystal silicon on insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279074A JPH05121321A (ja) 1991-10-25 1991-10-25 シリコンの結晶成長法

Publications (1)

Publication Number Publication Date
JPH05121321A true JPH05121321A (ja) 1993-05-18

Family

ID=17606055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279074A Pending JPH05121321A (ja) 1991-10-25 1991-10-25 シリコンの結晶成長法

Country Status (2)

Country Link
US (1) US5336633A (ja)
JP (1) JPH05121321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351454B1 (ko) * 1999-12-31 2002-09-09 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정을 이용한 반도체 장치의제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635411A (en) * 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
JP2000058802A (ja) 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US20090053864A1 (en) * 2007-08-23 2009-02-26 Jinping Liu Method for fabricating a semiconductor structure having heterogeneous crystalline orientations

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554638A1 (fr) * 1983-11-04 1985-05-10 Efcis Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351454B1 (ko) * 1999-12-31 2002-09-09 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정을 이용한 반도체 장치의제조방법

Also Published As

Publication number Publication date
US5336633A (en) 1994-08-09

Similar Documents

Publication Publication Date Title
US4760036A (en) Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
US6967146B2 (en) Isolation region forming methods
GB2156149A (en) Dielectrically-isolated integrated circuit manufacture
JPH04137723A (ja) 半導体積層基板の製造方法
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
US6506663B1 (en) Method for producing an SOI wafer
US4886763A (en) Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
US5336633A (en) Method of growing single crystal silicon on insulator
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH09129631A (ja) 絶縁物上シリコン技術のための分離酸化物形成方法
US5208167A (en) Method for producing SOI substrate
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
JPS6388821A (ja) 気相成長方法
JPS60193324A (ja) 半導体基板の製造方法
JPH0626181B2 (ja) 半導体基板の製造方法
JP3143188B2 (ja) エピタキシャル成長方法
JPS61285754A (ja) 半導体装置の製造方法
JPH01259526A (ja) 絶縁膜上単結晶シリコン膜形成方法
JPH0590174A (ja) Ｓｏｉ基板の製法
JPH05326942A (ja) 半導体装置の製造方法
JPS6234130B2 (ja)
JP2508456B2 (ja) 半導体単結晶薄膜の形成方法
JPH05243536A (ja) Ｓｏｉ構造の製造方法
JPH01259527A (ja) 絶縁膜上単結晶シリコン膜形成方法
JPS61174736A (ja) 誘電体分離基板の製造方法