JPH05121656A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05121656A JPH05121656A JP3279529A JP27952991A JPH05121656A JP H05121656 A JPH05121656 A JP H05121656A JP 3279529 A JP3279529 A JP 3279529A JP 27952991 A JP27952991 A JP 27952991A JP H05121656 A JPH05121656 A JP H05121656A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- polycrystalline silicon
- lower electrode
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 54
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【構成】シリコン基板１上にＳｉＯ2 膜２を介して下部
電極用のポリシリコン膜３を形成したのち酸化し、Ｓｉ
Ｏ2 膜４を形成する。次でこのＳｉＯ2 膜４をエッチン
グしポリシリコン膜３の凸部を露出させる。次で凹部に
残ったＳｉＯ2 膜４をマスクとしてポリシリコン膜３を
エッチングし溝５を形成する。次にマスクを除去したの
ち容量絶縁膜及び上部電極を形成する。 【効果】容量値の大きい容量部を有する半導体装置が得
られる。
電極用のポリシリコン膜３を形成したのち酸化し、Ｓｉ
Ｏ2 膜４を形成する。次でこのＳｉＯ2 膜４をエッチン
グしポリシリコン膜３の凸部を露出させる。次で凹部に
残ったＳｉＯ2 膜４をマスクとしてポリシリコン膜３を
エッチングし溝５を形成する。次にマスクを除去したの
ち容量絶縁膜及び上部電極を形成する。 【効果】容量値の大きい容量部を有する半導体装置が得
られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に容量部の下部電極の形成方法に関する。
関し、特に容量部の下部電極の形成方法に関する。
【０００２】
【従来の技術】従来半導体装置における容量部の下部電
極の形成は、以下の様に行われていた。半導体基板上に
絶縁膜を介してポリシリコン膜を成長させた後、リン等
の不純物をポリシリコン膜中に導入する。次でフォトレ
ジスト膜を用いてこのポリシリコン膜のパターニングを
行い、下部電極を形成する。
極の形成は、以下の様に行われていた。半導体基板上に
絶縁膜を介してポリシリコン膜を成長させた後、リン等
の不純物をポリシリコン膜中に導入する。次でフォトレ
ジスト膜を用いてこのポリシリコン膜のパターニングを
行い、下部電極を形成する。
【０００３】しかしながら、６４ＭＤＲＡＭの様に、デ
バイスの微細化が進むと、ポリシリコンの凹凸を利用し
て下部電極の表面積を大きくする方法が、例えばＭ．サ
カオ（Ｓａｋａｏ）らにより、１９９０ インターナシ
ョナル エレクトロン デバイセス ミーティング テ
クニカル ダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
ＴＥＣＨＮＩＣＡＬＤＩＧＥＳＴ）６５５頁に報告さ
れている。
バイスの微細化が進むと、ポリシリコンの凹凸を利用し
て下部電極の表面積を大きくする方法が、例えばＭ．サ
カオ（Ｓａｋａｏ）らにより、１９９０ インターナシ
ョナル エレクトロン デバイセス ミーティング テ
クニカル ダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
ＴＥＣＨＮＩＣＡＬＤＩＧＥＳＴ）６５５頁に報告さ
れている。
【０００４】この方法は、まず図２（ａ）に示すよう
に、シリコン基板１上にＳｉＯ2 膜２を設け、開口部を
形成する。次で全面にポリシリコン膜１３を６００〜６
５０℃の成長温度で成長し、フォトレジスト膜を用い
て、下部電極の形にパターニングする。次に図２（ｂ）
に示すように、５３０〜５８０℃の成長温度で表面が凹
凸のポリシリコン膜１３Ａを成長させる。さらに図２
（ｃ）に示すように、このポリシリコン膜１３Ａをエッ
チバックしてポリシリコン膜１３，１３Ａからなる表面
積の大きな下部電極を形成する。
に、シリコン基板１上にＳｉＯ2 膜２を設け、開口部を
形成する。次で全面にポリシリコン膜１３を６００〜６
５０℃の成長温度で成長し、フォトレジスト膜を用い
て、下部電極の形にパターニングする。次に図２（ｂ）
に示すように、５３０〜５８０℃の成長温度で表面が凹
凸のポリシリコン膜１３Ａを成長させる。さらに図２
（ｃ）に示すように、このポリシリコン膜１３Ａをエッ
チバックしてポリシリコン膜１３，１３Ａからなる表面
積の大きな下部電極を形成する。
【０００５】また、上記文献の６６３頁には、ピーレ
Ｃ ファゼン（Ｐｉｅｒｒｅ ＣＦａｚａｎ）等により
別の方法が報告されている。
Ｃ ファゼン（Ｐｉｅｒｒｅ ＣＦａｚａｎ）等により
別の方法が報告されている。
【０００６】この方法は図３（ａ）に示すように、シリ
コン基板１上にＳｉＯ2 膜２を介してポリシリコン膜１
３を６００〜６５０℃の成長温度で成長、リン等の不純
物を導入後、フォトレジスト膜を用いて下部電極の形に
パターニングする。次に図３（ｂ）に示すように、酸化
性雰囲気中で熱処理を行う。この時ポリシリコン膜１３
の結晶粒界が特に酸化されるので、ポリシリコン膜１３
の表面の凹凸が大きくなる、次に図３（ｃ）に示すよう
に、ふっ酸を含む水溶液を用いて、ポリシリコン膜１３
上のＳｉＯ2 膜４Ａを除去し、表面積の大きな下部電極
を形成する。
コン基板１上にＳｉＯ2 膜２を介してポリシリコン膜１
３を６００〜６５０℃の成長温度で成長、リン等の不純
物を導入後、フォトレジスト膜を用いて下部電極の形に
パターニングする。次に図３（ｂ）に示すように、酸化
性雰囲気中で熱処理を行う。この時ポリシリコン膜１３
の結晶粒界が特に酸化されるので、ポリシリコン膜１３
の表面の凹凸が大きくなる、次に図３（ｃ）に示すよう
に、ふっ酸を含む水溶液を用いて、ポリシリコン膜１３
上のＳｉＯ2 膜４Ａを除去し、表面積の大きな下部電極
を形成する。
【０００７】これらの方法で形成された下部電極の表面
積は、通常の場合に比較して、約１．３〜２．５倍程度
大きくなっている。
積は、通常の場合に比較して、約１．３〜２．５倍程度
大きくなっている。
【０００８】
【発明が解決しようとする課題】上述した従来の下部電
極の製造方法のうち前者の方法では、ポリシリコンの異
常成長による結晶粒の大きさを利用し、また後者の方法
では、結晶粒界付近の酸化速度がポリシリコン膜表面の
それより大きいことを利用しているので、ポリシリコン
膜表面の凹凸の度合いには限界がある。このため、通常
の方法に比較して表面積の増加は約２．５倍程度にしか
ならず、さらなるデバイスの微細化には対応できにくい
という問題点がある。
極の製造方法のうち前者の方法では、ポリシリコンの異
常成長による結晶粒の大きさを利用し、また後者の方法
では、結晶粒界付近の酸化速度がポリシリコン膜表面の
それより大きいことを利用しているので、ポリシリコン
膜表面の凹凸の度合いには限界がある。このため、通常
の方法に比較して表面積の増加は約２．５倍程度にしか
ならず、さらなるデバイスの微細化には対応できにくい
という問題点がある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を形成したのちパター
ニングし開口部を形成する工程と、この開口部を含む全
面に容量部の下部電極となる表面が凹凸状でかつ不純物
を含むポリシリコン層を形成したのちパターニングする
工程と、前記ポリシリコン層の表面を酸化したのちエッ
チバックしポリシリコン層の凸部を露出させる工程と、
前記ポリシリコンの凹部に残された酸化膜をマスクとし
前記露出したポリシリコン層の凸部をエッチングして溝
を形成する工程と、マスクとして用いた前記酸化膜を除
去したのち全面に容量絶縁膜と上部電極となるポリシリ
コン層を順次形成する工程とを含むものである。
造方法は、半導体基板上に絶縁膜を形成したのちパター
ニングし開口部を形成する工程と、この開口部を含む全
面に容量部の下部電極となる表面が凹凸状でかつ不純物
を含むポリシリコン層を形成したのちパターニングする
工程と、前記ポリシリコン層の表面を酸化したのちエッ
チバックしポリシリコン層の凸部を露出させる工程と、
前記ポリシリコンの凹部に残された酸化膜をマスクとし
前記露出したポリシリコン層の凸部をエッチングして溝
を形成する工程と、マスクとして用いた前記酸化膜を除
去したのち全面に容量絶縁膜と上部電極となるポリシリ
コン層を順次形成する工程とを含むものである。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図であり、特にスタック
型容量部に適用した場合である。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図であり、特にスタック
型容量部に適用した場合である。
【００１１】まず、図１（ａ）のように、シリコン基板
１上にＳｉＯ2 膜２を形成したのち開口部を形成する。
次でリン等の不純物が導入されているポリシリコン膜３
を形成したのち下部電極の形にパターニングする。
１上にＳｉＯ2 膜２を形成したのち開口部を形成する。
次でリン等の不純物が導入されているポリシリコン膜３
を形成したのち下部電極の形にパターニングする。
【００１２】次に図１（ｂ）に示すように、酸化性雰囲
気中でポリシリコン膜３を酸化して、厚さ３０〜１００
ｎｍのＳｉＯ2 膜４を形成する。この際、ポリシリコン
膜３の凹凸を形成する結晶粒界付近では酸化速度が大き
く、表面に比較して厚いＳｉＯ2 膜４が形成される。
気中でポリシリコン膜３を酸化して、厚さ３０〜１００
ｎｍのＳｉＯ2 膜４を形成する。この際、ポリシリコン
膜３の凹凸を形成する結晶粒界付近では酸化速度が大き
く、表面に比較して厚いＳｉＯ2 膜４が形成される。
【００１３】次に図１（ｃ）に示すように、ＣＦ4 , Ｃ
Ｈ3 等のガスを用いるドライエッチング法によりポリシ
リコン膜３上のＳｉＯ2 膜４をエッチングする。この
時、ポリシリコン膜３の表面が現われた段階でＳｉＯ2
膜４のエッチングを止め、ポリシリコン膜３の凹部のＳ
ｉＯ2 膜４を残す。次でこのポリシリコン膜３の凹部に
残されたＳｉＯ2 膜４をマスクにして、ＨＢｒ等のガス
を用いて、ポリシリコン膜３をドライエッチングで除去
し溝５を形成する。ただしポリシリコン膜３のエッチン
グ量としては、ＳｉＯ2 膜２が現われないままである。
Ｈ3 等のガスを用いるドライエッチング法によりポリシ
リコン膜３上のＳｉＯ2 膜４をエッチングする。この
時、ポリシリコン膜３の表面が現われた段階でＳｉＯ2
膜４のエッチングを止め、ポリシリコン膜３の凹部のＳ
ｉＯ2 膜４を残す。次でこのポリシリコン膜３の凹部に
残されたＳｉＯ2 膜４をマスクにして、ＨＢｒ等のガス
を用いて、ポリシリコン膜３をドライエッチングで除去
し溝５を形成する。ただしポリシリコン膜３のエッチン
グ量としては、ＳｉＯ2 膜２が現われないままである。
【００１４】次に図１（ｄ）に示すように、ふっ酸を含
む水溶液を用いてポリシリコン膜３上のマスクとして用
いたＳｉＯ2 膜４を除去する。
む水溶液を用いてポリシリコン膜３上のマスクとして用
いたＳｉＯ2 膜４を除去する。
【００１５】以下従来と同様に全面にＬＰ−ＣＶＤ法で
シリコン窒化膜を成長し、酸化性雰囲気中でその表面を
酸化して容量絶縁膜を形成する。さらにポリシリコン膜
を成長させ、リン等の不純物導入後、フォトレジスト膜
を用いパターニングして上部電極を形成し、スタック容
量部を完成させる。
シリコン窒化膜を成長し、酸化性雰囲気中でその表面を
酸化して容量絶縁膜を形成する。さらにポリシリコン膜
を成長させ、リン等の不純物導入後、フォトレジスト膜
を用いパターニングして上部電極を形成し、スタック容
量部を完成させる。
【００１６】以上の様に、溝５を形成し下部電極となる
ポリシリコン膜３の表面の凹凸を大きくすることで、表
面積が大きくなるため、同じ換算膜厚の容量絶縁膜を用
いても従来のポリシリコン膜の凹凸表面を利用したスタ
ック容量部に比べ２〜３倍程度の容量値が得られる。つ
まり、デバイスが微細になり下部電極の占める平面スペ
ースが小さくなっても、本発明を用いると、十分な容量
値を持つ容量部が形成できる。
ポリシリコン膜３の表面の凹凸を大きくすることで、表
面積が大きくなるため、同じ換算膜厚の容量絶縁膜を用
いても従来のポリシリコン膜の凹凸表面を利用したスタ
ック容量部に比べ２〜３倍程度の容量値が得られる。つ
まり、デバイスが微細になり下部電極の占める平面スペ
ースが小さくなっても、本発明を用いると、十分な容量
値を持つ容量部が形成できる。
【００１７】次に、本発明の第２の実施例を説明する。
第１の実施例では、図１（ｃ）で説明したように、ポリ
シリコン膜３のエッチングを行った後、ポリシリコン膜
３の凹部、すなわち結晶粒界付近に残っているＳｉＯ2
膜４を除去するためにふっ酸水溶液を用いたが、第２の
実施例では、無水ふっ酸（ＨＦ）ガスを用いるドライエ
ッチングを行い、ＳｉＯ2 膜４を除去する。その他の製
造方法は、第１の実施例と同じである。
第１の実施例では、図１（ｃ）で説明したように、ポリ
シリコン膜３のエッチングを行った後、ポリシリコン膜
３の凹部、すなわち結晶粒界付近に残っているＳｉＯ2
膜４を除去するためにふっ酸水溶液を用いたが、第２の
実施例では、無水ふっ酸（ＨＦ）ガスを用いるドライエ
ッチングを行い、ＳｉＯ2 膜４を除去する。その他の製
造方法は、第１の実施例と同じである。
【００１８】この第２の実施例で、無水ふっ酸ガスを用
いる理由は以下の通りである。第１の実施例の様に、ふ
っ酸を含む水溶液を用いると、ＳｉＯ2 膜をエッチング
した後の水洗を行う際に、ポリシリコン膜３の表面に自
然酸化膜が成長する。そのため容量絶縁膜用のシリコン
窒化膜を成長した場合、下部電極としてのポリシリコン
膜とシリコン窒化膜の間に自然酸化膜が存在することと
なり、高い容量値が得られなくなる。そのため、第２の
実施例の様に、無水ふっ酸（ＨＦ）ガスを用いること、
下部電極用のポリシリコン膜表面の自然酸化膜の成長が
抑えられるので、高い容量値をもつ容量絶縁膜が形成で
きる。
いる理由は以下の通りである。第１の実施例の様に、ふ
っ酸を含む水溶液を用いると、ＳｉＯ2 膜をエッチング
した後の水洗を行う際に、ポリシリコン膜３の表面に自
然酸化膜が成長する。そのため容量絶縁膜用のシリコン
窒化膜を成長した場合、下部電極としてのポリシリコン
膜とシリコン窒化膜の間に自然酸化膜が存在することと
なり、高い容量値が得られなくなる。そのため、第２の
実施例の様に、無水ふっ酸（ＨＦ）ガスを用いること、
下部電極用のポリシリコン膜表面の自然酸化膜の成長が
抑えられるので、高い容量値をもつ容量絶縁膜が形成で
きる。
【００１９】以上、第１及び第２の実施例では容量絶縁
膜としてシリコン窒化膜を用いて説明したが、Ｔａ2 Ｏ
5 ，ＨｆＯ2 等の高誘電率の金属酸化膜を用いても、本
発明の効果は変わらない。
膜としてシリコン窒化膜を用いて説明したが、Ｔａ2 Ｏ
5 ，ＨｆＯ2 等の高誘電率の金属酸化膜を用いても、本
発明の効果は変わらない。
【００２０】また、上記実施例では下部電極用ポリシリ
コン膜に通常の方法で成長したポリシリコン膜を用いた
が、従来技術で説明した５３０〜５８０℃で形成する表
面凹凸の大きなポリシリコン膜を用いたり、リンドープ
ポリシリコン膜やリンドープアモルファスシリコン膜等
を用いても本発明の効果は変わらない。なお、上部電極
にポリシリコン膜以外の電極材，例えばシリサイドある
いはタングステン等の高融点金属を用いるのも自由であ
る。
コン膜に通常の方法で成長したポリシリコン膜を用いた
が、従来技術で説明した５３０〜５８０℃で形成する表
面凹凸の大きなポリシリコン膜を用いたり、リンドープ
ポリシリコン膜やリンドープアモルファスシリコン膜等
を用いても本発明の効果は変わらない。なお、上部電極
にポリシリコン膜以外の電極材，例えばシリサイドある
いはタングステン等の高融点金属を用いるのも自由であ
る。
【００２１】
【発明の効果】以上説明したように本発明によれば、従
来に比較して下部電極用のポリシリコン膜の表面形状
を、微細で凹凸の度合いを大きくできるため、従来の製
造方法に比べ２〜３倍程度の表面積をもつ下部電極が形
成できるという効果がある。それによって、容量絶縁膜
の薄膜化をあまり行わなくても、高容量値が確保できる
ので、スタック容量部の微細デバイスへの応用が容易に
なるという効果がある。
来に比較して下部電極用のポリシリコン膜の表面形状
を、微細で凹凸の度合いを大きくできるため、従来の製
造方法に比べ２〜３倍程度の表面積をもつ下部電極が形
成できるという効果がある。それによって、容量絶縁膜
の薄膜化をあまり行わなくても、高容量値が確保できる
ので、スタック容量部の微細デバイスへの応用が容易に
なるという効果がある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 ２ ＳｉＯ2 膜 ３，１３，１３Ａ ポリシリコン膜 ４，４Ａ ＳｉＯ2 膜 ５ 溝
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を形成したのちパ
ターニングし開口部を形成する工程と、この開口部を含
む全面に容量部の下部電極となる表面が凹凸状でかつ不
純物を含むポリシリコン層を形成したのちパターニング
する工程と、前記ポリシリコン層の表面を酸化したのち
エッチバックしポリシリコン層の凸部を露出させる工程
と、前記ポリシリコンの凹部に残された酸化膜をマスク
とし前記露出したポリシリコン層の凸部をエッチングし
て溝を形成する工程と、マスクとして用いた前記酸化膜
を除去したのち全面に容量絶縁膜と上部電極となるポリ
シリコン層を順次形成する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 ポリシリコン層の凸部のエッチングに無
水ふっ酸ガスを用いる請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27952991A JP3149478B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27952991A JP3149478B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121656A true JPH05121656A (ja) | 1993-05-18 |
| JP3149478B2 JP3149478B2 (ja) | 2001-03-26 |
Family
ID=17612283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27952991A Expired - Fee Related JP3149478B2 (ja) | 1991-10-25 | 1991-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149478B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669419A (ja) * | 1992-06-02 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | マイクロ・マスク |
| JPH06163853A (ja) * | 1992-02-28 | 1994-06-10 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
| JPH08130294A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 半導体装置の製造方法 |
| CN110391317A (zh) * | 2019-07-29 | 2019-10-29 | 通威太阳能（成都）有限公司 | 一种单晶硅片的绒面制备方法 |
-
1991
- 1991-10-25 JP JP27952991A patent/JP3149478B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163853A (ja) * | 1992-02-28 | 1994-06-10 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
| JPH0669419A (ja) * | 1992-06-02 | 1994-03-11 | Internatl Business Mach Corp <Ibm> | マイクロ・マスク |
| JPH08130294A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 半導体装置の製造方法 |
| CN110391317A (zh) * | 2019-07-29 | 2019-10-29 | 通威太阳能（成都）有限公司 | 一种单晶硅片的绒面制备方法 |
| CN110391317B (zh) * | 2019-07-29 | 2021-03-09 | 通威太阳能（成都）有限公司 | 一种单晶硅片的绒面制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3149478B2 (ja) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001077321A (ja) | ポリシリコン・マスクと化学機械研摩（ｃｍｐ）平坦化を使用して２通りの異なるゲート誘電体厚を製作するためのプロセス | |
| JP2534456B2 (ja) | 半導体素子のフィ―ルド酸化膜形成方法 | |
| JPH0453160A (ja) | Ｄｒａｍセルのキヤパシタの製作方法 | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| US5926719A (en) | Method for fabricating a crown shaped capacitor structure | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP3149478B2 (ja) | 半導体装置の製造方法 | |
| JP3074156B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JP2944990B2 (ja) | クラウン型コンデンサの製造方法 | |
| JPH05129549A (ja) | 半導体装置およびその製造方法 | |
| JPH09237874A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2652985B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JP2819970B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6342164A (ja) | 半導体集積回路装置の製造方法 | |
| KR100252929B1 (ko) | 메모리셀 제조방법 | |
| JPH10214948A (ja) | キャパシタの製造方法 | |
| JPH028451B2 (ja) | ||
| JPH11163284A (ja) | 半導体記憶装置の製造方法 | |
| JPH0416020B2 (ja) | ||
| JPH06151711A (ja) | 半導体装置の製造方法 | |
| JPH02240927A (ja) | 半導体装置の素子分離用絶縁膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001219 |
|
| LAPS | Cancellation because of no payment of annual fees |