JPH0669419A - マイクロ・マスク - Google Patents

マイクロ・マスク

Info

Publication number
JPH0669419A
JPH0669419A JP13188393A JP13188393A JPH0669419A JP H0669419 A JPH0669419 A JP H0669419A JP 13188393 A JP13188393 A JP 13188393A JP 13188393 A JP13188393 A JP 13188393A JP H0669419 A JPH0669419 A JP H0669419A
Authority
JP
Japan
Prior art keywords
substrate
mask
relief
polysilicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13188393A
Other languages
English (en)
Inventor
Donald M Kenney
ドナルド・マッカルパイン・ケニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0669419A publication Critical patent/JPH0669419A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/78—Possessing fully enclosed nanosized voids or physical holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/784—Electrically conducting, semi-conducting, or semi-insulating host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【目的】 ＤＲＡＭセルの記憶ノードに使用するため半
導体構造の表面積を増加させるサブリソグラフ・リリー
フ・イメージの形成を可能とする方法を提供する。 【構成】 この方法はサブミクロン・サイズの要素から
なるリリーフ・パターンを有する非平坦領域をその場所
で形成するステップと、基板を選択的にエッチングする
ために、リリーフ・パターンをマスク層に転写して、リ
リーフ・パターンと等しい密度を有する比較的深いトレ
ンチを形成するステップを含んでいる。ポリシリコン及
び多孔性シリコンを使用して、サブミクロン・リリーフ
・パターンを形成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体処理テクノロジー
においてサブリソグラフ・パターンを形成する方法に関
し、詳細にいえば、コンデンサまたはその他の面積依存
型構造として使用される構造の表面積を増加させる方法
に関する。
【０００２】
【従来の技術】半導体産業の発展は常に、ダイナミック
・ランダム・アクセス・メモリ（ＤＲＡＭ）テクノロジ
ーの発展にしたがうものであり、ＤＲＡＭの発展は大量
生産で生産できる最高密度のテクノロジーの要素を使用
することから始まったものである。４メガバイト（４Ｍ
Ｂ）の密度範囲のＤＲＡＭの発展は、３次元ＤＲＡＭセ
ル構造が出現したこと、特にトレンチ・コンデンサを使
用することよって、２０年間にわたって利用されていた
２次元のＤＲＡＭ設計から逸脱し始めるものであった。
１６ＭＢ、６４ＭＢ及びそれ以上の密度範囲のＤＲＡＭ
セルに対して提案されている設計も、多板コンデンサす
なわちスタック記憶コンデンサ・セルの設計を含んでい
る。スタックＤＲＡＭセルの説明については、たとえ
ば、「3-Dimensional Stacked Capacitor Cell for 16M
and 64M DRAMs」、T. Ema他、International Electron
Device Meeting (IEDM), December 11-14, 1988, pp.
592-5を参照されたい。
【０００３】スタック・セル・テクノロジーの使用はＤ
ＲＡＭの処理をより複雑なものとするものであるが、こ
のような技法は今でも、「A Novel Stacked Capacitor
Cellwith Dual Plate for 64Mb DRAMs」、H. Arima他、
1990 IEDM, paper 27.2, December 9-12, 1990, pp. 65
1-4に示唆されているように、広範囲に使用されてい
る。
【０００４】ＤＲＡＭの今までの設計者は設計者に利用
できるマイクロリソグラフ・グラウンド・ルールを使用
してＤＲＡＭを設計することに満足していたが、６４Ｍ
ＢＤＲＡＭの設計者は６４ＭＢ ＤＲＡＭの要件を満た
すのに充分な面積のコンデンサをもたらすためには、約
０．４ミクロンという最小のグラウンド・ルール以外の
ものが必要なことを認識していた。したがって、コンデ
ンサの極板としてポリシリコン電極の表面にシボをつけ
る、すなわち粗面化することによって表面積を、したが
ってＤＲＡＭコンデンサのキャパシタンスを増加させる
ためのサブリソグラフ要素を含む構造を提供するいくつ
かの技法が説明されている。たとえば、M. Sakao他は19
90 IEDMでのその論文２７．３、pp. 655-8で、約５５０
℃でのポリシリコンの蒸着がどのように、直径約８０ｎ
ｍのポリシリコンの半球形粒子をもたらすかを記載して
いる。それ故、最低限画定可能な形状の約５分の１程度
に表面を不均一性に形成すると、基板の平面における単
位面積当たりのキャパシタンスを２倍にする可能性がも
たらされる。これらの表面の不均一性は反応性イオン・
エッチング（ＲＩＥ）によって、基礎ポリシリコン層の
表面に転写することができる。M. Yoshimura他の1990 I
EDMにおける論文２７．４、December 9-12, pp. 659-66
2を含む他の文献は、単位表面積当たりのキャパシタン
スに大きな影響を及ぼすシリンダ状のポリシリコン粒子
を蒸着できることを示している。
【０００５】表面粗さはいくつかの方法によって達成で
きる。たとえば、以下の文献に記載されているように、
部分的に酸化されたｐ+ポリシリコン導体は粒径の増加
をもたらす。米国特許第４１１９９９５号明細書は、湿
式酸化及びその後の酸化物の除去を使用して、不揮発性
メモリ・デバイスのフローティング・ゲートの放電を促
進することを記載している。米国特許第４３１４２６５
号明細書は幅約４５０オングストローム、高さ約７５０
オングストロームの範囲の粒径を記載している。この表
面の不均一性は上記のSakao他が説明している粒径とほ
ぼ同様なものである。P. C. Fazen他の文献は漏れ電流
が低いことを必要とするコンデンサに対する粗面化され
たポリシリコンに隣接したチッ化ケイ素層の好ましい使
用法を記載している。
【０００６】さらに、陽極処理を使用したポリシリコン
の表面の粗面化は、米国特許第５０６８１９９号明細書
に報告されている。
【０００７】多孔性シリコンを単結晶シリコン基板に形
成し、ケイフッ化酸の存在下に陽極酸化を使用して粗面
化シリコンの深さの数倍の表面接続細孔をもたらすこと
ができる。文献、「Microstructure and formation mec
hanism of porous silicon」、M. I. J. Beale他, Appl
ied Physics letters, 1 January 1985, p 86-88、及び
「Selective porous silicon formation in buried P+
layers」、S. S. Tasco他、J. Applied Physics 62 (1
0), 15 November 1987参照。この陽極処理によって作成
される多孔性シリコンは上記の米国特許第４３１４２６
５号明細書に記載されているプロセスと、酸化処理が多
結晶粒子境界に沿って高められるという点で、ある程度
類似している。
【０００８】表面の粗さを増強する他の方法が、「Capa
citance-Enhanced Stacked-Capacitor with Engraved S
torage Electrode for Deep Submicron DRAMs」、21st
Conference on Solid State Devices and Material
s」、Tokyo, 1989、pp. 137-140でT. Mine他によって提
案されている。この場合、不確定の供給源から生成され
たフォトレジストの粒子がスピン・オン・グラス（ＳＯ
Ｇ）フィルムに懸濁されている。ＳＯＧはフォトレジス
トに対して選択的にエッチングされ、レジスト粒子をポ
リシリコン層の表面に残す。ＳＯＧの除去後、基礎ポリ
シリコンがレジスト粒子の存在下にエッチングされる。
このような技法には表面の粗面化のみを使用したものよ
りも勝っている可能性があるが、これには大量生産方法
が欠けている。さらに、粒子の沈澱に依存しているの
で、粒子の分布の不規則性が不充分なものとなる。
【０００９】従来技術の技法はキャパシタンスの増加の
問題に取り組んでいたが、わずかな成功しか収められな
かった。本発明は表面積及び所与の蓄積極板の有効キャ
パシタンスを大幅に増加させる方法に関するものであ
る。
【００１０】
【発明が解決しようとする課題】本発明の目的は、必要
に応じ、このような用途のために表面積の拡大及びキャ
パシタンスの増加をもたらすことにある。
【００１１】他の目的は粗面度が大幅に変化させること
ができ、しかも本来の粗さに限定されない方法を提供す
ることである。
【００１２】
【課題を解決するための手段】本発明は以下の処理順序
で達成される。表面形状を表面自体よりも広くするた
め、基礎表面を希望する深さまでエッチングし、キャパ
シタンスを実質的に増加させるために使用される基準マ
スク構造を確立するためだけに、表面を利用する。これ
はリリーフ・パターンを使用して、基板表面上に少なく
とも部分マスク層を形成し、マスク層の一部を選択的に
除去して、第１材料の部分を露出し、マスク層内の露出
部分を介して第１材料を指向的にエッチングすることに
よって、第１材料の表面に固有非平面性を形成して達成
される。本発明はマスクを形成するための代替処理順序
を含んでいる。第１の代替方法においては、耐エッチ・
マスクがリリーフ構造自体によって形成され、第２の代
替方法においては、リリーフ構造を使用して、基礎マス
ク層を画定する。
【００１３】本発明のこれら及びその他の目的は好まし
い実施例の図面及び説明から明らかとなろう。
【００１４】
【実施例】図１には、任意希望の材料製であるが、単結
晶または多結晶のいずれであってもよい半導体基板であ
ることが好ましい基板１０を示す。基板の上面には、以
下で詳細に説明するように、基板と同じ材料のものであ
っても、異なる材料のものであってもかまわない領域１
２がある。領域１２の上面１４は非平面であり、その表
面に従来技術の項で説明したものなどのプロセスの結果
としてサブミクロン範囲（数十ないし数百オングストロ
ームの）の不規則性がある。表面１４の非平坦性は、参
照することによって本明細書の一部となる従来技術の陽
極処理を使用した粒径粗粒化技法によって生じる。
【００１５】従来技術で教示されているように、これら
のプロセスによって生じた粗さを制御して、約５００オ
ングストローム程度の粒度をもたらすことができる。た
とえば、約０．２トルの圧力、約５６０℃の温度のホッ
ト・ウォール垂直ＬＰＣＶＤ反応器内でシランＳｉＨ4
を分解することによってポリシリコンを蒸着し、直径約
８００オングストローム程度の半球形粒子を作成するこ
とができる。５６５℃という温度を使用すると、粒子は
シリンダ状になる。温度が５５０℃まで下がると、蒸着
フィルムが非晶質となるので、蒸着中の反応器の温度を
慎重に制御するよう注意を払わなければならない。
【００１６】領域１４の非平坦性すなわちリリーフ構造
も多孔性シリコン技法を使用して形成でき、この場合、
不規則性は領域の表面で終わる垂直に向いたツリー状の
孔となる。多孔性シリコンを使用して表面１４に不規則
性をもたらす場合、最良の結果を得るには、領域１２は
単結晶であることが好ましい。この方法によって形成さ
れる孔の大きさは数十オングストロームから数百オング
ストロームの範囲となり、ｎ型またはｐ型いずれかの不
純物の不純物ドーピング濃度レベルの関数として、詳細
にいえば、上記のBeale他の文献に記載されているよう
にして選択できる。
【００１７】サブミクロンのオングストローム単位の表
面不規則性を作成した後、図２に示すようなマスク材料
の層１６を表面１４に貼付し、表面１４の凹窩を少なく
とも部分的に充填する。マスク層１６は領域１２に材料
が存在している場合に、選択的に除去できるものでなけ
ればならない。基板及び領域１２がシリコンの場合、層
１６のマスク材料は二酸化ケイ素であることが好まし
く、ＣＶＤ、ＳＯＧまたは熱酸化を含む任意各種の方法
で蒸着できる。
【００１８】マスク層１６の蒸着後、層１６をエッチン
グできるエッチャントを使用して、マスク層１６を少な
くとも表面１４の最上部を露出するのに充分なだけ除去
し、図３に示すように表面１４の最下部に残っている部
分１８を残すようにする。プロセスのこの段階に、２つ
のサブリソグラフ・パターンが基板の表面に存在してい
るのであるから、いくつかの選択肢が存在する。一方の
マスク・パターンはマスク層１６の残っている部分１８
からなり、他方はそれを補うものからなっており、これ
に応じて、材料が次の連続プロセスのステップで選択的
に除去される。
【００１９】図４はシリコンに対する選択性を有するエ
ッチャントを使用して、基板１０に微小トレンチをエッ
チングした結果を示す。エッチング・プロセスが約１
５：１の酸化物対シリコン・エッチング比を有していれ
ば、マスク酸化物層１８の厚さが０．０２０ミクロン、
すなわち２００オングストローム程度だけである場合、
深さ０．３ないし１．０ミクロンのトレンチ２０を容易
に生成することができる。
【００２０】マスクされたパターンの基板への転写後、
マスク形成層を除去することができ、基板をさらに処理
することができる。
【００２１】基板の領域１２自体が基板１０に関して選
択的にエッチング可能である場合、代替プロセスを提供
することができる。このような場合、当初の粗面化ない
しシボ付け表面を基礎層１２に関して直接マスクとして
使用することができる。たとえば、領域１２が酸化物上
に形成されている場合には、酸化物の選択的エッチング
によってマスク・パターンがもたらされる。
【００２２】この場合、マスク層を設けてから、非平坦
表面を作成し、不規則な表面１４の存在下にエッチング
を行うことによって画定する。図５はマスク層１２を二
酸化ケイ素で形成し、また表面１４からなる不規則なリ
リーフ表面パターンを使用して、パターンを保持する領
域を直接画定するプロセスの結果を示している。
【００２３】上記のプロセスで形成されるサブリソグラ
フ・マスク・セグメントの寸法は、核形成材料の蒸着に
使用される蒸着プロセスの性質によって決定される。マ
スク材料の存在下で基板の表面を引き続きエッチングす
ると、表面積を表面粗面化のみで達成できる以上に大幅
に増加させることができる。本プロセスが基板の表面に
転写し、次いで均一に分布する必要のあるイメージ・セ
グメントの遠隔生成に依存していないので、マスク・セ
グメント画定部分のその場での形成も可能である。
【００２４】基板へのサブリソグラフ・パターンの形成
後、得られた表面積の増加を利用して、二酸化ケイ素、
チッ化ケイ素、二酸化タンタル、及びこれらの組合せな
どの適切な誘電層２２、及びその後のポリシリコンなど
の導電材２４の図６に示すようなコンフォーマル蒸着に
よって、キャパシタンスの高いコンデンサを形成でき
る。
【００２５】ポリシリコンを使用して、必要なサブリソ
グラフ構造を形成することによって本発明を説明した
が、サブミクロン範囲のサブリソグラフ寸法の構造をも
たらすことのできるその他の材料が使用できることも、
当分野の技術者には明らかであろう。たとえば、基板が
単結晶である場合には多孔性シリコンも使用できる。
【００２６】本発明を特定の実施例について説明した
が、ほぼ同様な結果をもたらす各種の改変形が存在する
ことが、当分野の技術者には認識されよう。
【図面の簡単な説明】
【図１】上面に形成されたリリーフ・パターンの存在下
に最上部を不規則なものとされる基板の略図である。
【図２】マスク形成材料の存在を示す基板の図である。
【図３】マスク形成材料を選択的にエッチングし、基板
表面を部分的に露出した後の本発明のプロセスを示す図
である。
【図４】マスクによってカバーされていない基板の部分
を除去するために指向性エッチング・ステップを使用し
た後の本発明のプロセスを示す図である。
【図５】基板のリリーフ構造を使用して、基礎層にマス
クを形成する本発明の代替実施例の略図である。
【図６】コンデンサを形成するために基板をさらに処理
して粗さを高めたものの略図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板の表面に約２０ないし１０００オング
    ストローム程度の寸法の不規則性を表面に有するリリー
    フ・パターンを含む非平坦領域を形成し、 前記リリーフ・パターンを使用して前記非平坦領域上に
    マスク・パターンを形成して、その構成を決定し、 マスク・パターンを使用して、前記基板にほぼ垂直なト
    レンチをエッチングするステップからなる寸法が数百な
    いし数千オングストロームの範囲の規則的なサブリソグ
    ラフ・パターンを形成する方法。
JP13188393A 1992-06-02 1993-06-02 マイクロ・マスク Pending JPH0669419A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/892,081 US5254503A (en) 1992-06-02 1992-06-02 Process of making and using micro mask
US892081 1992-06-02

Publications (1)

Publication Number Publication Date
JPH0669419A true JPH0669419A (ja) 1994-03-11

Family

ID=25399334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13188393A Pending JPH0669419A (ja) 1992-06-02 1993-06-02 マイクロ・マスク

Country Status (3)

Country Link
US (1) US5254503A (ja)
EP (1) EP0572943A1 (ja)
JP (1) JPH0669419A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114047B2 (en) 1998-12-10 2006-09-26 Kabushiki Kaisha Toshiba Data storage medium with certification data

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004110B1 (ko) * 1990-10-25 1993-05-20 현대전자산업 주식회사 표면적이 극대화된 도전층 제조방법
KR940009616B1 (ko) * 1991-09-09 1994-10-15 금성일렉트론 주식회사 홀 캐패시터 셀 및 그 제조방법
KR950009740B1 (ko) * 1991-11-12 1995-08-26 금성일렉트론주식회사 메모리 캐패시터 제조방법 및 그 구조
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
KR960005246B1 (ko) * 1992-10-21 1996-04-23 현대전자산업주식회사 캐패시터의 저장전극 제조방법
KR960006344B1 (ko) * 1992-10-24 1996-05-13 현대전자산업주식회사 표면적이 극대화된 전하저장전극 도전층 형성방법
JP2658824B2 (ja) * 1993-08-31 1997-09-30 日本電気株式会社 半導体装置の製造方法
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5466626A (en) * 1993-12-16 1995-11-14 International Business Machines Corporation Micro mask comprising agglomerated material
US5492848A (en) * 1994-03-18 1996-02-20 United Microelectronics Corp. Stacked capacitor process using silicon nodules
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
US5512768A (en) * 1994-03-18 1996-04-30 United Microelectronics Corporation Capacitor for use in DRAM cell using surface oxidized silicon nodules
US5427974A (en) * 1994-03-18 1995-06-27 United Microelectronics Corporation Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten
US5482882A (en) * 1994-03-18 1996-01-09 United Microelectronics Corporation Method for forming most capacitor using polysilicon islands
US5466627A (en) * 1994-03-18 1995-11-14 United Microelectronics Corporation Stacked capacitor process using BPSG precipitates
US5554566A (en) * 1994-09-06 1996-09-10 United Microelectronics Corporation Method to eliminate polycide peeling
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
US5981992A (en) * 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
US5885882A (en) * 1995-07-18 1999-03-23 Micron Technology, Inc. Method for making polysilicon electrode with increased surface area making same
US5702968A (en) * 1996-01-11 1997-12-30 Vanguard International Semiconductor Corporation Method for fabricating a honeycomb shaped capacitor
US5650351A (en) * 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
TW373320B (en) * 1996-05-27 1999-11-01 United Microelectronics Corporaiton Structure and production method of capacitor of dynamic RAM
EP0813241A1 (en) * 1996-06-12 1997-12-17 United Microelectronics Corporation Storage capacitor for DRAM memory cell and the process of fabricating the same
DE19624593A1 (de) * 1996-06-20 1998-01-02 Bosch Gmbh Robert Verfahren zum Herstellen einer Mikrolinse
DE19632834C2 (de) * 1996-08-14 1998-11-05 Siemens Ag Verfahren zur Herstellung feiner Strukturen und dessen Verwendung zur Herstellung einer Maske und eines MOS-Transistors
DE19632833C1 (de) * 1996-08-14 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Kaltkathoden-Emitters
DE19632835C1 (de) * 1996-08-14 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
US5814549A (en) * 1996-11-18 1998-09-29 Powerchip Semiconductor Corp. Method of making porous-si capacitor dram cell
US5817554A (en) * 1997-03-07 1998-10-06 Vanguard International Semiconductor Corporation Use of a grated top surface topography for capacitor structures
US5804481A (en) * 1997-03-10 1998-09-08 Vanguard International Semiconductor Corporation Increased capacitor surface area via use of an oxide formation and removal procedure
US5759891A (en) * 1997-03-10 1998-06-02 Vanguard International Semiconductor Corporation Increased surface area capacitor via use of a novel reactive ion etch procedure
US5795806A (en) * 1997-04-09 1998-08-18 Vanguard International Semiconductor Corporation Method to increase the area of a stacked capacitor structure by creating a grated top surface bottom electrode
US6066539A (en) 1997-04-11 2000-05-23 Micron Technology, Inc. Honeycomb capacitor and method of fabrication
US5874336A (en) * 1997-06-23 1999-02-23 Vanguard International Semiconductor Manufacturing Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains
US5869368A (en) * 1997-09-22 1999-02-09 Yew; Tri-Rung Method to increase capacitance
DE10064448A1 (de) * 2000-12-22 2002-07-04 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen eines Halbleiterchips für die Optoelektronik
CN101399198A (zh) * 2001-01-22 2009-04-01 东京毅力科创株式会社 电子器件材料的制造方法
US6620675B2 (en) 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
US6896821B2 (en) * 2002-08-23 2005-05-24 Dalsa Semiconductor Inc. Fabrication of MEMS devices with spin-on glass
US7303994B2 (en) * 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US7943452B2 (en) * 2006-12-12 2011-05-17 International Business Machines Corporation Gate conductor structure
US7737049B2 (en) * 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US20130102143A1 (en) * 2011-10-24 2013-04-25 Da Zhang Method of making a non-volatile memory cell having a floating gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101261A (ja) * 1989-09-14 1991-04-26 Sony Corp 容量素子の形成方法
JPH05110026A (ja) * 1991-10-14 1993-04-30 Sony Corp 半導体装置の製造方法
JPH05121656A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613489A (ja) * 1984-06-18 1986-01-09 Fujitsu Ltd 半導体装置の製造方法
JPS61189503A (ja) * 1985-02-19 1986-08-23 Matsushita Electric Ind Co Ltd 回折格子の製造方法
JPS6435917A (en) * 1987-07-30 1989-02-07 Nec Corp Manufacture of semiconductor device
JPH01135018A (ja) * 1987-11-20 1989-05-26 Fujitsu Ltd 半導体装置の製造方法
JPH0258827A (ja) * 1988-08-24 1990-02-28 Nec Corp 半導体装置の製造方法
JPH03257825A (ja) * 1990-03-07 1991-11-18 Toshiba Corp 半導体装置の製造方法
KR940005288B1 (ko) * 1991-07-11 1994-06-15 금성일렉트론 주식회사 반도체 장치의 제조방법
TW222710B (ja) * 1991-09-07 1994-04-21 Samsung Electronics Co Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101261A (ja) * 1989-09-14 1991-04-26 Sony Corp 容量素子の形成方法
JPH05110026A (ja) * 1991-10-14 1993-04-30 Sony Corp 半導体装置の製造方法
JPH05121656A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114047B2 (en) 1998-12-10 2006-09-26 Kabushiki Kaisha Toshiba Data storage medium with certification data

Also Published As

Publication number Publication date
US5254503A (en) 1993-10-19
EP0572943A1 (en) 1993-12-08

Similar Documents

Publication Publication Date Title
US5254503A (en) Process of making and using micro mask
US5182232A (en) Metal silicide texturizing technique
US4650544A (en) Shallow groove capacitor fabrication method
USRE37505E1 (en) Stacked capacitor construction
US5801413A (en) Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface
US5407534A (en) Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5930640A (en) Mechanical supports for very thin stacked capacitor plates
JP2677490B2 (ja) 半導体メモリ装置の製造方法
US5447878A (en) Method for manufacturing a semiconductor memory device having a capacitor with increased effective area
US5204280A (en) Process for fabricating multiple pillars inside a dram trench for increased capacitor surface
US6495411B1 (en) Technique to improve deep trench capacitance by increasing surface thereof
JPH06342889A (ja) 高容積キャパシタをもつ高集積半導体装置の製造方法
GB2250377A (en) Method for manufacturing a semiconductor device with villus type capacitor
US5208176A (en) Method of fabricating an enhanced dynamic random access memory (DRAM) cell capacitor using multiple polysilicon texturization
US5817553A (en) Process for manufacturing capacitors in a solid state configuration
TW457707B (en) Method for forming a crown capacitor having HSG for DRAM memory
CN100336204C (zh) 使用具电化学蚀刻停止的电化学蚀刻制造瓶沟电容器方法
US6214686B1 (en) Spatially offset deep trenches for high density DRAMS
JP2622243B2 (ja) 半導体素子のスタックキャパシター製造方法
US5592412A (en) Enhanced deep trench storage node capacitance for DRAM
US6638818B1 (en) Method of fabricating a dynamic random access memory with increased capacitance
WO2024148723A1 (zh) 半导体结构及其形成方法
US6020234A (en) Increasing capacitance for high density DRAM by microlithography patterning
TW399325B (en) The manufacturing method of DRAM capacitor
TW407377B (en) Method for manufacturing crown shape capacitor