JPH05121908A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH05121908A JPH05121908A JP3284552A JP28455291A JPH05121908A JP H05121908 A JPH05121908 A JP H05121908A JP 3284552 A JP3284552 A JP 3284552A JP 28455291 A JP28455291 A JP 28455291A JP H05121908 A JPH05121908 A JP H05121908A
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- ground conductor
- substrate
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Landscapes
- Waveguides (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】 １ＧＨz以上の高周波であっても接地を良好
に行うことができるマイクロ波回路を提供する。また、
回路を構成する各集中定数線路および能動素子の入力
側,出力側で寄生線路の影響を除去する。 【構成】 接地導体１a,１bを基板２０の周辺部から各
集中定数線路４,５および能動素子１０をつなぐ線路導
体６,６,…の両側近傍に延在させる。各線路導体６の上
に帯状のブリッジ導体１１を設けて上記接地導体１a,１
bの線路導体６側の端部を互いに接続する。これによ
り、各集中定数線路４,５および能動素子６の入力側,出
力側にコプレーナ線路１３を構成する。
に行うことができるマイクロ波回路を提供する。また、
回路を構成する各集中定数線路および能動素子の入力
側,出力側で寄生線路の影響を除去する。 【構成】 接地導体１a,１bを基板２０の周辺部から各
集中定数線路４,５および能動素子１０をつなぐ線路導
体６,６,…の両側近傍に延在させる。各線路導体６の上
に帯状のブリッジ導体１１を設けて上記接地導体１a,１
bの線路導体６側の端部を互いに接続する。これによ
り、各集中定数線路４,５および能動素子６の入力側,出
力側にコプレーナ線路１３を構成する。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波回路に関
し、より詳しくは、誘電体基板上にコプレーナ線路など
の分布定数線路、インダクタやキャパシタなどの集中定
数線路及びトランジスタなどの能動素子を設けて構成さ
れるマイクロ波回路に関する。
し、より詳しくは、誘電体基板上にコプレーナ線路など
の分布定数線路、インダクタやキャパシタなどの集中定
数線路及びトランジスタなどの能動素子を設けて構成さ
れるマイクロ波回路に関する。
【０００２】
【従来の技術】最近、誘電体基板(高比抵抗半導体基板)
上に、コプレーナ線路などの分布定数線路、インダクタ
やキャパシタなどの集中定数線路、トランジスタやダイ
オードなどの能動素子を混在させて構成したマイクロ波
回路が実用化されている。例えば、図４に示すように、
半導体基板１２０上に、コプレーナ線路１０３と、イン
ダクタ１０４およびキャパシタ１０５と、トランジスタ
１１０を設けたものがある。これらのコプレーナ線路１
０３,インダクタ１０４およびキャパシタ１０５は入力
整合回路１３０、直列帰還回路１４０、および出力整合
回路１５０を構成している。基板表面の周辺部には接地
導体１０１が設けられている。この接地導体１０１は、
入力側,出力側のコプレーナ線路１０３,１０３の箇所で
２つの接地導体１０１a,１０１bに分割されている。コ
プレーナ線路１０３は、接地導体１０１a,１０１bと、
中心導体１０２と、この中心導体の上に設けられた帯状
のブリッジ導体１１１とで構成されている。また、イン
ダクタ１０４とキャパシタ１０５との接続部、インダク
タ１０４とインダクタ１０４との接続部、インダクタ１
０４とトランジスタ１１０との接続部はそれぞれ直線状
の線路導体１０６によって接続されている。このマイク
ロ波回路は、安価で小型に構成でき、マイクロ波の増幅
等を行うことができる。
上に、コプレーナ線路などの分布定数線路、インダクタ
やキャパシタなどの集中定数線路、トランジスタやダイ
オードなどの能動素子を混在させて構成したマイクロ波
回路が実用化されている。例えば、図４に示すように、
半導体基板１２０上に、コプレーナ線路１０３と、イン
ダクタ１０４およびキャパシタ１０５と、トランジスタ
１１０を設けたものがある。これらのコプレーナ線路１
０３,インダクタ１０４およびキャパシタ１０５は入力
整合回路１３０、直列帰還回路１４０、および出力整合
回路１５０を構成している。基板表面の周辺部には接地
導体１０１が設けられている。この接地導体１０１は、
入力側,出力側のコプレーナ線路１０３,１０３の箇所で
２つの接地導体１０１a,１０１bに分割されている。コ
プレーナ線路１０３は、接地導体１０１a,１０１bと、
中心導体１０２と、この中心導体の上に設けられた帯状
のブリッジ導体１１１とで構成されている。また、イン
ダクタ１０４とキャパシタ１０５との接続部、インダク
タ１０４とインダクタ１０４との接続部、インダクタ１
０４とトランジスタ１１０との接続部はそれぞれ直線状
の線路導体１０６によって接続されている。このマイク
ロ波回路は、安価で小型に構成でき、マイクロ波の増幅
等を行うことができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のマイクロ波回路は、基板表面の接地導体１０１が、
接地導体１０１a,１０１bに二分割されている(三分割以
上となることもある)ため、１ＧＨz以上の高周波では良
好な接地が困難であった。また、インダクタ１０４とキ
ャパシタ１０５との接続部、インダクタ１０４とインダ
クタ１０４との接続部、インダクタ１０４とトランジス
タ１１０との接続部がそれぞれ、単に直線状の線路導体
１０６によって接続されているため、浮遊した寄生線路
が付加されることになり、線路導体１０６の長さを無視
できないような周波数では良好な回路性能を得ることが
困難であった。
来のマイクロ波回路は、基板表面の接地導体１０１が、
接地導体１０１a,１０１bに二分割されている(三分割以
上となることもある)ため、１ＧＨz以上の高周波では良
好な接地が困難であった。また、インダクタ１０４とキ
ャパシタ１０５との接続部、インダクタ１０４とインダ
クタ１０４との接続部、インダクタ１０４とトランジス
タ１１０との接続部がそれぞれ、単に直線状の線路導体
１０６によって接続されているため、浮遊した寄生線路
が付加されることになり、線路導体１０６の長さを無視
できないような周波数では良好な回路性能を得ることが
困難であった。
【０００４】そこで、この発明の目的は、１ＧＨz以上
の高周波であっても良好な接地を行うことができ、しか
も各集中定数線路および能動素子の入力側,出力側で寄
生線路の影響を除去できるマイクロ波回路を提供するこ
とにある。
の高周波であっても良好な接地を行うことができ、しか
も各集中定数線路および能動素子の入力側,出力側で寄
生線路の影響を除去できるマイクロ波回路を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、誘電体基板の表面に直線状の線路導
体で接続された集中定数線路と能動素子とを有し、上記
集中定数線路および能動素子を一体として取り囲む接地
導体を上記基板表面の周辺部に設け、上記接地導体を分
割した隙間にコプレーナ線路を構成して回路全体の入
力,出力を行うようにしたマイクロ波回路において、上
記接地導体を基板周辺部から上記各線路導体の両側近傍
に延在させるとともに、上記各線路導体の上に帯状のブ
リッジ導体を設けて上記接地導体の線路導体側の端部を
互いに接続して、上記各集中定数線路および能動素子の
入力側,出力側にコプレーナ線路を構成したことを特徴
としている。
に、第１の発明は、誘電体基板の表面に直線状の線路導
体で接続された集中定数線路と能動素子とを有し、上記
集中定数線路および能動素子を一体として取り囲む接地
導体を上記基板表面の周辺部に設け、上記接地導体を分
割した隙間にコプレーナ線路を構成して回路全体の入
力,出力を行うようにしたマイクロ波回路において、上
記接地導体を基板周辺部から上記各線路導体の両側近傍
に延在させるとともに、上記各線路導体の上に帯状のブ
リッジ導体を設けて上記接地導体の線路導体側の端部を
互いに接続して、上記各集中定数線路および能動素子の
入力側,出力側にコプレーナ線路を構成したことを特徴
としている。
【０００６】また、第２の発明は、誘電体基板の表面に
直線状の線路導体で接続された集中定数線路と能動素子
とを有し、上記集中定数線路および能動素子を一体とし
て取り囲む接地導体を上記基板表面の周辺部に設け、上
記接地導体を分割した隙間にコプレーナ線路を構成して
回路全体の入力,出力を行うようにしたマイクロ波回路
において、上記基板の裏面側に接地導体を全面に設ける
とともに、この接地導体を上記基板を貫通するバイアホ
ールを通して上記基板表面側の接地導体と電気的に接続
して、上記線路導体と基板裏面側の接地導体とで上記各
集中定数線路および能動素子の入力側,出力側にストリ
ップ線路を構成したことを特徴としている。
直線状の線路導体で接続された集中定数線路と能動素子
とを有し、上記集中定数線路および能動素子を一体とし
て取り囲む接地導体を上記基板表面の周辺部に設け、上
記接地導体を分割した隙間にコプレーナ線路を構成して
回路全体の入力,出力を行うようにしたマイクロ波回路
において、上記基板の裏面側に接地導体を全面に設ける
とともに、この接地導体を上記基板を貫通するバイアホ
ールを通して上記基板表面側の接地導体と電気的に接続
して、上記線路導体と基板裏面側の接地導体とで上記各
集中定数線路および能動素子の入力側,出力側にストリ
ップ線路を構成したことを特徴としている。
【０００７】
【作用】第１の発明のマイクロ波回路では、各集中定数
線路および能動素子の入力側,出力側にコプレーナ線路
が設けられ、各線路導体の両側に存する接地導体の端部
はブリッジ導体で互いに接続されている。したがって、
各線路導体の両側近傍で接地導体の電位が等しくなっ
て、ＩＧＨz以上の高周波であっても接地が良好に行わ
れる。しかも、上記コプレーナ線路によって、各集中定
数線路および能動素子の入力側,出力側の線路導体の特
性インピーダンスが定まって、寄生線路の影響が除去さ
れる。
線路および能動素子の入力側,出力側にコプレーナ線路
が設けられ、各線路導体の両側に存する接地導体の端部
はブリッジ導体で互いに接続されている。したがって、
各線路導体の両側近傍で接地導体の電位が等しくなっ
て、ＩＧＨz以上の高周波であっても接地が良好に行わ
れる。しかも、上記コプレーナ線路によって、各集中定
数線路および能動素子の入力側,出力側の線路導体の特
性インピーダンスが定まって、寄生線路の影響が除去さ
れる。
【０００８】第２の発明のマイクロ波回路では、基板裏
面側に接地導体が全面に設けられ、この接地導体と各線
路導体とでストリップ線路が構成されている。したがっ
て、各線路導体および集中定数線路の伝搬モードはスト
リップ線路のモードとなって、ＩＧＨz以上の高周波で
あっても接地が良好に行われる。しかも、上記ストリッ
プ線路によって、各集中定数回路および能動素子の入力
側,出力側の線路導体の特性インピーダンスが定まっ
て、寄生線路の影響が除去される。
面側に接地導体が全面に設けられ、この接地導体と各線
路導体とでストリップ線路が構成されている。したがっ
て、各線路導体および集中定数線路の伝搬モードはスト
リップ線路のモードとなって、ＩＧＨz以上の高周波で
あっても接地が良好に行われる。しかも、上記ストリッ
プ線路によって、各集中定数回路および能動素子の入力
側,出力側の線路導体の特性インピーダンスが定まっ
て、寄生線路の影響が除去される。
【０００９】
【実施例】以下、この発明のマイクロ回路を実施例によ
り詳細に説明する。
り詳細に説明する。
【００１０】図１は、第１の発明の一実施例のマイクロ
波回路の要部のレイアウトを示している。このマイクロ
波回路は、誘電体基板(高比抵抗半導体基板)２０の表面
に、入力整合回路３０と、能動素子としてのトランジス
タ１０と、直列帰還回路４０と、出力整合回路(または
段間整合回路。以下同様。)５０を備えている。上記入
力整合回路３０,直列帰還回路４０,出力整合回路５０
は、従来と同様に、集中定数線路としてのスパイラル状
のインダクタ４およびキャパシタ５と、分布定数線路と
してのコプレーナ線路３によって構成されている。イン
ダクタ４とキャパシタ５との接続部、インダクタ４とイ
ンダクタ４との接続部、インダクタ４とトランジスタ１
０との接続部には、それぞれ直線状の線路導体６が設け
られている。また、基板表面の周辺部には接地導体１が
設けられている。この接地導体１は、入力側,出力側の
コプレーナ線路３,３の箇所で２つの接地導体１a,１bに
分割されている。コプレーナ線路３は、接地導体１a,１
bと、中心導体２と、この中心導体２の上に設けられた
帯状のブリッジ導体１１とで構成されている。接地導体
１a,１bは、基板周辺部から上記各線路導体６の両側近
傍に延在している。各線路導体６の上に帯状のブリッジ
導体１１が設けられ、このブリッジ導体１１によって、
上記接地導体１a,１bの線路導体６側の端部が互いに接
続されている。これにより、各素子４,５,１０の入力
側,出力側の接続部にコプレーナ線路１３が構成されて
いる。したがって、各線路導体６の両側近傍で接地導体
１a,１bの電位が等しくなって、ＩＧＨz以上の高周波で
あっても良好な接地を行うことができる。しかも、この
コプレーナ線路１３によって、各素子４,５,１０の入力
側,出力側の線路導体６の特性インピーダンスを定める
ことができ、寄生線路の影響を除去することができる。
したがって、所望とする性能の回路を容易に設計するこ
とができる。
波回路の要部のレイアウトを示している。このマイクロ
波回路は、誘電体基板(高比抵抗半導体基板)２０の表面
に、入力整合回路３０と、能動素子としてのトランジス
タ１０と、直列帰還回路４０と、出力整合回路(または
段間整合回路。以下同様。)５０を備えている。上記入
力整合回路３０,直列帰還回路４０,出力整合回路５０
は、従来と同様に、集中定数線路としてのスパイラル状
のインダクタ４およびキャパシタ５と、分布定数線路と
してのコプレーナ線路３によって構成されている。イン
ダクタ４とキャパシタ５との接続部、インダクタ４とイ
ンダクタ４との接続部、インダクタ４とトランジスタ１
０との接続部には、それぞれ直線状の線路導体６が設け
られている。また、基板表面の周辺部には接地導体１が
設けられている。この接地導体１は、入力側,出力側の
コプレーナ線路３,３の箇所で２つの接地導体１a,１bに
分割されている。コプレーナ線路３は、接地導体１a,１
bと、中心導体２と、この中心導体２の上に設けられた
帯状のブリッジ導体１１とで構成されている。接地導体
１a,１bは、基板周辺部から上記各線路導体６の両側近
傍に延在している。各線路導体６の上に帯状のブリッジ
導体１１が設けられ、このブリッジ導体１１によって、
上記接地導体１a,１bの線路導体６側の端部が互いに接
続されている。これにより、各素子４,５,１０の入力
側,出力側の接続部にコプレーナ線路１３が構成されて
いる。したがって、各線路導体６の両側近傍で接地導体
１a,１bの電位が等しくなって、ＩＧＨz以上の高周波で
あっても良好な接地を行うことができる。しかも、この
コプレーナ線路１３によって、各素子４,５,１０の入力
側,出力側の線路導体６の特性インピーダンスを定める
ことができ、寄生線路の影響を除去することができる。
したがって、所望とする性能の回路を容易に設計するこ
とができる。
【００１１】この第１の発明のマイクロ波回路の特性を
調べるために、実際に、ＧaＡs半導体基板２０上に図１
に示した回路を２段レイアウトし、トランジスタ１０と
してイオン注入型の電界効果トランジスタ(１２ＧＨzで
ＮＦmin(最小雑音指数)が１.３dＢ、最小雑音時の利得
が９dＢのもの)を用いて、周波数帯域１１〜１３ＧＨz
用の２段低雑音増幅器を作製した。そして、入出力のＶ
ＳＷＲ(定在波比)特性,利得特性,雑音特性を測定したと
ころ、図３に示すように、上記周波数帯域１１〜１３Ｇ
Ｈzで入力ＶＳＷＲ２.５以下,出力ＶＳＷＲ２.０以下,
利得１６dＢ以上,雑音指数２.５dＢ以下という低雑音・
高利得の特性を得ることができた。
調べるために、実際に、ＧaＡs半導体基板２０上に図１
に示した回路を２段レイアウトし、トランジスタ１０と
してイオン注入型の電界効果トランジスタ(１２ＧＨzで
ＮＦmin(最小雑音指数)が１.３dＢ、最小雑音時の利得
が９dＢのもの)を用いて、周波数帯域１１〜１３ＧＨz
用の２段低雑音増幅器を作製した。そして、入出力のＶ
ＳＷＲ(定在波比)特性,利得特性,雑音特性を測定したと
ころ、図３に示すように、上記周波数帯域１１〜１３Ｇ
Ｈzで入力ＶＳＷＲ２.５以下,出力ＶＳＷＲ２.０以下,
利得１６dＢ以上,雑音指数２.５dＢ以下という低雑音・
高利得の特性を得ることができた。
【００１２】図２は、第２の発明の一実施例のマイクロ
波回路の要部のレイアウトを示している。このマイクロ
波回路は、誘電体基板(高比抵抗半導体基板)２０の表面
に、図１に示したものと同様に、入力整合回路３０と、
能動素子としてのトランジスタ１０と、直列帰還回路４
０と、出力整合回路(または段間整合回路。以下同様。)
５０を備えている。上記入力整合回路３０,直列帰還回
路４０,出力整合回路５０は、従来と同様に、集中定数
線路としてのスパイラル状のインダクタ４およびキャパ
シタ５と、分布定数線路としてのコプレーナ線路３によ
って構成されている。インダクタ４とキャパシタ５との
接続部、インダクタ４とインダクタ４との接続部、イン
ダクタ４とトランジスタ１０との接続部には、それぞれ
直線状の線路導体６が設けられている。また、基板表面
の周辺部には接地導体１が設けられている。この接地導
体１は、入力側,出力側のコプレーナ線路３,３の箇所で
２つの接地導体１a,１bに分割されている。コプレーナ
線路３は、接地導体１a,１bと、中心導体２と、この中
心導体２の上に設けられた帯状のブリッジ導体１１とで
構成されている。さらに、この例では、基板２０の裏面
側に接地導体１００が全面に設けられている。さらに、
半導体基板２０の周辺部に形成したバイアホール１２,
１２,…を通して、裏面側の接地導体１００と基板表面
側の接地導体１a,１bとが電気的に接続されている。こ
れにより、基板表面の各線路導体６と基板裏面の接地導
体１００とで、各素子３,４,５,１０の入力側,出力側に
マイクロストリップ線路１６が構成されている。したが
って、インダクタ４,キャパシタ５および線路導体６の
伝搬モードがマイクロストリップ線路のモードとなっ
て、高周波であっても接地が良好に行われる。しかも、
線路導体６の特性インピーダンスが定まって、寄生線路
の影響が除去される。
波回路の要部のレイアウトを示している。このマイクロ
波回路は、誘電体基板(高比抵抗半導体基板)２０の表面
に、図１に示したものと同様に、入力整合回路３０と、
能動素子としてのトランジスタ１０と、直列帰還回路４
０と、出力整合回路(または段間整合回路。以下同様。)
５０を備えている。上記入力整合回路３０,直列帰還回
路４０,出力整合回路５０は、従来と同様に、集中定数
線路としてのスパイラル状のインダクタ４およびキャパ
シタ５と、分布定数線路としてのコプレーナ線路３によ
って構成されている。インダクタ４とキャパシタ５との
接続部、インダクタ４とインダクタ４との接続部、イン
ダクタ４とトランジスタ１０との接続部には、それぞれ
直線状の線路導体６が設けられている。また、基板表面
の周辺部には接地導体１が設けられている。この接地導
体１は、入力側,出力側のコプレーナ線路３,３の箇所で
２つの接地導体１a,１bに分割されている。コプレーナ
線路３は、接地導体１a,１bと、中心導体２と、この中
心導体２の上に設けられた帯状のブリッジ導体１１とで
構成されている。さらに、この例では、基板２０の裏面
側に接地導体１００が全面に設けられている。さらに、
半導体基板２０の周辺部に形成したバイアホール１２,
１２,…を通して、裏面側の接地導体１００と基板表面
側の接地導体１a,１bとが電気的に接続されている。こ
れにより、基板表面の各線路導体６と基板裏面の接地導
体１００とで、各素子３,４,５,１０の入力側,出力側に
マイクロストリップ線路１６が構成されている。したが
って、インダクタ４,キャパシタ５および線路導体６の
伝搬モードがマイクロストリップ線路のモードとなっ
て、高周波であっても接地が良好に行われる。しかも、
線路導体６の特性インピーダンスが定まって、寄生線路
の影響が除去される。
【００１３】このマイクロ波回路の特性は、図３に示し
た前記マイクロ波回路の特性と略同等であり、ＧaＡs半
導体基板２０上に形成した周波数帯域１１〜１３ＧＨz
用の２段低雑音増幅器を構成した場合も略同等な特性が
得られる。
た前記マイクロ波回路の特性と略同等であり、ＧaＡs半
導体基板２０上に形成した周波数帯域１１〜１３ＧＨz
用の２段低雑音増幅器を構成した場合も略同等な特性が
得られる。
【００１４】なお、この例(第２の発明)では、インダク
タ４,キャパシタ５の集中定数線路の伝搬モードは、マ
イクロストリップ線路のモードが付加される結果、基板
裏面に接地導体１００を設けないときの伝搬モードに対
して変化する。しかし、この特性の変化はわずかであ
る。但し、より正確な設計をするためには、基板裏面に
接地導体１００を施した集中定数線路のＴＥＧ(テスト
・エレメント・グループ)を予め作成・評価しておき、
上記ＴＥＧの高周波特性を設計に用いる。
タ４,キャパシタ５の集中定数線路の伝搬モードは、マ
イクロストリップ線路のモードが付加される結果、基板
裏面に接地導体１００を設けないときの伝搬モードに対
して変化する。しかし、この特性の変化はわずかであ
る。但し、より正確な設計をするためには、基板裏面に
接地導体１００を施した集中定数線路のＴＥＧ(テスト
・エレメント・グループ)を予め作成・評価しておき、
上記ＴＥＧの高周波特性を設計に用いる。
【００１５】
【発明の効果】以上より明らかなように、第１の発明の
マイクロ波回路は、基板表面の周辺部に存する接地導体
を、各素子をつなぐ線路導体の両側近傍に延在させると
ともに、上記接地導体の線路導体側の端部をブリッジ導
体によって互いに接続して、各素子の入力側,出力側に
コプレーナ線路を構成しているので、１ＧＨz以上の高
周波であっても良好な接地を行うことができる。しか
も、上記コプレーナ線路によって、各素子の入力側,出
力側の線路導体の特性インピーダンスを定めて、寄生線
路の影響を除去することができる。したがって、回路設
計を容易にでき、高周波特性を向上させることができ
る。
マイクロ波回路は、基板表面の周辺部に存する接地導体
を、各素子をつなぐ線路導体の両側近傍に延在させると
ともに、上記接地導体の線路導体側の端部をブリッジ導
体によって互いに接続して、各素子の入力側,出力側に
コプレーナ線路を構成しているので、１ＧＨz以上の高
周波であっても良好な接地を行うことができる。しか
も、上記コプレーナ線路によって、各素子の入力側,出
力側の線路導体の特性インピーダンスを定めて、寄生線
路の影響を除去することができる。したがって、回路設
計を容易にでき、高周波特性を向上させることができ
る。
【００１６】また、第２の発明のマイクロ波回路は、基
板裏面側に接地導体を設け、この接地導体をバイアホー
ルを通して基板表面側の接地導体と接続して、各素子を
つなぐ線路導体と基板裏面側の接地導体とでストリップ
線路を構成しているので、１ＧＨz以上の高周波であっ
ても良好な接地を行うことができる。しかも、上記スト
リップ線路によって、各素子の入力側,出力側の線路導
体の特性インピーダンスを定めて、寄生線路の影響を除
去することができる。したがって、回路設計を容易にで
き、高周波特性を向上させることができる。
板裏面側に接地導体を設け、この接地導体をバイアホー
ルを通して基板表面側の接地導体と接続して、各素子を
つなぐ線路導体と基板裏面側の接地導体とでストリップ
線路を構成しているので、１ＧＨz以上の高周波であっ
ても良好な接地を行うことができる。しかも、上記スト
リップ線路によって、各素子の入力側,出力側の線路導
体の特性インピーダンスを定めて、寄生線路の影響を除
去することができる。したがって、回路設計を容易にで
き、高周波特性を向上させることができる。
【図１】 第１の発明の一実施例のマイクロ波回路の構
造を示す図である。
造を示す図である。
【図２】 第２の発明の一実施例のマイクロ波回路の構
造を示す図である。
造を示す図である。
【図３】 第１の発明のマイクロ波回路によって構成し
た２段低雑音増幅器の特性を示す図である。
た２段低雑音増幅器の特性を示す図である。
【図４】 従来のマイクロ波回路の構造を示す図であ
る。
る。
１,１a,１b,１００ 接地導体 ２ 中心導体 ３,１３ コプレーナ線路 ４ スパイラル状のインダクタ ５ キャパシタ ６ 線路導体 １０ トランジスタ １１ ブリッジ導体 １２ バイアホール １６ マイクロストリップ線路 ２０ 誘電体基板 ３０ 入力整合回路 ４０ 直列帰還回路 ５０ 出力整合回路(または段間整合回路）
Claims (2)
- 【請求項１】 誘電体基板の表面に直線状の線路導体で
接続された集中定数線路と能動素子とを有し、上記集中
定数線路および能動素子を一体として取り囲む接地導体
を上記基板表面の周辺部に設け、上記接地導体を分割し
た隙間にコプレーナ線路を構成して回路全体の入力,出
力を行うようにしたマイクロ波回路において、 上記接地導体を基板周辺部から上記各線路導体の両側近
傍に延在させるとともに、上記各線路導体の上に帯状の
ブリッジ導体を設けて上記接地導体の線路導体側の端部
を互いに接続して、上記各集中定数線路および能動素子
の入力側,出力側にコプレーナ線路を構成したことを特
徴とするマイクロ波回路。 - 【請求項２】 誘電体基板の表面に直線状の線路導体で
接続された集中定数線路と能動素子とを有し、上記集中
定数線路および能動素子を一体として取り囲む接地導体
を上記基板表面の周辺部に設け、上記接地導体を分割し
た隙間にコプレーナ線路を構成して回路全体の入力,出
力を行うようにしたマイクロ波回路において、 上記基板の裏面側に接地導体を全面に設けるとともに、
この接地導体を上記基板を貫通するバイアホールを通し
て上記基板表面側の接地導体と電気的に接続して、上記
線路導体と基板裏面側の接地導体とで上記各集中定数線
路および能動素子の入力側,出力側にストリップ線路を
構成したことを特徴とするマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28455291A JP3176667B2 (ja) | 1991-10-30 | 1991-10-30 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28455291A JP3176667B2 (ja) | 1991-10-30 | 1991-10-30 | マイクロ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121908A true JPH05121908A (ja) | 1993-05-18 |
| JP3176667B2 JP3176667B2 (ja) | 2001-06-18 |
Family
ID=17679933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28455291A Expired - Fee Related JP3176667B2 (ja) | 1991-10-30 | 1991-10-30 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176667B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050283A (ja) * | 2008-08-21 | 2010-03-04 | Oki Semiconductor Co Ltd | ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2506339A (en) | 2012-08-07 | 2014-04-02 | Andrew Alexander Jewson | A mobile phone with writing means demountably retained in a conventional (e.g. earphone) socket |
-
1991
- 1991-10-30 JP JP28455291A patent/JP3176667B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050283A (ja) * | 2008-08-21 | 2010-03-04 | Oki Semiconductor Co Ltd | ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3176667B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023494A (en) | High isolation passive switch | |
| US11011813B2 (en) | Power amplifier with shielded transmission lines | |
| US6741144B2 (en) | High-frequency semiconductor device | |
| WO2000054363A1 (en) | Balun | |
| US5262739A (en) | Waveguide adaptors | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| US6023080A (en) | Input/output connection structure of a semiconductor device | |
| JP2000510299A (ja) | コプレーナ導波路結合器 | |
| US5872485A (en) | Dielectric line waveguide which forms electronic circuits | |
| JPS60153602A (ja) | コプレ−ナ線路・スロツト線路変換回路 | |
| US6285269B1 (en) | High-frequency semiconductor device having microwave transmission line being formed by a gate electrode source electrode and a dielectric layer in between | |
| EP0885468A1 (en) | Slotline-to-coplanar waveguide transition | |
| US20100148858A1 (en) | Bias circuit | |
| JP3176667B2 (ja) | マイクロ波回路 | |
| US11842996B2 (en) | Transistor with odd-mode oscillation stabilization circuit | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| KR100961370B1 (ko) | 고주파용 전송선로 및 이를 이용한 임피던스 변환기 | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| JP2669066B2 (ja) | インピーダンス変換回路 | |
| JPS6349923B2 (ja) | ||
| US5986325A (en) | Microwave integrated circuit device | |
| JPS6349922B2 (ja) | ||
| JP2607051Y2 (ja) | マイクロ波回路 | |
| JPH0490601A (ja) | マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |